CN109801973B - 薄膜晶体管及其制造方法、阵列基板及显示装置 - Google Patents

薄膜晶体管及其制造方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN109801973B
CN109801973B CN201811119902.1A CN201811119902A CN109801973B CN 109801973 B CN109801973 B CN 109801973B CN 201811119902 A CN201811119902 A CN 201811119902A CN 109801973 B CN109801973 B CN 109801973B
Authority
CN
China
Prior art keywords
layer
substrate
active layer
electrode
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811119902.1A
Other languages
English (en)
Other versions
CN109801973A (zh
Inventor
贵炳强
曲连杰
齐永莲
赵合彬
邱云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811119902.1A priority Critical patent/CN109801973B/zh
Publication of CN109801973A publication Critical patent/CN109801973A/zh
Priority to US16/650,484 priority patent/US11670702B2/en
Priority to PCT/CN2019/105284 priority patent/WO2020063342A1/zh
Application granted granted Critical
Publication of CN109801973B publication Critical patent/CN109801973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制造方法、阵列基板及显示装置，属于显示技术领域。包括：层叠设置在衬底基板上的高织构介电层、有源层、栅极和源漏极，所述源漏极包括源极和漏极，所述栅极与所述有源层绝缘设置，所述源极和所述漏极分别与所述有源层电连接；其中，所述有源层的组成微粒为类单晶硅结构。本发明采用高织构介电层替代原有的缓冲层，以诱导有源层生长成类单晶硅结构，从而提高了薄膜晶体管的性能。

Description

薄膜晶体管及其制造方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制造方法、阵列基板及显示装置。
背景技术
显示面板通常包括多个像素单元，每个像素单元中均设置有薄膜晶体管(ThinFilm Transistor，TFT)。TFT是控制对应像素单元显示亮度的基本电路元件。TFT可以包括：层叠设置在衬底基板上的缓冲层、有源层、栅极绝缘层、栅电极和源漏极等。该源漏极包括源极和漏极，有源层为源极和漏极提供导电通道。其中，缓冲层通常由氮化硅(SiNx)或氧化硅(SiO2)制备得到，传统的非晶硅(Amorphous silicone，a-Si)TFT中，有源层为非晶硅层。
随着显示技术的快速发展，对显示产品的性能要求越来越高。传统的a-Si TFT无法满足显示产品的需求，因此相关技术中提供了氧化物(oxide)TFT和低温多晶硅(LowTemperature Poly-silicon，LTPS)TFT。氧化物TFT中，有源层可以由铟镓锌氧化物(indiumgallium zinc oxide，IGZO)等金属氧化物材料制成；LTPS TFT中，有源层为多晶硅(polycrystalline silicon，P-Si)层，该多晶硅层由对非晶硅进行晶化处理得到。
但是，LTPS TFT中，由于有源层中的多晶硅存在晶界缺陷的问题，会导致漏电流较大，影响TFT的性能，因此相关技术中的LTPS TFT的性能较差。
发明内容
本发明实施例提供了一种薄膜晶体管及其制造方法、阵列基板及显示装置，可以解决相关技术中LTPS TFT的性能较差的问题。所述技术方案如下：
第一方面，提高了一种薄膜晶体管，包括：
层叠设置在衬底基板上的高织构介电层、有源层、栅极和源漏极，所述源漏极包括源极和漏极，所述栅极与所述有源层绝缘设置，所述源极和所述漏极分别与所述有源层电连接；
其中，所述有源层为由类单晶硅结构材料组成的半导体膜层。
可选的，所述高织构介电层的组成微粒的晶向指数与单晶硅的晶向指数相同。
可选的，所述高织构介电层的制备材料包括氧化镁、氧化铈或掺杂有钇的氧化锆中的任意一种。
可选的，所述薄膜晶体管还包括第一栅绝缘层和第二栅绝缘层；
所述第一栅绝缘层位于所述有源层和所述栅极之间，所述第二栅绝缘层位于所述栅极和所述源漏极之间。
第二方面，提高了一种薄膜晶体管的制造方法，所述方法包括：
提供一衬底基板；
在所述衬底基板上形成高织构介电层；
在形成有所述高织构介电层的衬底基板上形成非晶硅层；
对所述非晶硅层进行晶化处理，使所述非晶硅层转换为由类单晶硅结构材料组成的半导体膜层，以生成有源层；
在形成有所述有源层的衬底基板上形成栅极和源漏极，所述源漏极包括源极和漏极，所述栅极与所述有源层绝缘设置，所述源极和所述漏极分别与所述有源层电连接。
可选的，在形成有所述高织构介电层的衬底基板上形成非晶硅层之后，所述方法还包括：
对所述非晶硅层进行脱氢处理；
所述对所述非晶硅层进行晶化处理，包括：
对经过脱氢处理后的非晶硅层进行晶化处理。
可选的，所述在形成有所述高织构介电层的衬底基板上形成非晶硅层，包括：
在所述高织构介电层远离所述衬底基板的一面上沉积非晶硅材料，以形成所述非晶硅层。
可选的，所述对所述非晶硅层进行晶化处理，包括：
通过准分子激光退火工艺对所述非晶硅层进行晶化处理。
可选的，所述在所述衬底基板上形成高织构介电层，包括：
通过电子束蒸发工艺或离子束沉积工艺在所述衬底基板上形成所述高织构介电层。
可选的，所述在形成有所述有源层的衬底基板上形成栅极和源漏极，包括：
在形成有所述有源层的衬底基板上形成第一栅绝缘层；
在形成有所述第一栅绝缘层的衬底基板上形成所述栅极；
在形成有所述栅极的衬底基板上形成第二栅绝缘层；
在形成所述第二栅绝缘层的衬底基板上形成所述源漏极。
可选的，所述高织构介电层的组成微粒的晶向指数与单晶硅的晶向指数相同。
可选的，所述高织构介电层的制备材料包括氧化镁、氧化铈或掺杂有钇的氧化锆中的任意一种。
第三方面，提供了一种阵列基板，包括：衬底基板以及设置在所述衬底基板上的如第一方面任一所述的薄膜晶体管。
第四方面，提供了一种显示装置，包括：如第三方面所述的阵列基板。
可选的，所述显示装置为液晶显示器、有机发光二极管显示器、量子点发光二极管显示器或传感器。
本发明实施例提供的技术方案带来的有益效果包括：
通过在形成有高织构介电层的衬底基板上形成有源层，由于高织构介电层的组成微粒的晶向指数一致度较高，能够诱导有源层生长成类单晶硅结构，类单晶硅结构与多晶硅相比，晶界缺陷较小，因此与相关技术中的LTPS TFT相比，本发明实施例提供的薄膜晶体管可以减轻由于晶界缺陷导致漏电流较大的问题；另外，类单晶硅结构相较于多晶硅，其载流子迁移率较高，进而提升了薄膜晶体管的性能。
附图说明
图1是本发明实施例提供的一种薄膜晶体管的结构示意图；
图2是本发明实施例提供的一种薄膜晶体管的制造方法的流程图；
图3是本发明实施例提供的另一种薄膜晶体管的制造方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种薄膜晶体管的结构示意图。如图1所示，薄膜晶体管10包括：
层叠设置在衬底基板00上的高织构介电层101、有源层102、栅极103和源漏极104，源漏极104包括源极1041和漏极1042，栅极103与有源层102绝缘设置，源极1041和漏极1042分别与有源层102电连接。
其中，有源层为由类单晶硅结构材料组成的半导体膜层。由类单晶硅结构材料组成的半导体膜层中，晶粒的取向一致性高且晶粒的尺寸均匀性高，也即是，由类单晶硅结构材料组成的半导体膜层是高织构的半导体膜层。
可选的，参见图1，该薄膜晶体管10还包括第一栅绝缘层105和第二栅绝缘层106。第一栅绝缘层105位于有源层102和栅极103之间，第二栅绝缘层106位于栅极103和源漏极104之间。
需要说明的是，高织构(Highly textured)指晶体中晶向指数的一致性高，晶向指数也可称为晶格取向。
综上所述，本发明实施例提供的薄膜晶体管，通过在形成有高织构介电层的衬底基板上形成有源层，由于高织构介电层的组成微粒的晶向指数一致度较高，能够诱导有源层生长成类单晶硅结构，类单晶硅结构与多晶硅相比，晶界缺陷较小，因此与相关技术中的LTPS TFT相比，本发明实施例提供的薄膜晶体管可以减轻由于晶界缺陷导致漏电流较大的问题；另外，类单晶硅结构相较于多晶硅，其载流子迁移率较高，进而提升了薄膜晶体管的性能。
可选的，高织构介电层的组成微粒的晶向指数与单晶硅的晶向指数相同。例如，单晶硅的晶向指数可以为(111)，则可以采用晶向指数为(111)的微粒在衬底基板上形成高织构介电层；又例如，单晶硅的晶向指数可以为(100)，则也可以采用晶向指数为(100)的微粒在衬底基板上形成高织构介电层。在本发明实施例中，该高织构介电层实质上可起到缓冲层和诱导模板层的作用，该诱导模板层用于诱导有源层的组成微粒生长时以指定晶向指数结晶。
可选的，高织构介电层的制备材料包括氧化镁(MgO)、氧化铈(CeO2)或掺杂有钇的氧化锆(YS-ZrO2)中的任意一种，高织构介电层的制备材料还可以为其他材料，本发明实施例对此不做限定。
综上所述，本发明实施例提供的薄膜晶体管，通过在形成有高织构介电层的衬底基板上形成有源层，由于高织构介电层的组成微粒的晶向指数一致度较高，能够诱导有源层生长成类单晶硅结构，由于类单晶硅结构与多晶硅相比，晶界缺陷较小，因此与相关技术中的LTPS TFT相比，本发明实施例提供的薄膜晶体管可以减轻由于晶界缺陷导致漏电流较大的问题；另外，类单晶硅结构相较于多晶硅，其载流子迁移率较高，进而提升了薄膜晶体管的性能。
图2是本发明实施例提供的一种薄膜晶体管的制造方法的流程图。如图2所示，该方法包括以下工作过程：
步骤201、提供一衬底基板。
步骤202、在衬底基板上形成高织构介电层。
步骤203、在形成有高织构介电层的衬底基板上形成非晶硅层。
步骤204、对非晶硅层进行晶化处理，使非晶硅层转换为由类单晶硅结构材料组成的半导体膜层，以生成有源层。
步骤205、在形成有有源层的衬底基板上形成栅极和源漏极，源漏极包括源极和漏极，栅极与有源层绝缘设置，源极和漏极分别与有源层电连接。
综上所述，本发明实施例提供的薄膜晶体管的制造方法，通过在形成有高织构介电层的衬底基板上形成非晶硅层，由于高织构介电层的组成微粒的晶向指数一致度较高，在对非晶硅层进行晶化处理的过程中，高织构介电层能够诱导非晶硅层的组成微粒朝与高织构介电层的组成微粒的晶向指数相同的方向结晶，即诱导非晶硅层的组成微粒从非晶硅结构转换为类单晶硅结构，以生成有源层。由于类单晶硅结构与多晶硅相比，晶界缺陷较小，因此与相关技术中的LTPS TFT相比，本发明实施例提供的薄膜晶体管可以减轻由于晶界缺陷导致漏电流较大的问题；另外，类单晶硅结构相较于多晶硅，其载流子迁移率较高，进而提升了薄膜晶体管的性能。
图3是本发明实施例提供的另一种薄膜晶体管的制造方法的流程图。如图3所示，该方法包括以下工作过程：
步骤301、提供一衬底基板。
可选的，衬底基板可以由玻璃、硅片、石英或塑料等材料制成，本发明实施例对衬底基板的材质不做限定。
步骤302、在衬底基板上形成高织构介电层。
可选的，通过在衬底基板上沉积高织构的介电材料以形成高织构介电层。例如，通过电子束蒸发工艺或离子束沉积工艺在衬底基板上形成高织构介电层，或者，也可以通过磁控溅射或等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)在衬底基板上形成高织构介电层，本发明实施例对高织构介电层的制备工艺不做限定。
可选的，高织构介电层的组成微粒的晶向指数与单晶硅的晶向指数相同。例如，单晶硅的晶向指数可以为(111)，则可以采用晶向指数为(111)的微粒在衬底基板上形成高织构介电层；又例如，单晶硅的晶向指数可以为(100)，则也可以采用晶向指数为(100)的微粒在衬底基板上形成高织构介电层。在本发明实施例中，该高织构介电层实质上可起到缓冲层和诱导模板层的作用，该诱导模板层用于诱导有源层的组成微粒生长时以指定晶向指数结晶。
可选的，高织构介电层的制备材料包括氧化镁、氧化铈或掺杂有钇的氧化锆中的任意一种，高织构介电层的制备材料还可以为其他材料，本发明实施例对此不做限定。
步骤303、在形成有高织构介电层的衬底基板上形成非晶硅层。
可选的，可以在高织构介电层远离衬底基板的一面上沉积非晶硅材料，以形成非晶硅层。
步骤304、对非晶硅层进行脱氢处理。
需要说明的是，在对非晶硅层进行晶化处理之前，对非晶硅层进行脱氢处理，以防止非晶硅层在晶化过程中出现氢爆的问题，对器件造成损伤。
步骤305、对经过脱氢处理后的非晶硅层进行晶化处理，使非晶硅层转换为由类单晶硅结构材料组成的半导体膜层，以生成有源层。
可选的，通过准分子激光退火工艺对非晶硅层进行晶化处理，本发明实施例对采用的晶化工艺不做限定。
需要说明的是，由于高织构介电层的组成微粒的晶向指数一致度较高，在对非晶硅层进行晶化处理的过程中，高织构介电层能够诱导非晶硅层的组成微粒朝与高织构介电层的组成微粒的晶向指数相同的方向结晶，即诱导非晶硅层的组成微粒从非晶硅结构转换为类单晶硅结构，以生成有源层。
步骤306、在形成有有源层的衬底基板上形成第一栅绝缘层。
可选的，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有有源层的衬底基板上，沉积具有一定厚度的绝缘材料，得到第一绝缘材质层，然后通过构图工艺对第一绝缘材质层进行处理得到第一栅绝缘层。其中，绝缘材料可以为氮化硅(SiNX)、二氧化硅(SiO2)或有机绝缘材料等。第一栅绝缘层的厚度可以根据实际需要确定。
步骤307、在形成有第一栅绝缘层的衬底基板上形成栅极。
可选的，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有第一栅绝缘层的衬底基板上，沉积具有一定厚度的栅极金属材料，得到栅极金属材质层，然后通过构图工艺对栅极金属材质层进行处理得到栅极。其中，栅极金属材料可以为金属钼(Mo)、金属铜(Cu)、金属铝(Al)或其合金材料。栅极的厚度可以根据实际需要确定。
需要说明的是，第一栅绝缘层用于将有源层与栅极进行绝缘隔离。并且，为了保证有源层与栅极的有效绝缘，第一栅绝缘层在衬底基板上的正投影可以覆盖栅极在衬底基板上的正投影。例如，第一栅绝缘层在衬底基板上的正投影与栅极在衬底基板上的正投影可以重合。此时，可以采用一次构图工艺形成该第一栅绝缘层和该栅极。其形成过程可以包括：在形成有有源层的衬底基板上依次形成第一绝缘材质层和栅极金属材质层；通过一次构图工艺对该第一绝缘材质层和该栅极金属材质层进行处理得到第一栅绝缘层和栅极。当通过一次构图工艺形成第一栅绝缘层和栅极时，相较于分别采用构图工艺形成第一栅绝缘层和栅极的实现方式，可以减少至少一次构图工艺，以简化薄膜晶体管的制造过程和制造成本。
步骤308、在形成有栅极的衬底基板上形成第二栅绝缘层。
可选的，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有栅极的衬底基板上，沉积具有一定厚度的第二绝缘材料，得到第二绝缘材质层，然后通过构图工艺对第二绝缘材质层进行处理得到第二栅绝缘层，且该第二栅绝缘层上形成有多个过孔，以保证有源层与源极，及有源层与漏极的有效接触。其中，第二绝缘材料可以为氮化硅、二氧化硅或有机绝缘材料等。第二绝缘材料与第一绝缘材料可以相同，也可以不同，本发明实施例对此不做限定。
步骤309、在形成第二栅绝缘层的衬底基板上形成源漏极。
可选的，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有第二栅绝缘层的衬底基板上，沉积具有一定厚度的源漏极金属材料，得到源漏极金属薄膜层，然后通过构图工艺对该源漏极金属薄膜层进行处理，以得到源漏极。其中，该源漏极包括源极和漏极，该源极和该漏极可以分别通过第二栅绝缘层上的过孔与有源层连接。该源漏极金属材料可以为金属Mo、金属Cu、金属Al或其合金材料。源漏极的厚度可以根据实际需要进行确定。
其中，为了保证源漏极与有源层的有效接触，有源层在衬底基板上的正投影与栅极在衬底基板上的正投影可以存在不重叠区域，且有源层在衬底基板上的正投影与第一栅绝缘层在衬底基板上的正投影可以存在不重叠区域，以便于在该不重叠区域上方的有源层远离衬底基板的一侧上形成有第二栅绝缘层，并在该第二栅绝缘层上设置过孔，使源极和漏极可以分别通过过孔与有源层连接。
需要说明的是，本发明实施例提供的薄膜晶体管的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
综上所述，本发明实施例提供的薄膜晶体管的制造方法，通过在形成有高织构介电层的衬底基板上形成非晶硅层，由于高织构介电层的组成微粒的晶向指数一致度较高，在对非晶硅层进行晶化处理的过程中，高织构介电层能够诱导非晶硅层的组成微粒朝与高织构介电层的组成微粒的晶向指数相同的方向结晶，即诱导非晶硅层的组成微粒从非晶硅结构转换为类单晶硅结构，以生成有源层。由于类单晶硅结构与多晶硅相比，晶界缺陷较小，因此与相关技术中的LTPS TFT相比，本发明实施例提供的薄膜晶体管可以减轻由于晶界缺陷导致漏电流较大的问题；另外，类单晶硅结构相较于多晶硅，其载流子迁移率较高，进而提升了薄膜晶体管的性能。进一步的，本发明实施例提供的薄膜晶体管的制造方法，在制备薄膜晶体管的过程中所采用的设备以及工艺参数均可参照LTPS TFT，因此与现有工艺及设备的兼容度较高，提高了生产可实现性。
本发明实施例提供了一种阵列基板，包括：衬底基板以及设置在衬底基板上的如图1所示的薄膜晶体管。
可选的，本发明实施例提供的阵列基板可以应用于液晶显示器(Liquid CrystalDisplay，LCD)、有机发光二极管(Organic Light-Emitting Diode，OLED)显示器、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)显示器或传感器(sensor)。
示例的，当阵列基板用于液晶显示器，则该阵列基板包括衬底基板，以及设置在衬底基板上的薄膜晶体管、平坦层、电极层(公共电极层或像素电极层)和取向层；当阵列基板用于OLED显示器或QLED显示器，则该阵列基板包括衬底基板，以及设置在衬底基板上的薄膜晶体管、第一电极、像素界定层、发光层和第二电极，第一电极和第二电极分别为阳极和阴极中的一个。
综上所述，本发明实施例提供的阵列基板，在该阵列基板的薄膜晶体管中，通过在形成有高织构介电层的衬底基板上形成有源层，由于高织构介电层的组成微粒的晶向指数一致度较高，能够诱导有源层生长成类单晶硅结构，由于类单晶硅结构与多晶硅相比，晶界缺陷较小，因此与相关技术中的LTPS TFT相比，本发明实施例提供的薄膜晶体管可以减轻由于晶界缺陷导致漏电流较大的问题；另外，类单晶硅结构相较于多晶硅，其载流子迁移率较高，进而提升了薄膜晶体管的性能。
本发明实施例提供了一种显示装置，包括：上述阵列基板。
可选的，显示装置为液晶显示器、OLED显示器、QLED显示器或传感器。该显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等具有显示功能的产品或部件。
综上所述，本发明实施例提供的显示装置，在该显示装置的薄膜晶体管中，通过在形成有高织构介电层的衬底基板上形成有源层，由于高织构介电层的组成微粒的晶向指数一致度较高，能够诱导有源层生长成类单晶硅结构，由于类单晶硅结构与多晶硅相比，晶界缺陷较小，因此与相关技术中的LTPS TFT相比，本发明实施例提供的薄膜晶体管可以减轻由于晶界缺陷导致漏电流较大的问题；另外，类单晶硅结构相较于多晶硅，其载流子迁移率较高，进而提升了薄膜晶体管的性能，从而提高了显示装置的显示性能。
以上所述仅为本发明的可选实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种薄膜晶体管，其特征在于，包括：
层叠设置在衬底基板上的高织构介电层、有源层、栅极和源漏极，所述源漏极包括源极和漏极，所述栅极与所述有源层绝缘设置，所述源极和所述漏极分别与所述有源层电连接；
其中，所述高织构介电层的组成微粒的晶向指数与单晶硅的晶向指数相同，所述高织构介电层的制备材料包括氧化镁或掺杂有钇的氧化锆中的任意一种，所述高织构介电层起到缓冲层和诱导模板层的作用，所述诱导模板层用于诱导所述有源层的组成微粒生长时以指定晶向指数结晶，所述有源层为由类单晶硅结构材料组成的半导体膜层，所述有源层为对经过脱氢处理后的非晶硅层进行晶化处理转化而成；
所述薄膜晶体管还包括第一栅绝缘层和第二栅绝缘层；
所述第一栅绝缘层位于所述有源层和所述栅极之间，所述第二栅绝缘层位于所述栅极和所述源漏极之间，所述第一栅绝缘层与所述栅极通过一次构图工艺形成。
2.一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
提供一衬底基板；
在所述衬底基板上形成高织构介电层；
在形成有所述高织构介电层的衬底基板上形成非晶硅层；
对所述非晶硅层进行晶化处理，使所述非晶硅层转换为由类单晶硅结构材料组成的半导体膜层，以生成有源层，所述有源层为对经过脱氢处理后的非晶硅层进行晶化处理转化而成；
在形成有所述有源层的衬底基板上形成栅极和源漏极，所述源漏极包括源极和漏极，所述栅极与所述有源层绝缘设置，所述源极和所述漏极分别与所述有源层电连接；
其中，所述高织构介电层的组成微粒的晶向指数与单晶硅的晶向指数相同，所述高织构介电层的制备材料包括氧化镁或掺杂有钇的氧化锆中的任意一种，所述高织构介电层起到缓冲层和诱导模板层的作用，所述诱导模板层用于诱导所述有源层的组成微粒生长时以指定晶向指数结晶，
所述在形成有所述有源层的衬底基板上形成栅极和源漏极，包括：在形成有所述有源层的衬底基板上形成第一栅绝缘层；在形成有所述第一栅绝缘层的衬底基板上形成所述栅极，其中，所述第一栅绝缘层与所述栅极通过一次构图工艺形成；在形成有所述栅极的衬底基板上形成第二栅绝缘层；在形成所述第二栅绝缘层的衬底基板上形成所述源漏极。
3.根据权利要求2所述的方法，其特征在于，所述在形成有所述高织构介电层的衬底基板上形成非晶硅层，包括：
在所述高织构介电层远离所述衬底基板的一面上沉积非晶硅材料，以形成所述非晶硅层。
4.根据权利要求2所述的方法，其特征在于，所述对所述非晶硅层进行晶化处理，包括：
通过准分子激光退火工艺对所述非晶硅层进行晶化处理。
5.根据权利要求2所述的方法，其特征在于，所述在所述衬底基板上形成高织构介电层，包括：
通过电子束蒸发工艺或离子束沉积工艺在所述衬底基板上形成所述高织构介电层。
6.一种阵列基板，其特征在于，包括：衬底基板以及设置在所述衬底基板上的如权利要求1所述的薄膜晶体管。
7.一种显示装置，其特征在于，包括：如权利要求6所述的阵列基板。
8.根据权利要求7所述的显示装置，其特征在于，所述显示装置为液晶显示器、有机发光二极管显示器、量子点发光二极管显示器或传感器。
CN201811119902.1A 2018-09-25 2018-09-25 薄膜晶体管及其制造方法、阵列基板及显示装置 Active CN109801973B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811119902.1A CN109801973B (zh) 2018-09-25 2018-09-25 薄膜晶体管及其制造方法、阵列基板及显示装置
US16/650,484 US11670702B2 (en) 2018-09-25 2019-09-11 Thin film transistor and manufacturing method thereof, array substrate, display device and sensor
PCT/CN2019/105284 WO2020063342A1 (zh) 2018-09-25 2019-09-11 薄膜晶体管及其制造方法、阵列基板、显示装置及传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811119902.1A CN109801973B (zh) 2018-09-25 2018-09-25 薄膜晶体管及其制造方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN109801973A CN109801973A (zh) 2019-05-24
CN109801973B true CN109801973B (zh) 2021-01-26

Family

ID=66556162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811119902.1A Active CN109801973B (zh) 2018-09-25 2018-09-25 薄膜晶体管及其制造方法、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US11670702B2 (zh)
CN (1) CN109801973B (zh)
WO (1) WO2020063342A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801973B (zh) * 2018-09-25 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590227B2 (en) * 1999-12-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
US7718574B2 (en) * 2004-04-08 2010-05-18 Superpower, Inc. Biaxially-textured film deposition for superconductor coated tapes
CN100485890C (zh) * 2005-09-09 2009-05-06 友达光电股份有限公司 薄膜电晶体制造方法及将非晶层转成复晶层或单晶层方法
US7670886B2 (en) * 2006-06-22 2010-03-02 Tpo Displays Corp. Method for fabricating polysilicon film
US8766367B2 (en) * 2011-06-30 2014-07-01 Palo Alto Research Center Incorporated Textured gate for high current thin film transistors
CN106876327B (zh) * 2017-02-17 2019-10-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109801973B (zh) 2018-09-25 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及显示装置

Also Published As

Publication number Publication date
US11670702B2 (en) 2023-06-06
US20210210622A1 (en) 2021-07-08
WO2020063342A1 (zh) 2020-04-02
CN109801973A (zh) 2019-05-24

Similar Documents

Publication Publication Date Title
US9960189B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
JP5778919B2 (ja) 表示装置
CN102983155B (zh) 柔性显示装置及其制作方法
JP2011135064A (ja) 積層酸化物材料、半導体装置、および半導体装置の作製方法
US10566401B2 (en) Thin film transistor array substrate and preparing method therefor, and OLED display device
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
US11204532B2 (en) Wiring structure, display substrate, display device and method for fabricating display substrate
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN103928343A (zh) 薄膜晶体管及有机发光二极管显示器制备方法
KR20120127318A (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
US10693011B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
CN104465319A (zh) 低温多晶硅的制作方法及tft基板的制作方法
CN109801973B (zh) 薄膜晶体管及其制造方法、阵列基板及显示装置
CN108258021B (zh) 薄膜晶体管、其制备方法、阵列基板及显示装置
US9040988B2 (en) Thin film transistor and manufacturing method thereof, and array substrate
US10811510B2 (en) Thin film transistor, manufacturing method thereof, array substrate, display panel, and display device
US11728412B2 (en) Method for manufacturing thin film transistor, and display panel
US10672797B2 (en) Array substrate, method for fabricating array substrate and display
CN107768255A (zh) 低温薄膜晶体管的制备方法
CN102522337A (zh) 一种顶栅氧化锌薄膜晶体管的制备方法
CN110838467A (zh) 低温多晶硅基板的制作方法及低温多晶硅基板
CN114927532B (zh) 阵列基板及其制作方法和显示面板
JP6553266B2 (ja) 金属酸化物膜及び半導体装置
US20220344517A1 (en) Thin Film Transistor, Semiconductor Substrate and X-Ray Flat Panel Detector

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant