CN113707724B - 一种氧化物薄膜晶体管及其制备方法与应用 - Google Patents
一种氧化物薄膜晶体管及其制备方法与应用 Download PDFInfo
- Publication number
- CN113707724B CN113707724B CN202110794500.7A CN202110794500A CN113707724B CN 113707724 B CN113707724 B CN 113707724B CN 202110794500 A CN202110794500 A CN 202110794500A CN 113707724 B CN113707724 B CN 113707724B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- active layer
- oxide thin
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 133
- 238000002360 preparation method Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000002070 nanowire Substances 0.000 claims abstract description 44
- 239000010408 film Substances 0.000 claims abstract description 42
- 238000002161 passivation Methods 0.000 claims abstract description 30
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 15
- WRAQQYDMVSCOTE-UHFFFAOYSA-N phenyl prop-2-enoate Chemical compound C=CC(=O)OC1=CC=CC=C1 WRAQQYDMVSCOTE-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000000137 annealing Methods 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000007654 immersion Methods 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 238000013112 stability test Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
- H01L21/4757—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于薄膜晶体管技术领域，具体涉及一种氧化物薄膜晶体管及其制备方法与应用。所述氧化物薄膜晶体管、包括：基底；栅电极，设置在基底上；介质层，设置在基底上并覆盖栅电极；有源层，设置在介质层上，并与栅电极叠置；源电极和漏电极，分别设置在有源层的上表面及侧表面上，与有源层接触，并且源电极和漏电极彼此分隔开；最上层为钝化层；所述介质层材料为聚丙烯酸苯酯PPA；所述有源层材料为Ga2O3纳米线；所述钝化层的材质为掺P的Si3N4薄膜。本发明提供的薄膜晶体管具有极小的阈值电压漂移，实现了高稳定性氧化物薄膜晶体管的制备，有助于产业化的实施。
Description
技术领域
本发明属于薄膜晶体管技术领域，具体涉及一种氧化物薄膜晶体管及其制备方法与应用。
背景技术
公开该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不必然被视为承认或以任何形式暗示该信息构成已经成为本领域一般技术人员所公知的现有技术。
氧化物薄膜晶体管(TFT)是一种场效应晶体管。在上个世纪三十年代Lihenfield首先提出场效应晶体管的原理，即以一个强电场在半导体表面引发一种电流，通过控制电场的强度来调节半导体表面电流的大小。这种工作模式类似一个电容器，源漏电极之间的导电沟道可看作电容器的一个极板，栅极作为另一个极板，沟道中的载流子密度通过加在栅极上的电压进行调制。
薄膜晶体管主要有源极和漏极、栅极、有源层、绝缘层和衬底五部分构成。根据各部分沉积顺序的不同，薄膜晶体管可分为如图1所示的四种结构。
2003年R.L.Hoffman(ZnO-based transparent thin-film transistors,AppliedPhysics Letters)最早制备出ZnO基薄膜晶体管，阈值电压为10-20V，场效应迁移率为0.3-2.5cm2V-1S-1，电流开关比为107，此后氧化物薄膜晶体管逐渐引起研究工作者的关注。日本Hosono等人(Ionic amorphous oxide semiconductors,Material design,carriertransport,and device application,J.Non-cryst.Solids)针对铟镓锌薄膜晶体管展开一系列研究工作，对非晶态透明氧化物半导体作为沟道层制备高迁移率薄膜晶体管的可行性进行了分析并提出理论依据，引发了氧化物薄膜晶体管研究的热潮。其后G.Lavareda等(Transparent thin film transistors based on indium oxide semiconductor,Journal of Non-Crystalline Solids)研制出In2O3基全透明薄膜晶体管，阈值电压为2V，场效应迁移率为0.02cm2V-1S-1，电流开关比为104。R.E.Presley(Tin oxide transparentthin-film transistors,Journal of Physics D:Applied Physics)成功制备出SnO2基全透明薄膜晶体管，场效应迁移率为0.8-2.0cm2V-1S-1，电流开关比为105。国内学者氧化物薄膜晶体管方面研究起步较晚。2006年清华大学姚绮君等发表关于ZnO基薄膜晶体管(Fabrication and property study of thin film transistor using r.f sputteredZnO as channel layer,J.Non-cryst.Solids)和In2O3薄膜晶体管(Indium Oxide thinfilm transistor via reactive sputtering using metal targets,Phy.Status.Solidi(a))的研究结果。2010年上海大学L.Zhang等(基于射频磁控溅射SiO2绝缘层的低电压驱动高电流输出的ZnO薄膜晶体管，第六届全国暨华人有机分子和聚合物发光与激光学术会议)制备出高性能ZnO基薄膜晶体管。复旦大学李桂锋(有机介质层铟锌氧化物薄膜晶体管，2010中国平板显示学术会议)制备出铟锌氧薄膜晶体管，阈值电压为0.94V，场效应迁移率为5.2cm2V-1S-1，电流开关比为104。
以氧化物半导体材料作为有源层的薄膜晶体管，改变了人们对传统薄膜晶体管的认识。与传统的薄膜晶体管相比，氧化物薄膜晶体管具有如下三方面的优势：
(1)氧化物薄膜晶体管具有较高的迁移率和较高的电流开关比，能实现较大的驱动电流、较快的器件响应，适用于高响应速度的发展方向。
(2)氧化物薄膜晶体管可以在低温甚至在室温下制备。室温制备的沟道层通常显非晶态。非晶态氧化物薄膜晶体管相比较于其对应的结晶态迁移率较低，但大面积均匀性较好，迁移率高于目前产业化的非晶硅薄膜晶体管。在较低的工艺温度下可以采用塑料基底，这与柔性显示的制备工艺相兼容。透明非晶态氧化物薄膜晶体管在柔性、大面积显示方面具有潜在的应用前景。
(3)氧化物薄膜晶体管光学透射率高。铟锌氧化物薄膜的可见光平均透射率一般大于80％。与非晶硅薄膜晶体管相比较而言，所制成的非晶氧化物薄膜晶体管不需要黑矩阵，在像素中能增加背光源光线的透射率，提高显示器件的开口率，在所需亮度一定的情况下有利于降低背光源能耗。
然而，氧化物薄膜晶体管虽然具有上述其他薄膜晶体管所没有的优势，但要实现产业化还需解决器件稳定性问题。氧化物薄膜晶体管在工作时，会受到长时间的电学偏压作用，这种偏压作用会因具体工作环境的差异而有所不同，因此氧化物薄膜晶体管是否能在偏压过程中保持稳定的器件性能将决定驱动的效果和使用寿命。同时由于氧化物薄膜晶体管受到基板的热效应作用，长时间工作将会导致其物理特性发生改变。此外，金属氧化物是一种宽带隙化合物，材料自身可以完全透过可见光，但其对紫外线则非常敏感，实验结果表明氧化物薄膜晶体管经紫外线照射后，有源层薄膜材料内将会产生较多的光生载流子，从而改变了器件的性能参数。所以器件在工作环境中的稳定性，将决定其能否应用于平板显示并实现产业化。
发明内容
为了解决现有技术的不足，本发明提供一种氧化物薄膜晶体管及其制备方法与应用，通过将Ga2O3纳米线作为有源层，PPA作为介质层，掺P的Si3N4薄膜作为钝化层，并结合特定的制备工艺得到一种具有优异稳定性的氧化物薄膜晶体管，该薄膜晶体管具有极小的阈值电压漂移，实现了高稳定性氧化物薄膜晶体管的制备，有助于产业化的实施。
为了实现上述目的，本发明第一方面提供一种氧化物薄膜晶体管，包括：
基底；
栅电极，设置在基底上；
介质层，设置在基底上并覆盖栅电极；所述介质层材料为聚丙烯酸苯酯PPA；
有源层，设置在介质层上，并与栅电极叠置；所述有源层材料为Ga2O3纳米线；
源电极和漏电极，分别设置在有源层的上表面及侧表面上，与有源层接触，并且源电极和漏电极彼此分隔开。
最上层为钝化层，所述钝化层的材质为掺P的Si3N4薄膜。
本发明第二方面提供一种上述氧化物薄膜晶体管的制备方法，
(1)将栅极沉积在基底背部；
(2)在基底上依次沉积PPA作为介质层和Ga2O3纳米线作为有源层；
(3)采用光刻技术将源极和漏极的图形转移到有源层的上表面及侧表面上；
(4)在源极和漏极的图形上分别沉积源极和漏极，
(5)最上层沉积掺P的Si3N4薄膜作为钝化层，得到所述氧化物薄膜晶体管。
其中，Ga2O3纳米线采用H2+N2O对其进行退火处理后再作为有源层；
掺P的Si3N4薄膜采用紫外线进行快速退火处理后再作为钝化层。
本发明第三方面提供一种阵列基板，包括上述的氧化物薄膜晶体管。
本发明第四方面提供一种显示装置，包括上述的阵列基板。
本发明的一个或多个实施方式至少具有以下有益效果：
本发明通过合理选择各层材料以及优化工艺条件，将Ga2O3纳米线作为有源层，PPA作为介质层，掺P的Si3N4薄膜作为钝化层，并结合H2+N2O对Ga2O3纳米线进行退火处理，将掺P的Si3N4薄膜采用紫外线进行快速退火处理，使得最终得到的氧化物薄膜晶体管具有优异的稳定性，阈值电压漂移量为±0.01V，有助于实现氧化物薄膜晶体的产业化制备和应用。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
图1为现有技术中薄膜晶体管的示意图。
具体实施方式
应该指出，以下详细说明都是示例性的，旨在对本发明提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本发明的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
正如背景技术所介绍的，氧化物薄膜晶体管普遍存在稳定性不足的问题，为了解决如上的技术问题，本发明第一方面提供一种氧化物薄膜晶体管，包括：
基底；
栅电极，设置在基底上；
介质层，设置在基底上并覆盖栅电极；所述介质层材料为聚丙烯酸苯酯PPA；
有源层，设置在介质层上，并与栅电极叠置；所述有源层材料为Ga2O3纳米线；
源电极和漏电极，分别设置在有源层的上表面及侧表面上，与有源层接触，并且源电极和漏电极彼此分隔开。
最上层为钝化层，所述钝化层的材质为掺P的Si3N4薄膜。
氧化物薄膜晶体管要实现产业化需解决器件稳定性问题，其稳定性主要体现在当器件长时间持续工作时，其阈值电压Vth是否会发生漂移，而阈值电压则主要取决于材料本身以及薄膜结构，例如有源层、介质层、钝化层以及各个界面的缺陷都会对器件的稳定性有较大的影响。
本发明经过实验以及理论研究，通过合理选择各层材料，将Ga2O3纳米线作为有源层，PPA作为介质层，掺P的Si3N4薄膜作为钝化层，能够协同增强氧化物薄膜晶体管的稳定性，使器件的稳定性大为提高。采用单独一种材料或采用其他常见的材料都得不到现有的效果。
在本发明的一种或多种实施方式中，所述Ga2O3纳米线的直径为100-350nm，长度为1μm-1.6μm；
合理的有源层厚度有利于增强器件抵抗空气中水分和氧气侵蚀的能力，提高器件的稳定性。作为优选的实施方式，有源层的厚度为160nm-350nm；
在本发明的一种或多种实施方式中，所述PPA的厚度为200nm-500nm；优选为200nm。
P的掺杂量会显著影响钝化层的稳定性，作为优选的实施例，掺P的Si3N4薄膜中，P的浓度为5×1019/cm3-8×1020/cm3。
进一步的，掺P的Si3N4薄膜厚度为500-700nm，优选为600nm；
本发明第二方面提供一种上述氧化物薄膜晶体管的制备方法，
(1)将栅极沉积在基底背部；
(2)在基底上依次沉积PPA作为介质层和Ga2O3纳米线作为有源层；
(3)采用光刻技术将源极和漏极的图形转移到有源层的上表面及侧表面上；
(4)在源极和漏极的图形上分别沉积源极和漏极；
(5)最上层沉积掺P的Si3N4薄膜作为钝化层，得到所述氧化物薄膜晶体管。
其中，
Ga2O3纳米线、PPA和掺P的Si3N4薄膜材料均采用现有的工艺进行制备，作为优选的实施方式，PPA用浸渍提拉法制备；Ga2O3纳米线采用磁控溅射和热氧化法制备；掺P的Si3N4薄膜采用磁控溅射法制备，具体的制备参数本发明不进行详细说明，采用现有的参数即可。
进一步的，Ga2O3纳米线采用H2+N2O对其进行退火处理后再作为有源层；其中，N2O作为氧化性气体能与金属健结合和修复氧空位，从而改善薄膜结构，提高器件的工作性能和器件的稳定性。H2具有还原性，能够有效地增加薄膜载流子的浓度，使薄膜晶体管在较低的工作电压下也能获得足够的输出电流。
由于在H2+N2O混合气中，N2O发挥的是主要的氧化作用，H2是为了辅助提升薄膜载流子的浓度，所以，H2的占比不能太高，作为优选的实施方式，H2占体积比为5％-18％，进一步优选为10％；在该气体配比下，能够很好地平衡氧化作用和还原作用，更好地提升氧化物薄膜晶体管的稳定性。
针对Ga2O3纳米线进行退火处理的目的是为了稳固结构，进一步提升氧化物薄膜晶体管的稳定性。作为优选的实施方式，所述退火温度为150-260℃，时间为10-20分钟；优选的，温度为190℃，时间为15min。
为了进一步获得稳定性的提升，本发明将掺P的Si3N4薄膜采用紫外线进行快速退火处理后再作为钝化层，可以降低氧空位和界面陷阱，从而增加器件的稳定性及电学性能。
进一步的，紫外线的波长为180nm-350nm；优选为193nm。
进一步的，退火处理时间为20秒-50秒，优选为30s。
本发明第三方面提供一种阵列基板，包括上述的氧化物薄膜晶体管。
本发明第四方面提供一种显示装置，包括上述的阵列基板。
为了使得本领域技术人员能够更加清楚地了解本发明的技术方案，以下将结合具体的实施例详细说明本发明的技术方案。
实施例1
本实施例提供了一种氧化物薄膜晶体管，该氧化物薄膜晶体管包括：
基底，设置在基底上的栅电极，设置在基底上并覆盖栅电极的PPA介质层，设置在介质层上、并与栅电极叠置的Ga2O3纳米线有源层，设置在有源层上表面上的源电极，设置在有源层侧表面上的漏电极(源电极和漏电极与有源层接触，源电极和漏电极彼此分隔)，以及最上层掺P的Si3N4薄膜钝化层。
其中，所述Ga2O3纳米线的直径为240nm，长度为1.2μm，有源层厚度为300nm；
所述PPA的厚度为200nm；
掺P的Si3N4薄膜中，P的浓度为9×1019/cm3；
掺P的Si3N4薄膜厚度为600nm；
上述薄膜晶体管的制备方法，包括如下步骤：
(1)将栅极沉积在基底背部；
(2)在基底上依次沉积PPA作为介质层和Ga2O3纳米线作为有源层；有源层用H2+N2O在扩散炉中对其进行退火处理，其中H2占体积比为10％，退火温度为190℃，退火时间为15分钟。
(3)采用光刻技术将源极和漏极的图形转移到有源层的上表面及侧表面上；
(4)在源极和漏极的图形上分别沉积源极和漏极；
(5)最上层沉积掺P的Si3N4薄膜作为钝化层，并用波长为193nm的紫外线对其进行快速退火处理30秒，得到所述氧化物薄膜晶体管。
氧化物薄膜晶体管的稳定性测试：栅偏压稳定性PBS，在VG＝20V，time＝18000s测试条件下，阈值电压漂移量为±0.01V(现有体系的氧化物薄膜晶体管阈值电压漂移量一般为±5V)，说明本实施例所制备的氧化物薄膜晶体管具有优异的稳定性。
实施例2
本实施例提供了一种氧化物薄膜晶体管，该氧化物薄膜晶体管包括：
基底，设置在基底上的栅电极，设置在基底上并覆盖栅电极的PPA介质层，设置在介质层上、并与栅电极叠置的Ga2O3纳米线有源层，设置在有源层上表面上的源电极，设置在有源层侧表面上的漏电极(源电极和漏电极与有源层接触，源电极和漏电极彼此分隔)，以及最上层掺P的Si3N4薄膜钝化层。
其中，所述Ga2O3纳米线的直径为300nm，长度为1.4μm，有源层厚度为260nm；
所述PPA的厚度为300nm；
掺P的Si3N4薄膜中，P的浓度为9×1019/cm3；
掺P的Si3N4薄膜厚度为700nm；
上述薄膜晶体管的制备方法，包括如下步骤：
(1)将栅极沉积在基底背部；
(2)在基底上依次沉积PPA作为介质层和Ga2O3纳米线作为有源层；有源层用H2+N2O在扩散炉中对其进行退火处理，其中H2占体积比为10％，退火温度为200℃，退火时间为15分钟。
(3)采用光刻技术将源极和漏极的图形转移到有源层的上表面及侧表面上；
(4)在源极和漏极的图形上分别沉积源极和漏极；
(5)最上层沉积掺P的Si3N4薄膜作为钝化层，并用波长为200nm的紫外线对其进行快速退火处理30秒，得到所述氧化物薄膜晶体管。
氧化物薄膜晶体管的稳定性测试：栅偏压稳定性PBS，在VG＝20V，time＝18000s测试条件下，阈值电压漂移量为±0.03V，说明本实施例所制备的氧化物薄膜晶体管具有优异的稳定性。
实施例3
本实施例提供了一种氧化物薄膜晶体管，该氧化物薄膜晶体管包括：
基底，设置在基底上的栅电极，设置在基底上并覆盖栅电极的PPA介质层，设置在介质层上、并与栅电极叠置的Ga2O3纳米线有源层，设置在有源层上表面上的源电极，设置在有源层侧表面上的漏电极(源电极和漏电极与有源层接触，源电极和漏电极彼此分隔)，以及最上层掺P的Si3N4薄膜钝化层。
其中，所述Ga2O3纳米线的直径为350nm，长度为1.6μm，有源层厚度为320nm；
所述PPA的厚度为400nm；
掺P的Si3N4薄膜中，P的浓度为5×1019/cm3；
掺P的Si3N4薄膜厚度为500nm；
上述薄膜晶体管的制备方法，包括如下步骤：
(1)将栅极沉积在基底背部；
(2)在基底上依次沉积PPA作为介质层和Ga2O3纳米线作为有源层；有源层用H2+N2O在扩散炉中对其进行退火处理，其中H2占体积比为10％，退火温度为260℃，退火时间为10分钟。
(3)采用光刻技术将源极和漏极的图形转移到有源层的上表面及侧表面上；
(4)在源极和漏极的图形上分别沉积源极和漏极；
(5)最上层沉积掺P的Si3N4薄膜作为钝化层，并用波长为300nm的紫外线对其进行快速退火处理30秒，得到所述氧化物薄膜晶体管。
氧化物薄膜晶体管的稳定性测试：栅偏压稳定性PBS，在VG＝20V，time＝18000s测试条件下，阈值电压漂移量为±0.02V，说明本实施例所制备的氧化物薄膜晶体管具有优异的稳定性。
实施例4
本实施例提供了一种氧化物薄膜晶体管，该氧化物薄膜晶体管包括：
基底，设置在基底上的栅电极，设置在基底上并覆盖栅电极的PPA介质层，设置在介质层上、并与栅电极叠置的Ga2O3纳米线有源层，设置在有源层上表面上的源电极，设置在有源层侧表面上的漏电极(源电极和漏电极与有源层接触，源电极和漏电极彼此分隔)，以及最上层掺P的Si3N4薄膜钝化层。
其中，所述Ga2O3纳米线的直径为100nm，长度为1μm，有源层厚度为180nm；
所述PPA的厚度为200nm；
掺P的Si3N4薄膜中，P的浓度为8×1020/cm3；
掺P的Si3N4薄膜厚度为500nm；
上述薄膜晶体管的制备方法，包括如下步骤：
(1)将栅极沉积在基底背部；
(2)在基底上依次沉积PPA作为介质层和Ga2O3纳米线作为有源层；有源层用H2+N2O在扩散炉中对其进行退火处理，其中H2占体积比为10％，退火温度为150℃，退火时间为20分钟。
(3)采用光刻技术将源极和漏极的图形转移到有源层的上表面及侧表面上；
(4)在源极和漏极的图形上分别沉积源极和漏极；
(5)最上层沉积掺P的Si3N4薄膜作为钝化层，并用波长为350nm的紫外线对其进行快速退火处理30秒，得到所述氧化物薄膜晶体管。
氧化物薄膜晶体管的稳定性测试：栅偏压稳定性PBS，在VG＝20V，time＝18000s测试条件下，阈值电压漂移量为±0.03V，说明本实施例所制备的氧化物薄膜晶体管具有优异的稳定性。
对比例1
一种氧化物薄膜晶体管，该氧化物薄膜晶体管包括：
基底，设置在基底上的栅电极，设置在基底上并覆盖栅电极的PPA介质层，设置在介质层上、并与栅电极叠置的Ga2O3纳米线有源层，设置在有源层上表面上的源电极，设置在有源层侧表面上的漏电极(源电极和漏电极与有源层接触，源电极和漏电极彼此分隔)，以及最上层掺P的Si3N4薄膜钝化层。
其中，所述Ga2O3纳米线的直径为150nm，长度为1μm，有源层厚度为200nm；
所述PPA的厚度为200nm；
掺P的Si3N4薄膜中，P的浓度为9×1020/cm3；
掺P的Si3N4薄膜厚度为500nm；
氧化物薄膜晶体管的制备方法同实施例1，区别在于：不采用H2+N2O对Ga2O3纳米线进行退火；
氧化物薄膜晶体管的稳定性测试：栅偏压稳定性PBS，在VG＝20V，time＝18000s测试条件下，阈值电压漂移量为±0.5V，这表明所制备的氧化物薄膜晶体管表现出较差的稳定性，同时也说明采用H2+N2O对Ga2O3纳米线进行退火处理有助于稳定性的提升。
对比例2
一种氧化物薄膜晶体管，该氧化物薄膜晶体管包括：
基底，设置在基底上的栅电极，设置在基底上并覆盖栅电极的PPA介质层，设置在介质层上、并与栅电极叠置的Ga2O3纳米线有源层，设置在有源层上表面上的源电极，设置在有源层侧表面上的漏电极(源电极和漏电极与有源层接触，源电极和漏电极彼此分隔)，以及最上层掺P的Si3N4薄膜钝化层。
其中，所述Ga2O3纳米线的直径为180nm，长度为1.4μm，有源层厚度为300nm；
所述PPA的厚度为400nm；
掺P的Si3N4薄膜中，P的浓度为3×1020/cm3；
掺P的Si3N4薄膜厚度为400nm；
氧化物薄膜晶体管的制备方法同实施例1，区别在于：不采用紫外线对掺P的Si3N4薄膜进行快速退火；
氧化物薄膜晶体管的稳定性测试：栅偏压稳定性PBS，在VG＝20V，time＝18000s测试条件下，阈值电压漂移量±0.7V，这表明所制备的氧化物薄膜晶体管表现出较差的稳定性，同时也说明采用紫外线对掺P的Si3N4薄膜进行快速退火处理有助于稳定性的提升。
对比例3
一种氧化物薄膜晶体管，该氧化物薄膜晶体管包括：
基底，设置在基底上的栅电极，设置在基底上并覆盖栅电极的PPA介质层，设置在介质层上、并与栅电极叠置的Ga2O3纳米线有源层，设置在有源层上表面上的源电极，设置在有源层侧表面上的漏电极(源电极和漏电极与有源层接触，源电极和漏电极彼此分隔)，以及最上层掺P的Si3N4薄膜钝化层。
其中，所述Ga2O3纳米线的直径为600nm，长度为0.5μm，有源层厚度为100nm；
所述PPA的厚度为200nm；
掺P的Si3N4薄膜中，P的浓度为2×1020/cm3；
掺P的Si3N4薄膜厚度为700nm；
氧化物薄膜晶体管的制备方法同实施例1；
氧化物薄膜晶体管的稳定性测试：栅偏压稳定性PBS，在VG＝20V，time＝18000s测试条件下，阈值电压漂移量为±0.8V，这表明所制备的氧化物薄膜晶体管表现出较差的稳定性，同时也说明Ga2O3纳米线的直径、长度和有源层厚度对于氧化物薄膜晶体管稳定性的影响。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (18)
1.一种氧化物薄膜晶体管，包括：
基底；
栅电极，设置在基底上；
介质层，设置在基底上并覆盖栅电极；
有源层，设置在介质层上，并与栅电极叠置；
源电极和漏电极，分别设置在有源层的上表面及侧表面上，与有源层接触，并且源电极和漏电极彼此分隔开；
最上层为钝化层；
其特征在于：所述介质层材料为聚丙烯酸苯酯PPA；所述有源层材料为Ga2O3纳米线；所述钝化层的材质为掺P的Si3N4薄膜；
所述Ga2O3纳米线的直径为100-350nm，长度为1μm-1.6μm，有源层厚度为160nm-350nm；
Ga2O3纳米线采用H2+N2O对其进行退火处理后再作为有源层；
掺P的Si3N4薄膜采用紫外线进行快速退火处理后再作为钝化层。
2.如权利要求1所述的氧化物薄膜晶体管，其特征在于：所述PPA的厚度为200nm-500nm。
3.如权利要求2所述的氧化物薄膜晶体管，其特征在于：所述PPA的厚度为200nm。
4.如权利要求1所述的氧化物薄膜晶体管，其特征在于：掺P的Si3N4薄膜中，P的浓度为5×1019/cm3-8×1020/cm3。
5.如权利要求1所述的氧化物薄膜晶体管，其特征在于：掺P的Si3N4薄膜厚度为500-700nm。
6.如权利要求5所述的氧化物薄膜晶体管，其特征在于：掺P的Si3N4薄膜厚度为600nm。
7.权利要求1-6任一项所述的氧化物薄膜晶体管的制备方法，其特征在于：
(1)将栅极沉积在基底背部；
(2)在基底上依次沉积PPA作为介质层和Ga2O3纳米线作为有源层；
(3)采用光刻技术将源极和漏极的图形转移到有源层的上表面及侧表面上；
(4)在源极和漏极的图形上分别沉积源极和漏极；
(5)最上层沉积掺P的Si3N4薄膜作为钝化层，得到所述氧化物薄膜晶体管；
Ga2O3纳米线采用H2+N2O对其进行退火处理后再作为有源层；
掺P的Si3N4薄膜采用紫外线进行快速退火处理后再作为钝化层；
所述Ga2O3纳米线的直径为100-350nm，长度为1μm-1.6μm，有源层厚度为160nm-350nm。
8.如权利要求7所述的制备方法，其特征在于：PPA采用浸渍提拉法制备；
或，Ga2O3纳米线采用磁控溅射和热氧化法制备；
或，掺P的Si3N4薄膜采用磁控溅射法制备。
9.如权利要求8所述的制备方法，其特征在于：H2占体积比为5％-18％。
10.如权利要求9所述的制备方法，其特征在于：H2占体积比为10％。
11.如权利要求7所述的制备方法，其特征在于：Ga2O3纳米线采用H2+N2O对其进行退火处理，所述退火温度为150-260℃，时间为10-20分钟。
12.如权利要求11所述的制备方法，其特征在于：所述退火温度为190℃，时间为15min。
13.如权利要求7所述的制备方法，其特征在于：
紫外线的波长为180nm-350nm。
14.如权利要求13所述的制备方法，其特征在于：紫外线的波长为193nm。
15.如权利要求7所述的制备方法，其特征在于：掺P的Si3N4薄膜采用紫外线进行快速退火处理，退火处理时间为20秒-50秒。
16.如权利要求15所述的制备方法，其特征在于：退火处理时间为30s。
17.一种阵列基板，其特征在于：包括权利要求1-6任一项所述的氧化物薄膜晶体管。
18.一种显示装置，其特征在于：包括权利要求17所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110794500.7A CN113707724B (zh) | 2021-07-14 | 2021-07-14 | 一种氧化物薄膜晶体管及其制备方法与应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110794500.7A CN113707724B (zh) | 2021-07-14 | 2021-07-14 | 一种氧化物薄膜晶体管及其制备方法与应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113707724A CN113707724A (zh) | 2021-11-26 |
| CN113707724B true CN113707724B (zh) | 2024-03-26 |
Family
ID=78648554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110794500.7A Active CN113707724B (zh) | 2021-07-14 | 2021-07-14 | 一种氧化物薄膜晶体管及其制备方法与应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113707724B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881596A (zh) * | 2012-09-26 | 2013-01-16 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置 |
| CN106449763A (zh) * | 2015-10-29 | 2017-02-22 | 陆磊 | 一种薄膜晶体管及制造方法和显示器面板 |
| CN110767745A (zh) * | 2019-09-18 | 2020-02-07 | 华南理工大学 | 复合金属氧化物半导体及薄膜晶体管与应用 |
| CN111211053A (zh) * | 2018-11-21 | 2020-05-29 | 半导体元件工业有限责任公司 | 通过退火及相关方法减少半导体层和半导体器件的缺陷 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7250627B2 (en) * | 2004-03-12 | 2007-07-31 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| KR101638978B1 (ko) * | 2009-07-24 | 2016-07-13 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
-
2021
- 2021-07-14 CN CN202110794500.7A patent/CN113707724B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881596A (zh) * | 2012-09-26 | 2013-01-16 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置 |
| CN106449763A (zh) * | 2015-10-29 | 2017-02-22 | 陆磊 | 一种薄膜晶体管及制造方法和显示器面板 |
| CN111211053A (zh) * | 2018-11-21 | 2020-05-29 | 半导体元件工业有限责任公司 | 通过退火及相关方法减少半导体层和半导体器件的缺陷 |
| CN110767745A (zh) * | 2019-09-18 | 2020-02-07 | 华南理工大学 | 复合金属氧化物半导体及薄膜晶体管与应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113707724A (zh) | 2021-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9153703B2 (en) | Thin-film transistor and method of manufacturing same | |
| WO2021052219A1 (zh) | 复合金属氧化物半导体及薄膜晶体管与应用 | |
| CN106057735B (zh) | Tft背板的制作方法及tft背板 | |
| CN105390551B (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN102969361B (zh) | 光照稳定性非晶态金属氧化物tft器件以及显示器件 | |
| US20110141076A1 (en) | Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device | |
| KR20130092628A (ko) | 반도체 박막, 그의 제조 방법 및 박막 트랜지스터 | |
| JP2010080936A (ja) | アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ | |
| CN106531782A (zh) | 一种金属氧化物薄膜晶体管及其制备方法 | |
| CN101567390A (zh) | 一种透明氧化物半导体薄膜晶体管及其制备方法 | |
| CN102646683B (zh) | 一种阵列基板及其制造方法 | |
| CN102651343A (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| CN101599437B (zh) | 薄膜晶体管的制备方法 | |
| CN103346089A (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
| CN109585567A (zh) | 高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法 | |
| CN107104151A (zh) | 一种双栅电极金属氧化物薄膜晶体管及其制备方法 | |
| CN113707724B (zh) | 一种氧化物薄膜晶体管及其制备方法与应用 | |
| CN111969067A (zh) | 一种氧化铟薄膜晶体管及其制备方法 | |
| CN102290443B (zh) | 一种非晶薄膜晶体管及其制备方法 | |
| CN109887991A (zh) | 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法 | |
| CN103022146A (zh) | 一种氧化物半导体材料及薄膜晶体管 | |
| CN107768255A (zh) | 低温薄膜晶体管的制备方法 | |
| CN100485892C (zh) | 一种氨气掺杂制备增强型ZnO沟道层薄膜晶体管的方法 | |
| CN107452810B (zh) | 一种金属氧化物薄膜晶体管及其制备方法 | |
| CN112713196A (zh) | 一种薄膜晶体管及其制备方法和阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |