CN105355551A - 一种晶片钝化工艺 - Google Patents

一种晶片钝化工艺 Download PDF

Info

Publication number
CN105355551A
CN105355551A CN201510772195.6A CN201510772195A CN105355551A CN 105355551 A CN105355551 A CN 105355551A CN 201510772195 A CN201510772195 A CN 201510772195A CN 105355551 A CN105355551 A CN 105355551A
Authority
CN
China
Prior art keywords
wafer
oxidation
film
oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510772195.6A
Other languages
English (en)
Other versions
CN105355551B (zh
Inventor
游佩武
裘立强
王毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YANGZHOU JIELI SEMICONDUCTOR CO Ltd
Original Assignee
YANGZHOU JIELI SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YANGZHOU JIELI SEMICONDUCTOR CO Ltd filed Critical YANGZHOU JIELI SEMICONDUCTOR CO Ltd
Priority to CN201510772195.6A priority Critical patent/CN105355551B/zh
Publication of CN105355551A publication Critical patent/CN105355551A/zh
Application granted granted Critical
Publication of CN105355551B publication Critical patent/CN105355551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种晶片钝化工艺。涉及一种新型的汽车芯片PN结的钝化工艺。方便加工，提高产品质量和使用寿命。以正面开口沟槽的晶片为原料；包括以下步骤：S1，清洗、甩干；S2，一次氧化；S3，二次氧化；S4，三次氧化；S5，降温；S6，晶片生成氧化膜钝化层，完毕。本发明中将晶片进行三次氧化加工，一次干氧提升生长的氧化膜的质量；二次氧化能快速增加氧化膜的厚度；三次干氧的作用是生长一层厚度致密的氧化膜，能起到很好的阻挡作用；三次氧化即可形成一个既厚，又有致密性能的氧化膜，提升了产品的质量；然后，按照正常工序进行二次黄光、使用BOE溶液去除氧化膜和金属化操作，完成产品生产。本发明提高了产品的使用寿命和可靠性。

Description

一种晶片钝化工艺
技术领域
本发明涉及钝化处理技术领域，尤其涉及一种新型的汽车芯片PN结的钝化工艺。
背景技术
随着半导体市场竞争越演越烈，拥有一流的测试技术，保证产品质量是每个半导体分立器件制造厂必备的利器，因此为了保证汽车芯片使用的可靠性，研究一种高可靠性的汽车芯片产品具有很重要的意义。
目前，汽车芯片产品普遍使用玻璃来钝化芯片的PN结，由于玻璃与芯片之间存在热膨胀系数的差异，且玻璃很脆；在汽车芯片使用的苛刻环境中，在极冷与极热的环境温度转换中容易导致玻璃开裂，致使产品品质下降，降低了产品的可靠性和使用寿命。
国家知识产权局于2013.08.21公布的公布号为CN103262222A，名称为“单晶硅晶片的热氧化膜形成方法”，其技术方案为：至少将前述单晶硅晶片投入至热处理炉内，升温至形成热氧化膜的温度T1，以便形成厚度d1的热氧化膜，然后，在降温至低于前述温度T1的温度后，升温至高于前述温度T1的温度T2，以便追加形成厚度大于前述厚度d1的厚度d2的热氧化膜。其可以抑制滑移位错和裂纹等的发生，并且进行高效的热氧化膜形成；然而，其可以达到相应的厚度，但是致密性能差，降低了产品的品质。
发明内容
本发明针对以上问题，提供了一种方便加工，提高产品质量和使用寿命的新型的晶片钝化工艺。
本发明的技术方案是：以正面开口沟槽的晶片为原料；包括以下步骤：
S1，清洗、甩干，对晶片进行RCA清洗，再通过甩干机甩干；
S2，一次氧化，将甩干后的晶片送至温度为600℃的扩散炉内，然后，升温至1100±50℃，通入掺氯的干氧气氛进行氧化，时间为0.5-1.5h，在晶片的正面、背面形成单层厚度为1000-2000埃的SiO2氧化膜；
S3，二次氧化，将一次氧化后的晶片放置于扩散炉的湿氧气氛中氧化，氧化温度为1100±50℃，时间为3-8h，在晶片的正面、背面形成单层厚度为8000-16000埃的SiO2氧化膜；
S4，三次氧化，将二次氧化后的晶片放置于扩散炉的干氧气氛中氧化，氧化温度为1100±50℃，时间为0.5-1.5h，在晶片的正面、背面形成单层厚度为1000-2000埃的SiO2氧化膜；
S5，降温，将三次氧化后总膜厚度为10000-20000埃的晶片按1-2℃/min的速度从1100±50℃降温至600℃；
S6，晶片生成氧化膜钝化层，完毕。
步骤S2、S3和S4中的氧气流量均为6升/分钟。
还包括以下步骤：
S7，二次黄光；依次为上光阻剂、软烤、曝光、显影和硬烤；
S8，使用BOE溶液去除焊接面及晶片背面的氧化膜，之后除去晶片表面光阻剂；
S9，金属化；在晶片表面镀上NI/AU层形成金属电极，产品生产完毕。
本发明中将晶片进行三次氧化加工，一次氧化、二次氧化、三次氧化均在扩散炉中一次完成，依次分别经过干氧区（A）、湿氧区（B）和干氧区（C），按一个曲线完成，其三层总膜厚在10000-20000埃，氧化膜的成分是SiO2，一次干氧中掺氯去除扩散炉中的金属离子污染，提升生长的氧化膜的质量；二次氧化使用湿氧化可增加氧化膜的生长速度，能快速增加氧化膜的厚度；三次干氧的作用是生长一层厚度致密的氧化膜，能起到很好的阻挡作用；三次氧化即可形成一个既厚，又有致密性能的氧化膜，提升了产品的质量；然后，按照正常工序进行二次黄光、使用BOE溶液去除氧化膜和金属化操作，完成产品生产。本发明提高了产品的使用寿命和可靠性。
附图说明
图1是本发明中S1步骤后晶片的结构示意图，
图2是本发明中S2-S6步骤后晶片的结构示意图，
图3是本发明中S7-S8步骤后晶片的结构示意图，
图4是本发明中S9步骤后晶片的结构示意图
图5是本发明中晶片三次氧化的温度、时间及环境气体图；
图中1是晶片，2是氧化膜，3是金属电极。
具体实施方式
本发明如图1-5所示，以正面开口沟槽的晶片1为原料；包括以下步骤：
S1，清洗、甩干，对晶片进行RCA清洗（RCA清洗是使用酸碱溶液将开槽后芯片的PN结清洗干净，去除PN结表面的金属离子、颗粒、油脂等有机物，降低后续芯片反向漏电流。使用HF—冲水---SC-1—冲水--SC-2—冲水—甩干的方法进行清洗），再通过甩干机甩干；
S2，一次氧化，将甩干后的晶片送至温度为600℃的扩散炉内，然后，升温至1100±50℃，通入掺氯的干氧气氛进行氧化，时间为0.5-1.5h，在晶片的正面、背面形成单层厚度为1000-2000埃的SiO2氧化膜2；干氧气氛中掺氯去除扩散炉中的金属离子污染，提升生长的氧化膜的质量；
S3，二次氧化，将一次氧化后的晶片放置于扩散炉的湿氧气氛中氧化，氧化温度为1100±50℃，时间为3-8h，在晶片的正面、背面形成单层厚度为8000-16000埃的SiO2氧化膜；使用湿氧化（带水汽的氧气）可增加氧化膜的生长速度，能快速增加氧化膜的厚度；
S4，三次氧化，将二次氧化后的晶片放置于扩散炉的干氧气氛中氧化，氧化温度为1100±50℃，时间为0.5-1.5h，在晶片的正面、背面形成单层厚度为1000-2000埃的SiO2氧化膜；再次干氧的作用是生长一层厚度致密的氧化膜，能起到很好的阻挡作用；
S5，降温，将三次氧化后总膜厚度为10000-20000埃的晶片按1-2℃/min的速度从1100±50℃降温至600℃；
S6，晶片生成氧化膜钝化层，完毕。
实施例一，一次氧化1100℃，时间为0.5h，单层氧化膜厚度为1000埃；二次氧化1100℃，时间为3h，单层氧化膜厚度为8000埃；三次氧化1100℃，时间为0.5h，单层氧化膜厚度为1000埃；
实施例二，一次氧化1150℃，时间为1.5h，单层氧化膜厚度为2000埃；二次氧化1150℃，时间为8h，单层氧化膜厚度为16000埃；三次氧化1150℃，时间为1.5h，单层氧化膜厚度为2000埃。
步骤S2、S3和S4中的氧气流量均为6升/分钟，保证氧气均匀一致，提高产品的加工可靠性。
如图3所示，还包括以下步骤：
S7，二次黄光；依次为上光阻剂、软烤、曝光、显影和硬烤；
a.上光阻：在晶片表面涂布一层光阻剂；b.软烤：溶剂挥发，胶膜干燥，增加胶的附着力，由于胶膜的干燥曝光时不破坏胶膜；c.曝光：部分见光区域的光阻剂发生化学反应（聚合、交联反应）而变得更牢固；d.显影：没有曝光的区域的光阻剂，由于没有发生反应而被溶解除去；e.硬烤：除去显影时溶入光阻剂中的溶剂，使光阻剂与晶片之间附着更牢；
S8，使用BOE溶液（即二氧化硅蚀刻液，氢氟酸与氟化铵一定比例的混合液）去除焊接面及晶片背面的氧化膜，之后除去晶片表面光阻剂；
如图4所示，S9，金属化；在晶片表面（即正面和背面）镀上NI/AU层形成金属电极3（即镀镍金），产品生产完毕。
本发明中的晶片通过三次氧化形成致密性地氧化膜钝化层，然后，按照正常工序进行生产加工；
干氧为生长一层致密氧化膜，其阻挡杂质污染PN结的效果较好，但是生长速度慢；
湿氧形成较疏松的氧化膜，但是生长快，可很快形成一层很厚的氧化膜；
通过干氧-湿氧-干氧三层氧化即可形成一个既厚，又有致密性能的氧化膜，提升了产品的质量。

Claims (3)

1.一种晶片钝化工艺，其特征在于，以正面开口沟槽的晶片为原料；包括以下步骤：
S1，清洗、甩干，对晶片进行RCA清洗，再通过甩干机甩干；
S2，一次氧化，将甩干后的晶片送至温度为600℃的扩散炉内，然后，升温至1100±50℃，通入掺氯的干氧气氛进行氧化，时间为0.5-1.5h，在晶片的正面、背面形成单层厚度为1000-2000埃的SiO2氧化膜；
S3，二次氧化，将一次氧化后的晶片放置于扩散炉的湿氧气氛中氧化，氧化温度为1100±50℃，时间为3-8h，在晶片的正面、背面形成单层厚度为8000-16000埃的SiO2氧化膜；
S4，三次氧化，将二次氧化后的晶片放置于扩散炉的干氧气氛中氧化，氧化温度为1100±50℃，时间为0.5-1.5h，在晶片的正面、背面形成单层厚度为1000-2000埃的SiO2氧化膜；
S5，降温，将三次氧化后总膜厚度为10000-20000埃的晶片按1-2℃/min的速度从1100±50℃降温至600℃；
S6，晶片生成氧化膜钝化层，完毕。
2.根据权利要求1所述的一种晶片钝化工艺，其特征在于，步骤S2、S3和S4中的氧气流量均为6升/分钟。
3.根据权利要求1所述的一种晶片钝化工艺，其特征在于，还包括以下步骤：
S7，二次黄光；依次为上光阻剂、软烤、曝光、显影和硬烤；
S8，使用BOE溶液去除焊接面及晶片背面的氧化膜，之后除去晶片表面光阻剂；
S9，金属化；在晶片表面镀上NI/AU层形成金属电极，产品生产完毕。
CN201510772195.6A 2015-11-12 2015-11-12 一种晶片钝化工艺 Active CN105355551B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510772195.6A CN105355551B (zh) 2015-11-12 2015-11-12 一种晶片钝化工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510772195.6A CN105355551B (zh) 2015-11-12 2015-11-12 一种晶片钝化工艺

Publications (2)

Publication Number Publication Date
CN105355551A true CN105355551A (zh) 2016-02-24
CN105355551B CN105355551B (zh) 2018-05-15

Family

ID=55331493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510772195.6A Active CN105355551B (zh) 2015-11-12 2015-11-12 一种晶片钝化工艺

Country Status (1)

Country Link
CN (1) CN105355551B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931958A (zh) * 2016-05-13 2016-09-07 江苏佑风微电子有限公司 半导体硅晶片的表面钝化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1377062A (zh) * 2001-03-27 2002-10-30 华邦电子股份有限公司 一种金属层间介电层的制造方法
CN1531035A (zh) * 2003-03-14 2004-09-22 旺宏电子股份有限公司 生成氧化膜的连续干式/湿式/干式氧化法
CN102097312A (zh) * 2010-11-16 2011-06-15 无锡中微晶园电子有限公司 一种ono电容结构的生长工艺
CN103262222A (zh) * 2010-11-10 2013-08-21 信越半导体股份有限公司 单晶硅晶片的热氧化膜形成方法
CN103594354A (zh) * 2013-11-08 2014-02-19 溧阳市江大技术转移中心有限公司 一种电介质层的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1377062A (zh) * 2001-03-27 2002-10-30 华邦电子股份有限公司 一种金属层间介电层的制造方法
CN1531035A (zh) * 2003-03-14 2004-09-22 旺宏电子股份有限公司 生成氧化膜的连续干式/湿式/干式氧化法
CN103262222A (zh) * 2010-11-10 2013-08-21 信越半导体股份有限公司 单晶硅晶片的热氧化膜形成方法
CN102097312A (zh) * 2010-11-16 2011-06-15 无锡中微晶园电子有限公司 一种ono电容结构的生长工艺
CN103594354A (zh) * 2013-11-08 2014-02-19 溧阳市江大技术转移中心有限公司 一种电介质层的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931958A (zh) * 2016-05-13 2016-09-07 江苏佑风微电子有限公司 半导体硅晶片的表面钝化方法

Also Published As

Publication number Publication date
CN105355551B (zh) 2018-05-15

Similar Documents

Publication Publication Date Title
KR102100065B1 (ko) 터널 유전체층을 갖는 태양 전지의 제조 방법
JP2007088254A (ja) 裏面接合型太陽電池の製造方法
JP6246744B2 (ja) 太陽電池セルの製造方法
CN101548392A (zh) 太阳能电池及其制造方法
CN105609571A (zh) Ibc太阳电池及其制作方法
JP4947654B2 (ja) 誘電体膜のパターニング方法
CN101916786A (zh) 一种大功率平面结双向tvs二极管芯片及其生产方法
CN111399350B (zh) 一种图案化光敏bcb半导体结构的制备方法
CN102222719B (zh) 太阳能电池用结晶系硅基板的表面处理方法及太阳能电池的制造方法
JP2008311291A (ja) 太陽電池の製造方法
KR20100112656A (ko) 태양전지의 제조방법, 태양전지의 제조장치 및 태양전지
TW201405854A (zh) 太陽電池晶胞的製造方法
JP2004103736A (ja) 太陽電池の製造方法
KR20120113548A (ko) 식각 마스크 페이스트 및 이를 이용한 후면전극형 태양전지
TW201721898A (zh) 太陽電池之製造方法及太陽電池
WO2012066918A1 (ja) 裏面電極型太陽電池
CN105355551A (zh) 一种晶片钝化工艺
JP2009021358A (ja) 光電変換素子の製造方法
JP4319006B2 (ja) 太陽電池セルの製造方法
JP4716881B2 (ja) 太陽電池の作製方法
US9449824B2 (en) Method for patterned doping of a semiconductor
JP6114108B2 (ja) 太陽電池の製造方法
JPH1197726A (ja) 太陽電池の製法
JP3585391B2 (ja) 太陽電池の製造方法
JP2011124603A (ja) 裏面接合型太陽電池の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant