KR20030088471A - 높은 캐퍼시턴스를 지닌 인터폴리 유전체를 제조하는 방법 - Google Patents

높은 캐퍼시턴스를 지닌 인터폴리 유전체를 제조하는 방법 Download PDF

Info

Publication number
KR20030088471A
KR20030088471A KR10-2003-7012468A KR20037012468A KR20030088471A KR 20030088471 A KR20030088471 A KR 20030088471A KR 20037012468 A KR20037012468 A KR 20037012468A KR 20030088471 A KR20030088471 A KR 20030088471A
Authority
KR
South Korea
Prior art keywords
layer
silicon nitride
silicon dioxide
nitride layer
silicon
Prior art date
Application number
KR10-2003-7012468A
Other languages
English (en)
Inventor
구드마크에이
켈카아미트에스
Original Assignee
아트멜 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아트멜 코포레이숀 filed Critical 아트멜 코포레이숀
Publication of KR20030088471A publication Critical patent/KR20030088471A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

본발명은 높은 캐퍼시턴스의 인터폴리 유전체 구조물(70)을 제공하기 위해 얇은 두께의 질화규소 층(16)을 지닌 이산화규소/질화규소(ONO)층화 복합체(40)를 제조하는 방법에 관한 것이다. ONO 복합체를 형성하는 데 있어서, 이산화규소(14) 하부층은 폴리실리콘(52)과 같은 기판상에 형성된다. 질화규소 층(16)은 이산화규소 층 상에 형성된 후 산화반응에 의해 얇아진다. 질화규소 필름(16)을 산화시키면 이산화규소 층(18)을 생성하는 반응에 의해 질화 실리콘 일부가 소비되고, 이 이산화규소 층(18)은 불화수소산 희석물에 의해 제거된다. 질화규소 층(16)은 다시 재 산화에 의해 얇아지는데, 그 이유는 이산화규소 상부층(20)이 질화규소 층(16)에 형성되어 ONO 더미의 복합체(40)를 형성하기 때문이다. 폴리실리콘(54)으로 이루어진 제 2층은 ONO 집적 복합체(40)위에 증착되어 인터폴리 유전체(70)를 형성한다.

Description

높은 캐퍼시턴스를 지닌 인터폴리 유전체를 제조하는 방법{A METHOD FOR FABRICATION OF A HIGH CAPACITANCE INTERPOLY DIELECTRIC}
이산화규소/질화규소/이산화규소 층으로 구성된 ONO 유전체 구조물을 함유하는 인터폴리 유전체 구조물은 종래기술에 공지되어 있다. ONO 유전체는 EPROM, EEPROM, 및 FLASH 및 기타 캐퍼시터(capacitor) 장치와 같은 비휘발성 메모리 장치를 제작하는 데 사용되고 있다.
종래 기술에 알려진 바와 같이, 일반적으로, 비휘발성 메모리 장치는 일련의 메모리 셀들을 포함한다. 각 메모리 셀은 재료와 기판의 표면상에 형성된 배출(drain) 부위, 재료와 배출 부위 사이에 위치하고 있는 절연층, 절연층상의 부동 게이트, 부동 게이트상의 절연 유전층, 및 절연 유전체층상의 컨트롤 게이트를 포함한다. 부동 게이트는 전하를 보유하고, 절연 유전층은 부동 게이트를 절연시켜 그것이 그전하 상태로 유지되게 한다. 이진법에 의한 데이타 비트가 부동 게이트에 저장된다. 데이터 값은 전하의 함수이므로, 전하 손실 또는 획득이 데이터의 값을변경시킬 수 있다. 각 부동 게이트가 장기간 동안 전하를 보유할 수 있어야 한다는 것은 중요하다.
전하를 보유하는 부동 게이트의 능력은 부동 게이트를 절연시키는 데 사용되는 유전체 물질에 의해 주로 결정된다. 전하의 손실을 방지하기 위해서, 프로그래밍시에 높은 전압 포텐셜이 콘트롤 게이트에 인가되는 경우, 유전체는 충분히 높은 파쇄 강하 전압을 지녀야만 전자가 부동 게이트로부터 콘트롤 게이트까지 가는 것을 차단할 수 있다. 전하를 부유 게이트내로 도입하는 데 소비되는 에너지는 부동 게이트와 콘트롤 게이트간의 캐퍼시턴스의 함수이므로 유전체층의 두께와 관련이 깊다. 캐퍼시턴스는 유전체층의 표면적과 유전체 상수에 직접 비례하기 때문에 그 표면적을 증가시키거나 또는 유전체층의 두께를 감소시키면 메모리 셀의 캐퍼시턴스가 증가될 수 있을 것이다. 메모리 셀을 사용하는 장치의 밀도가 점점 작아지고 있기 때문에, 각 장치를 차지하는 표면적도 작아지고 있다. 그러나, 이렇게 작게 제작된 장치는 캐퍼시턴스가 낮다는 특성을 나타낸다. 그러므로, 절연 유전층의 두께를 최소화하여 전하가 부동 게이트에 들어가고 나가는 데 필요한 에너지를 최소화하므로써 장치의 캐퍼시턴스를 증가시키는 것이 바람직하다.
ONO 유전체 복합체는 이산화규소 층, 이산화규소 층을 덮는 질화규소로 이루어진 중간층, 질화규소 층을 덮는 이산화규소 층을 지닌다. ONO 복합체의 질화규소 층을 산화시키면 질화규소 층의 두께가 얇아져 절연 유전체의 두께가 최소화된다. 미국 특허 제5,619,052호(Chang등)는 가공 단계, 예컨대, 질화물 층의 산화를 제공하므로, 질화물 층은 각 산화물 층보다 두께가 더 얇게 만들어져야 한다.
미국 특허 제5,504,022호(Hong)는 ONO 집적(stacked) 유전체층을 제조하는 방법에 관하여 기술하고 있다. 이 방법은 실리콘 기판의 표면상에 약 20 - 60 옹스트롬의 얇은 두께를 지닌 질화물을 증착(deposition)하는 것을 포함한다. 여기서 질화물 층은 저압의 무수 - 산화 절차를 사용하여 산화되어 ONO 집적 유전체층을 형성한다.
불행히도, 유전체층의 두께가 감소되기 때문에 핀홀을 통한 전하 누출 및 유전체중에 존재하는 기타 결함등이 증가된다.
미국 특허 제5,882,978호(Srinivasan등)는 캐퍼시터 유전체의 질화규소 층내에서의 결함을 감소시키는 방법을 제공한다. 이 방법은 기판상에 질화규소를 제 1층으로 형성하는 단계를 포함한다. 질화규소는 내부에 핀홀이 형성된 외면을 가진다. 핀홀은 습식산 에칭 용액(예, 인산 용액)에 의해 커지는(widen) 것이 바람직하다. 제 2층은 규소를 포함하는 층으로서 제 1층에 형성되며 커진 핀홀내에 존재한다. 제2 층의 규소는 질화규소내로 질소화되어 커진 핀홀내에 질화규소를 형성하고, 또한 제1 층과 제2 층을 모두 질화규소를 지닌 질화규소 함유의 층을 형성한다.
이 방법에 의해 ONO 유전체 복합체의 질화규소 층의 두께가 감소되지 않는다. 전술한 바와 같이, 유전체층이 얇을 수록 캐퍼시턴스가 크다.
본발명은 유전체 복합체를 제조하는 방법에 관한 것으로서, 구체적으로는 인터폴리 유전체로서 사용되는 ONO 복합체의 질화규소막름을 형성하는 방법에 관한 것이다.
도 1(A)-1(E)는 본발명의 방법에 의해 얇은 두께의 ONO 유전체 복합체를 형성하는 과정중의 이산화규소 기판을 다이아그램으로 나타낸 것이며,
도 2는 도1(A)-1(E)에 나타난 본발명의 방법에 의해 형성된 ONO 유전체를 지닌 인터폴리 유전체의 다이아그램을 나타낸 것이다.
그러므로, 본발명의 제 1목적은 놀라운 기계적 특성, 예를 들면 결함이 감소된 얇은 두께의 질화규소를 지닌 ONO 복합체를 제조하는 방법을 제공하는 것에 있다.
본발명의 제 2목적은 놀라운 유전체 특성으로서 얇은 두께를 지닌 질화규소포함의 ONO 복합체를 제작하는 방법을 제공한다.
본발명의 제 3목적은 인터폴리 유전체에 의해 제공된 캐퍼시턴스를 증가시키는 방법을 제공한다.
본발명의 제4 목적은 낮은 전류 누출 및 높은 신뢰성을 나타내는 인터폴리 유전체를 제조하는 방법을 제공한다.
본발명은 감소된 결함 밀도를 지닌 얇은 두께의 질화규소의 바람직한 특성을 가진 이산화규소/질화규소/이산화규소(ONO)를 제조하는 방법을 제공한다. 감소된 결함 밀도를 지닌 얇은 두께의 질화규소층은 높은 캐퍼시턴스를 지닌 인터폴리 유전체 구조물을 제공한다. 유전체층의 두께를 감소시키면 캐퍼시턴스가 증가되고 결함 밀도가 감소되어 메모리 셀의 전류 누출이 부동 게이트로부터 방지되고, 이것이 유전체 구조물에 의해 절연된다.
ONO 복합체의 형성에 있어서, 이산화규소 하부층은 폴리실리콘과 같은 기판상에 형성된다. 질화규소가 이산화규소 층에 형성되고, 산화에 의해 얇아진다. 질화규소 막의 산화는 이산화규소와 암모니아를 생성하는 반응에 의해 질화규소의 일부를 소비한다. 이산화규소 층은 불화수소산 희석물에 의해 제거된다. 이산화규소 층은 다시 재산화에 의해 얇아진다. 두번째 이산화규소 층은 질화규소상에서 성장한다. 폴리실리콘으로 이루어진 제 2층은 질화규소층상에서 증착되어 인터폴리 유전체를 형성한다. 놀랍게도, ONO 유전체층의 생성된 질화규소 층이 얇아질수록 통상의 방법에 의해 얇아진 동일한 두께의 질화규소층을 지닌 ONO 유전체층보다 결함이 더 적다. 따라서, 높은 캐퍼시턴스의 유전체 구조물이 제공된다.
본발명에 의해 형성된 유전체 구조물은 EEPROM, EPROM 및 FLASH 셀과 같은 장치 및 기타 캐퍼시터 장치에 사용될 수 있다.
하기의 설명은 본발명의 ONO 복합체를 본발명의 방법에 의해 형성하는 방법을 제공하는 것이다. 도 1A는 제1의 이산화규소 층(14)이다. 이 이산화규소 층(14)은 예를 들면 O2주의 환경에서 열적 성장, N2O 주의 환경에서 열적 성장, 저온 화학증착(400℃) 및 고온 화학 증착(800-100℃)을 비롯한 기술에 공지된 다양한 방법에 의해 형성될 수 있다. 고온 화학 증착이 바람직한 것은 결함 밀도가 낮은 산화물막을 생산하고. 또한, 폴리실리콘 기저층(52)의 표면에 순응하는 산화물막을 생산하기 때문이다(도2 에 도시됨). 이 이산화규소 층은, 예컨대 두께가 수 옴스트롱에서 수백 옴스트롱으로 변화할 수 있다.
이산화규소 하부층(14)을 형성하고, 질화규소 층(16)을 이산화규소 층(14)위에 형성한다. 이 질화규소 층(16)은 예컨대, 화학증착 공정 및 급속한 열적공정(RTP)을 비롯한 기술에 공지된 다양한 방법에 의해 산화물의 하부층(14)에 형성될 수 있다. 이 질화물 층은 650-780℃에서 SiH2Cl2/NH3를 사용하여 화학 증착에 의해 형성되는 것이 바람직하다.
질화규소 층(16)을 형성한 후 질화규소 층을 산화한다. 임시의 이산화규소 층(18)이 질화물 층(16)의 산화 과정중에 열적으로 성장한다. 이산화규소 층(18)은 800℃ 보다 높은 온도에서 H2및 O2기체를 사용하여 기술에 공지된 발열성 증기 산화 반응법에 의해 질화물 층(16)상에서 열적으로 성장한다. 또 다른 실례에서, O2주위 환경 또는 N2주위 환경하에 기술에 공지된 무수 산화 반응을 수행하여 이산화규소 층을 열적으로 성장시킨다.
질화규소 층의 산화 반응은 일부의 질화규소를 소비하거나 또는 두께를 얇게 만들고, 하기 반응에 의해 이산화규소를 생성한다:
6H2O(또는 3O2) + Si3N4→3SiO2+ 4 NH3
산화 반응은 변형되어 가변성 두께의 질화규소 막을 생산할 수 있다.
생성된 이산화규소 층(18)은 불화수소산 희석물과 같은 통상의 산화물 제거 용액에 의해 제거된다. 희석물은, 예를 들면, 실온에서 유지될 수 있다. 희석된 용액을 사용하면 우수한 공정 콘트롤이 제공된다. 보편적인 희석물 제제는 불화물 이온의 소거를 방지하고, 안정한 에칭 특성을 유지하는 불화암모늄(NH4F)과 같은 완충제를 함유한다. 산화물 제거는 전체 방정식에 따라 수행된다:
SiO2+ 6HF →H2+ SiF4+ 2H2O
이산화규소 층(18)을 제거한 후에, 질화규소 층(16)의 두께가 얇아지면, 질화규소 층(16)이 재산화된다. 산화물 상부층(20)은 상술한 발열성 증기 산화법에 의해 질화물 층(16)상에서 성장한다. 또 다른 실시예에서, 전술한 무수의 산화 방법을 재산화 반응에 사용한다. 질화규소 층(16)을 재산화하면 질화규소의 두께가 얇아지게 되고, 이산화규소의 상부층(20)이 생성된다. 이산화규소 층(20)은 수 암스트롱에서 수백개의 암스트롱의 두께 범위에 존재할 수 있다.
생성된 ONO 복합체(40)를 도 1E 및 도 2에 도시하였다. 여기에서, 복합체는 두께가 얇은 질화규소 층을 구비한다. 질화규소 층(16)은 두번 얇아지게 되므로, 질화규소의 증착을 위한 초기 두께는 충분히 두꺼워야만 재산화가 완결된 후에 소정의 최종 두께를 나타낼 수 있다. 생성된 질화규소(16)의 두께는 예컨대, 수 옹스트롬에서 수백개의 옹스트롬으로 변화할 수 있다.
본발명의 방법으로 형성된 ONO 복합체(40)를 사용하여 도 2에 도시된 인터폴리 유전체 구조물을 제작한다. 본발명의 공정시에, ONO 복합체(40)의 이산화규소 하부층(14)은 종래 기술에 공지되었거나 또는 전술한 다른 기술 또는 증착 기술에 의해 폴리실리콘 기저층(52)에 형성될 수 있다(도2 참조). 다음에, 질화규소 층(16)의 증착, 질화규소 층(16)의 산화, 이 산화물 층(18)의 제거, 질화규소 층(16)의 재산화는 전술한 바와 같이 수행된다. 제2 폴리실리콘 층(40)은 기술에 알려진 방법에 의해 이산화규소 상부층(20)에 증착되어 인터폴리 유전체(70)를 생성한다. 폴리실리콘 층(52)은 부동 게이트를 형성하고, 폴리실리콘 층(54)은 다양한 장치중에서 사용된 메모리 셀의 콘트롤 게이트를 형성한다.
본발명의 방법은 두께가 얇아진 질화규소 층을 지닌 ONO 복합체를 생성한다. 이 질화규소 층이 유리한 것은 질화규소 층의 두께를 최소화하는 경우 ONO 복합체의 전하 보유 특성이 향상되기 때문이다. 예컨대, 본발명의 질화규소 층은 통상의 기술을 사용하여 동일한 생성 두께로 얇아진 질화규소 층보다 또는 동일한 생성출 두께로 증착된 규소 층보다 더 큰 캐퍼시턴스를 제공한다. 본발명의 장점은 동일한 생성 두께로 증착된 ONO 복합체의 질화규소 층에서 발견된 결함 밀도 보다도 낮거나 또는 통상의 기술을 사용하여 동일한 생성 두께로 얇아진 ONO 복합체의 질화규소층에서 발견된 결함 밀도보다 낮은 결함 밀도를 갖는 질화규소의 놀라운 결과이다.
본발명의 방법에 의해 제작된 인터폴리 유전체(70)(도2)는 높은 구조적 강도를 가지고 있어서 전하 누출이 방지되고 높은 캐퍼시턴스 레벨이 제공된다. 인터폴리 유전체(70)는 EPROM, EEPROM, 및 FLASH 장치의 제작 및 기타 신뢰성 있는 메모리 장치를 제작하는 데 사용된다.

Claims (22)

  1. 제 1의 이산화규소 층위에 질화규소 층을 형성하는 단계;
    상기 질화규소 층을 산화하여 이 층위에 임시의 이산화규소 층을 생성하는 단계:
    상기 임시의 이산화규소 층을 제거하는 단계;
    질화규소 층을 재산화하여 상기 질화규소 층상에 이산화규소 상부층을 형성하는 단계를 포함하는 것인 ONO 유전체의 형성방법.
  2. 제1항에 있어서, 상기 임시의 이산화규소는 불화수소산 희석물로 제거되는 것인 방법.
  3. 제2항에 있어서, 상기 불화수소산 희석물은 실온에서 유지되는 것인 방법.
  4. 제2항에 있어서, 상기 산 희석물은 완충제를 포함하는 것인 방법.
  5. 제4항에 있어서, 상기 완충제는 불화암모늄인 것인 방법.
  6. 제1항에 있어서, 상기 산화 반응은 발열성 증기 산화법에 의해 수행되는 것인 방법.
  7. 제6항에 있어서, 상기 온도는 800℃ 보다 높은 것인 방법.
  8. 제1항에 있어서, 상기 산화반응은 상기 질화규소 층의 두께를 얇게 만드는 것인 방법.
  9. 제1항에 있어서, 상기 생성된 질화규소 층은 감소된 결함 밀도를 지니는 것인 방법.
  10. 제1항에 있어서, 상기 ONO 유전체는 인터폴리 유전체 구조물내에 위치하는 것인 방법.
  11. 제10항에 있어서, 상기 임시의 이산화규소 층은 폴리실리콘 기판상에 형성되는 것인 방법.
  12. 제11항에 있어서, 폴리실리콘 층은 상기 이산화규소 상부층에 증착되는 것인 방법.
  13. 제11항에 있어서, 상기 임시의 이산화규소 층의 형성은 상기 폴리실리콘 기판의 산화에 의하여 수행되는 것인 방법.
  14. 제1항에 있어서, 질화규소 층의 형성은 이산화규소의 제1 층상에 질화물 막을 증착시켜 수행되는 것인 방법.
  15. 제14항에 있어서, 상기 증착은 화학증착에 의해 수행되는 것인 방법.
  16. 제1항에 있어서, 상기 재산화법은 발열성 증기 산화법에 의해 수행되는 것인 방법.
  17. 제1항에 있어서, 상기 산화반응은 무수의 산화반응에 의해 수행되는 것인 방법.
  18. 제1항에 있어서, 상기 재산화법은 무수의 산화법에 의해 수행되는 것인 방법.
  19. 폴리실리콘 기판 하부에 이산화규소의 제1 층을 형성하는 단계,
    이산화규소 위에 질화규소 층을 형성하는 단계,
    질화규소 층을 산화시켜 상기 질화규소 층상에 임시의 이산화규소 층을 형성하는 단계,
    임시의 이산화규소 층을 제거하는 단계,
    상기 질화규소 층을 재산화하여 이산화규소 상부층을 형성하는 단계, 및
    상기 이산화규소 상부층에 폴리실리콘으로 이루어진 제2 층을 증착하는 단계를 포함하는, 높은 캐피시턴스의 인터폴리 유전체 구조물을 제조하는 방법.
  20. 제19항에 있어서, 상기 산화반응은 발열성 증기 산화방법에 의해 수행되는 것인 방법.
  21. 제19항에 있어서, 상기 재산화 반응은 발열성 증기 산화법에 의해 수행되는 것인 방법.
  22. 제19항에 있어서, 상기 인터폴리 유전체층은 증가된 캐퍼시턴스를 지니는 것인 방법.
KR10-2003-7012468A 2001-03-28 2002-01-10 높은 캐퍼시턴스를 지닌 인터폴리 유전체를 제조하는 방법 KR20030088471A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/821,365 US6495475B2 (en) 2001-03-28 2001-03-28 Method for fabrication of a high capacitance interpoly dielectric
US09/821,365 2001-03-28
PCT/US2002/000870 WO2002080235A2 (en) 2001-03-28 2002-01-10 A method for fabrication of a high capacitance interpoly dielectric

Publications (1)

Publication Number Publication Date
KR20030088471A true KR20030088471A (ko) 2003-11-19

Family

ID=25233186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7012468A KR20030088471A (ko) 2001-03-28 2002-01-10 높은 캐퍼시턴스를 지닌 인터폴리 유전체를 제조하는 방법

Country Status (10)

Country Link
US (2) US6495475B2 (ko)
EP (1) EP1374292A2 (ko)
JP (1) JP2004534385A (ko)
KR (1) KR20030088471A (ko)
CN (1) CN1254850C (ko)
AU (1) AU2002243516A1 (ko)
CA (1) CA2435680A1 (ko)
NO (1) NO20034362L (ko)
TW (1) TW521382B (ko)
WO (1) WO2002080235A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115469B1 (en) * 2001-12-17 2006-10-03 Spansion, Llc Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
CN102097312B (zh) * 2010-11-16 2012-08-29 无锡中微晶园电子有限公司 一种ono电容结构的生长工艺
CN103594354B (zh) * 2013-11-08 2016-07-06 溧阳市江大技术转移中心有限公司 一种电介质层的制造方法
CN103606513B (zh) * 2013-11-08 2016-02-17 溧阳市江大技术转移中心有限公司 一种半导体电容器的制造方法
CN110083496B (zh) * 2018-01-26 2020-10-16 华为技术有限公司 非易失存储设备的掉电时间估计方法和装置
CN111312696B (zh) * 2018-12-12 2022-06-17 上海川土微电子有限公司 一种用于提高数字隔离器芯片耐压值的隔离电容

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244825A (en) 1983-02-23 1993-09-14 Texas Instruments Incorporated DRAM process with improved poly-to-poly capacitor
IT1191755B (it) 1986-04-29 1988-03-23 Sgs Microelettronica Spa Processo di fabbricazione per celle eprom con dielettrico ossido-nitruro-ossido
US5013692A (en) * 1988-12-08 1991-05-07 Sharp Kabushiki Kaisha Process for preparing a silicon nitride insulating film for semiconductor memory device
JPH04144278A (ja) 1990-10-05 1992-05-18 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5241198A (en) 1990-11-26 1993-08-31 Matsushita Electronics Corporation Charge-coupled device and solid-state imaging device
US5120670A (en) * 1991-04-18 1992-06-09 National Semiconductor Corporation Thermal process for implementing the planarization inherent to stacked etch in virtual ground EPROM memories
US5324675A (en) 1992-03-31 1994-06-28 Kawasaki Steel Corporation Method of producing semiconductor devices of a MONOS type
TW236710B (ko) 1994-04-08 1994-12-21
US5478765A (en) 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
US5619052A (en) 1994-09-29 1997-04-08 Macronix International Co., Ltd. Interpoly dielectric structure in EEPROM device
EP0751560B1 (en) * 1995-06-30 2002-11-27 STMicroelectronics S.r.l. Process for forming an integrated circuit comprising non-volatile memory cells and side transistors of at least two different types, and corresponding IC
US5731235A (en) 1996-10-30 1998-03-24 Micron Technology, Inc. Methods of forming a silicon nitrite film, a capacitor dielectric layer and a capacitor
US5981404A (en) 1996-11-22 1999-11-09 United Microelectronics Corp. Multilayer ONO structure
US5969381A (en) * 1997-02-26 1999-10-19 Nec Corporation Semiconductor device with unbreakable testing elements for evaluating components and process of fabrication thereof
US5872376A (en) 1997-03-06 1999-02-16 Advanced Micro Devices, Inc. Oxide formation technique using thin film silicon deposition
US6297096B1 (en) * 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US6207587B1 (en) * 1997-06-24 2001-03-27 Micron Technology, Inc. Method for forming a dielectric
US5998253A (en) 1997-09-29 1999-12-07 Siemens Aktiengesellschaft Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell
US6117763A (en) 1997-09-29 2000-09-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with a low permittivity dielectric layer and contamination due to exposure to water
JP3609258B2 (ja) * 1998-05-19 2005-01-12 日本電産株式会社 モータ
US6037235A (en) 1998-09-14 2000-03-14 Applied Materials, Inc. Hydrogen anneal for curing defects of silicon/nitride interfaces of semiconductor devices
US6096604A (en) * 1999-08-04 2000-08-01 Chartered Semiconductor Manufacturing Ltd Production of reversed flash memory device
US6255172B1 (en) * 2000-05-10 2001-07-03 United Microelectronics Corp. Electrically erasable non-volatile memory
US6395654B1 (en) * 2000-08-25 2002-05-28 Advanced Micro Devices, Inc. Method of forming ONO flash memory devices using rapid thermal oxidation
US6271090B1 (en) * 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell

Also Published As

Publication number Publication date
JP2004534385A (ja) 2004-11-11
US20030045123A1 (en) 2003-03-06
NO20034362D0 (no) 2003-09-29
EP1374292A2 (en) 2004-01-02
US6709990B2 (en) 2004-03-23
WO2002080235A3 (en) 2003-03-20
AU2002243516A1 (en) 2002-10-15
TW521382B (en) 2003-02-21
CA2435680A1 (en) 2002-10-10
CN1500289A (zh) 2004-05-26
WO2002080235A2 (en) 2002-10-10
US20020142570A1 (en) 2002-10-03
CN1254850C (zh) 2006-05-03
NO20034362L (no) 2003-11-28
US6495475B2 (en) 2002-12-17

Similar Documents

Publication Publication Date Title
KR100944583B1 (ko) 반도체 기억 장치 및 그 제조 방법
JP2607834B2 (ja) 半導体デバイスの製造方法
US5498577A (en) Method for fabricating thin oxides for a semiconductor technology
US5591681A (en) Method for achieving a highly reliable oxide film
EP0525650B1 (en) Method for fabricating a semiconductor device with capacitor insulating film
KR20010101512A (ko) 반도체 소자 및 그의 제조 방법
US10128258B2 (en) Oxide formation in a plasma process
US20100048015A1 (en) Methods of Forming Void-Free Layers in Openings of Semiconductor Substrates
US7807580B2 (en) Triple poly-si replacement scheme for memory devices
US7364965B2 (en) Semiconductor device and method of fabrication
US6753570B1 (en) Memory device and method of making
JPH0574947B2 (ko)
EP0195902B1 (en) Dual electron injection structure and process with self-limiting oxidation barrier
KR20030088471A (ko) 높은 캐퍼시턴스를 지닌 인터폴리 유전체를 제조하는 방법
KR100541675B1 (ko) 유전막 형성 방법
KR101131968B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US20090053881A1 (en) Method of forming dielectric layer of semiconductor memory device
US20070272966A1 (en) Nonvolatile semiconductor memory device and method of fabricating the same
EP0418468B1 (en) Method for producing an ultra-thin dielectric for microelectronics applications
US7262098B2 (en) Manufacturing process of a semiconductor non-volatile memory cell
KR100363082B1 (ko) 트랜지스터 제조과정에서 이원화된 두께를 갖는 게이트 절연막형성방법
JP3310988B2 (ja) シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法
JPH09205155A (ja) 半導体記憶装置の製造方法
US6822284B2 (en) ONO dielectric for memory cells
US6413787B1 (en) Method for fabricating dielectric film

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid