JPH09148461A - 絶縁膜およびその形成方法 - Google Patents
絶縁膜およびその形成方法Info
- Publication number
- JPH09148461A JPH09148461A JP8061140A JP6114096A JPH09148461A JP H09148461 A JPH09148461 A JP H09148461A JP 8061140 A JP8061140 A JP 8061140A JP 6114096 A JP6114096 A JP 6114096A JP H09148461 A JPH09148461 A JP H09148461A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- peak
- substrate
- oxide film
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 86
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000001301 oxygen Substances 0.000 claims abstract description 38
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 38
- 238000001420 photoelectron spectroscopy Methods 0.000 claims abstract description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 69
- 238000010438 heat treatment Methods 0.000 claims description 32
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000011261 inert gas Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 3
- 229910021489 α-quartz Inorganic materials 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 description 43
- 239000010703 silicon Substances 0.000 description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 42
- 238000007254 oxidation reaction Methods 0.000 description 42
- 230000003647 oxidation Effects 0.000 description 28
- 230000008569 process Effects 0.000 description 28
- 238000001816 cooling Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 239000007789 gas Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 230000015654 memory Effects 0.000 description 7
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000009833 condensation Methods 0.000 description 2
- 230000005494 condensation Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
- H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】絶縁破壊寿命が長く、電荷トラップ量を低減で
き、しかもストレスリーク量を飛躍的に低減できる絶縁
膜およびその形成方法を提供することを目的とする。 【解決手段】基体表面に形成されており、酸素を含む材
料により構成された絶縁膜であって、絶縁膜の基体表面
から厚さ約１ｎｍの部分を光電子分光法により光電子取
り出し角度１５°以下で分析したときに、絶縁膜におけ
る炭素１ｓピーク位置で帯電補正し、同様に帯電補正し
たα−クォーツ結晶から求められた酸素１ｓピーク位置
における第１のピークと、酸素１ｓピーク位置から＋
０．８７ｅＶ、−０．３５ｅＶ、−０．８３ｅＶの位置
における第２〜第４のピークとにより、酸素１ｓピーク
を同じ半値幅１．２０８ｅＶで分離したときに得られる
第１〜第４のピークの相対量が、第２および第４のピー
クよりも第３のピークが大きく、かつ第３のピークより
も第１のピークが大きいことを特徴とする。
き、しかもストレスリーク量を飛躍的に低減できる絶縁
膜およびその形成方法を提供することを目的とする。 【解決手段】基体表面に形成されており、酸素を含む材
料により構成された絶縁膜であって、絶縁膜の基体表面
から厚さ約１ｎｍの部分を光電子分光法により光電子取
り出し角度１５°以下で分析したときに、絶縁膜におけ
る炭素１ｓピーク位置で帯電補正し、同様に帯電補正し
たα−クォーツ結晶から求められた酸素１ｓピーク位置
における第１のピークと、酸素１ｓピーク位置から＋
０．８７ｅＶ、−０．３５ｅＶ、−０．８３ｅＶの位置
における第２〜第４のピークとにより、酸素１ｓピーク
を同じ半値幅１．２０８ｅＶで分離したときに得られる
第１〜第４のピークの相対量が、第２および第４のピー
クよりも第３のピークが大きく、かつ第３のピークより
も第１のピークが大きいことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はフラッシュメモリの
トンネル酸化膜およびトランジスタのゲート酸化膜等に
使用される絶縁膜とその形成方法に関する。
トンネル酸化膜およびトランジスタのゲート酸化膜等に
使用される絶縁膜とその形成方法に関する。
【０００２】
【従来の技術】近年、ＤＲＡＭ、ＳＲＡＭ等の汎用メモ
リとは別に、電源を切っても情報が残り、１０6 回以上
でも情報の書き換えが可能であり、しかも大容量化に適
したメモリであるＥＥＰＲＯＭ（フラッシュメモリ）の
需要が高まっている。このフラッシュメモリの信頼性
は、トンネル酸化膜と呼ばれる厚さ１０ｎｍ以下のシリ
コン酸化膜（絶縁膜）の信頼性と非常に関係が深い。し
たがって、フラッシュメモリの信頼性は、シリコン酸化
膜の信頼性評価項目である（１）絶縁破壊寿命、（２）
電荷トラップ量、（３）ストレスリーク量の三つの異な
る電気的な特性に大きく影響される。これらのうち一つ
の特性が劣るだけでデバイスとして充分な機能を果たす
ことができない。
リとは別に、電源を切っても情報が残り、１０6 回以上
でも情報の書き換えが可能であり、しかも大容量化に適
したメモリであるＥＥＰＲＯＭ（フラッシュメモリ）の
需要が高まっている。このフラッシュメモリの信頼性
は、トンネル酸化膜と呼ばれる厚さ１０ｎｍ以下のシリ
コン酸化膜（絶縁膜）の信頼性と非常に関係が深い。し
たがって、フラッシュメモリの信頼性は、シリコン酸化
膜の信頼性評価項目である（１）絶縁破壊寿命、（２）
電荷トラップ量、（３）ストレスリーク量の三つの異な
る電気的な特性に大きく影響される。これらのうち一つ
の特性が劣るだけでデバイスとして充分な機能を果たす
ことができない。
【０００３】このように、フラッシュメモリには、上記
三つの信頼性を同時に確保する必要があるが、従来のシ
リコン基板の熱酸化膜では、すべての信頼性を満足する
ことはできない。例えば、従来のシリコン基板の熱酸化
膜において、絶縁破壊寿命を長くすること、および電荷
トラップ量を低減することを達成した報告はあるが、ス
トレスリーク量を飛躍的に低減することを達成した報告
はなされていない。
三つの信頼性を同時に確保する必要があるが、従来のシ
リコン基板の熱酸化膜では、すべての信頼性を満足する
ことはできない。例えば、従来のシリコン基板の熱酸化
膜において、絶縁破壊寿命を長くすること、および電荷
トラップ量を低減することを達成した報告はあるが、ス
トレスリーク量を飛躍的に低減することを達成した報告
はなされていない。
【０００４】さらに、トランジスタのゲート酸化膜を例
に挙げれば、ホットキャリア注入による素子特性の変動
が起こる問題がある。ホットキャリア注入とは、トラン
ジスタのチャネル内の電子がチャネルに沿った方向の電
界からエネルギーを得てホットになり、ゲート酸化膜中
に注入される現象であり、酸化膜中に電荷トラップを発
生させたり、酸化膜／基板界面に界面準位を発生させ、
トランジスタの閾値変動やｇｍ劣化を引き起こす問題が
ある。
に挙げれば、ホットキャリア注入による素子特性の変動
が起こる問題がある。ホットキャリア注入とは、トラン
ジスタのチャネル内の電子がチャネルに沿った方向の電
界からエネルギーを得てホットになり、ゲート酸化膜中
に注入される現象であり、酸化膜中に電荷トラップを発
生させたり、酸化膜／基板界面に界面準位を発生させ、
トランジスタの閾値変動やｇｍ劣化を引き起こす問題が
ある。
【０００５】一方、トンネル酸化膜の形成方法について
言えば、例えば、従来の縦型拡散炉で厚さ５〜１０ｎｍ
程度の酸化膜を形成する場合、８５０℃の温度において
酸化された、いわゆる乾燥酸素雰囲気（ドライ酸化雰囲
気）による酸化膜よりも、水蒸気雰囲気で酸化された、
いわゆる水蒸気雰囲気（ウエット酸化雰囲気）工程によ
る酸化膜の方が、長い絶縁破壊寿命を示すことが報告さ
れている。さらに、ストレスリークの発生量について
も、乾燥酸素雰囲気による酸化膜よりも、水蒸気雰囲気
による酸化膜の方が抑えられることが報告されている。
しかしながら、電荷トラップ密度については、水蒸気雰
囲気による酸化膜よりも、乾燥酸素雰囲気による酸化膜
の方が、低減されるという結果が数多く報告されてい
る。このように、上記三つの信頼性を同時に確保できる
シリコン熱酸化膜およびそれを形成する方法は報告され
ていない。
言えば、例えば、従来の縦型拡散炉で厚さ５〜１０ｎｍ
程度の酸化膜を形成する場合、８５０℃の温度において
酸化された、いわゆる乾燥酸素雰囲気（ドライ酸化雰囲
気）による酸化膜よりも、水蒸気雰囲気で酸化された、
いわゆる水蒸気雰囲気（ウエット酸化雰囲気）工程によ
る酸化膜の方が、長い絶縁破壊寿命を示すことが報告さ
れている。さらに、ストレスリークの発生量について
も、乾燥酸素雰囲気による酸化膜よりも、水蒸気雰囲気
による酸化膜の方が抑えられることが報告されている。
しかしながら、電荷トラップ密度については、水蒸気雰
囲気による酸化膜よりも、乾燥酸素雰囲気による酸化膜
の方が、低減されるという結果が数多く報告されてい
る。このように、上記三つの信頼性を同時に確保できる
シリコン熱酸化膜およびそれを形成する方法は報告され
ていない。
【０００６】
【発明が解決しようとする課題】上述のように、シリコ
ン熱酸化膜自体では、三つの信頼性を同時に確保するこ
とができないので、現在、シリコン熱酸化膜に窒素を導
入したシリコンオキシナイトライド膜をトンネル酸化膜
として用いることが行われている。シリコンオキシナイ
トライド膜は、ストレスリーク量を低減することがで
き、しかもシリコン熱酸化膜自体が有する長い絶縁破壊
寿命および電荷トラップ量の低減を満たすので、同時に
上記三つの信頼性を達成することができる膜である。
ン熱酸化膜自体では、三つの信頼性を同時に確保するこ
とができないので、現在、シリコン熱酸化膜に窒素を導
入したシリコンオキシナイトライド膜をトンネル酸化膜
として用いることが行われている。シリコンオキシナイ
トライド膜は、ストレスリーク量を低減することがで
き、しかもシリコン熱酸化膜自体が有する長い絶縁破壊
寿命および電荷トラップ量の低減を満たすので、同時に
上記三つの信頼性を達成することができる膜である。
【０００７】しかしながら、このシリコンオキシナイト
ライド膜は、シリコン熱酸化膜に窒素を導入するため、
窒素を含まないシリコン酸化膜とは電流−電圧（Ｉ−
Ｖ）特性が異なってしまう。また、窒素導入量によりデ
バイス動作特性が変動するので問題が生じる。さらに、
三つの信頼性は、下地となるシリコン熱酸化膜自体の信
頼性によって左右されるため、現実には下地のシリコン
熱酸化膜の膜質を三つの信頼性すべての点で今以上に向
上させる必要がある。
ライド膜は、シリコン熱酸化膜に窒素を導入するため、
窒素を含まないシリコン酸化膜とは電流−電圧（Ｉ−
Ｖ）特性が異なってしまう。また、窒素導入量によりデ
バイス動作特性が変動するので問題が生じる。さらに、
三つの信頼性は、下地となるシリコン熱酸化膜自体の信
頼性によって左右されるため、現実には下地のシリコン
熱酸化膜の膜質を三つの信頼性すべての点で今以上に向
上させる必要がある。
【０００８】本発明はかかる点に鑑みてなされたもので
あり、絶縁破壊寿命が長く、界面準位および電荷トラッ
プ量の発生を低減化でき、しかも高電界ストレス時のス
トレスリーク発生量を飛躍的に低減化できる絶縁膜およ
びその形成方法を提供することを目的とする。
あり、絶縁破壊寿命が長く、界面準位および電荷トラッ
プ量の発生を低減化でき、しかも高電界ストレス時のス
トレスリーク発生量を飛躍的に低減化できる絶縁膜およ
びその形成方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、基体表面に形
成されており、酸素を含む材料により構成された絶縁膜
であって、前記絶縁膜の前記基体表面から厚さ約１ｎｍ
の部分を光電子分光法により光電子取り出し角度１５°
以下で分析したときに、前記絶縁膜における炭素１ｓピ
ーク位置で帯電補正し、同様に帯電補正したα−クォー
ツ結晶から求められた酸素１ｓピーク位置における第１
のピークと、前記酸素１ｓピーク位置から＋０．８７ｅ
Ｖ、−０．３５ｅＶ、−０．８３ｅＶの位置におけるそ
れぞれ第２〜第４のピークとにより、前記酸素１ｓピー
クを同じ半値幅１．２０８ｅＶで分離したときに得られ
る前記第１〜第４のピークの相対量が、前記第２および
第４のピークよりも前記第３のピークが大きく、かつ前
記第３のピークよりも前記第１のピークが大きいことを
特徴とする絶縁膜を提供する。この構造にすることによ
り、厚さ３ｎｍ以上１０ｎｍ以下であっても電気特性が
良好な絶縁膜を形成することができる。
成されており、酸素を含む材料により構成された絶縁膜
であって、前記絶縁膜の前記基体表面から厚さ約１ｎｍ
の部分を光電子分光法により光電子取り出し角度１５°
以下で分析したときに、前記絶縁膜における炭素１ｓピ
ーク位置で帯電補正し、同様に帯電補正したα−クォー
ツ結晶から求められた酸素１ｓピーク位置における第１
のピークと、前記酸素１ｓピーク位置から＋０．８７ｅ
Ｖ、−０．３５ｅＶ、−０．８３ｅＶの位置におけるそ
れぞれ第２〜第４のピークとにより、前記酸素１ｓピー
クを同じ半値幅１．２０８ｅＶで分離したときに得られ
る前記第１〜第４のピークの相対量が、前記第２および
第４のピークよりも前記第３のピークが大きく、かつ前
記第３のピークよりも前記第１のピークが大きいことを
特徴とする絶縁膜を提供する。この構造にすることによ
り、厚さ３ｎｍ以上１０ｎｍ以下であっても電気特性が
良好な絶縁膜を形成することができる。
【００１０】本発明の絶縁膜において、酸素を含む材料
により構成された絶縁膜とは、シリコン酸化膜、シリコ
ンオキシナイトライド膜等を意味する。本発明の絶縁膜
においては、基体表面から厚さ約１ｎｍの部分を光電子
分光法により光電子取り出し角度１５°以下で分析した
情報に基づいている。これは、分析感度の問題から、基
体表面からごく近い領域においてのみ、従来の絶縁膜と
の差異を観察することができるからである。したがっ
て、例えば、基体表面から厚さ１０ｎｍの部分では、装
置分析感度の問題から従来の絶縁膜との構造の微小な差
異を観察することができない。また、光電子分光法にお
いて光電子取り出し角度を１５°以下に設定しているの
は、絶縁膜を主に分析するためである。１５°を超える
場合、例えば９０°の場合は、基体からの光電子量が増
えるため、相対的に絶縁膜の分析感度が低下する。
により構成された絶縁膜とは、シリコン酸化膜、シリコ
ンオキシナイトライド膜等を意味する。本発明の絶縁膜
においては、基体表面から厚さ約１ｎｍの部分を光電子
分光法により光電子取り出し角度１５°以下で分析した
情報に基づいている。これは、分析感度の問題から、基
体表面からごく近い領域においてのみ、従来の絶縁膜と
の差異を観察することができるからである。したがっ
て、例えば、基体表面から厚さ１０ｎｍの部分では、装
置分析感度の問題から従来の絶縁膜との構造の微小な差
異を観察することができない。また、光電子分光法にお
いて光電子取り出し角度を１５°以下に設定しているの
は、絶縁膜を主に分析するためである。１５°を超える
場合、例えば９０°の場合は、基体からの光電子量が増
えるため、相対的に絶縁膜の分析感度が低下する。
【００１１】本発明の絶縁膜において、第１のピークの
相対量が酸素１ｓピーク面積の４０％以上であり、第３
のピークの相対量が酸素１ｓピーク面積の３０％以下で
あり、第２および第４のピークの相対量が酸素１ｓピー
ク面積の２０％以下であることが好ましい。これは、第
１のピークの相対量が酸素１ｓピークの面積の４０％未
満であると絶縁膜の信頼性が低下し、従来の方法により
得られた絶縁膜と同じ特性を有する膜構造となるからで
ある。
相対量が酸素１ｓピーク面積の４０％以上であり、第３
のピークの相対量が酸素１ｓピーク面積の３０％以下で
あり、第２および第４のピークの相対量が酸素１ｓピー
ク面積の２０％以下であることが好ましい。これは、第
１のピークの相対量が酸素１ｓピークの面積の４０％未
満であると絶縁膜の信頼性が低下し、従来の方法により
得られた絶縁膜と同じ特性を有する膜構造となるからで
ある。
【００１２】また、本発明は、内部の雰囲気が９００℃
以上に維持された水蒸気雰囲気である処理容器中で基体
を加熱する工程と、前記基体を前記処理容器から不活性
ガス雰囲気中へ搬出して、前記基体を最高降温速度１５
℃／ｓｅｃ以上で６００℃以下まで冷却する工程とを具
備し、前記基体表面に絶縁膜を形成することを特徴とす
る絶縁膜の形成方法を提供する。
以上に維持された水蒸気雰囲気である処理容器中で基体
を加熱する工程と、前記基体を前記処理容器から不活性
ガス雰囲気中へ搬出して、前記基体を最高降温速度１５
℃／ｓｅｃ以上で６００℃以下まで冷却する工程とを具
備し、前記基体表面に絶縁膜を形成することを特徴とす
る絶縁膜の形成方法を提供する。
【００１３】さらに、本発明は、処理容器内において基
体を約１００℃〜約６００℃の特定の温度に保持する状
態で前記処理容器内に水蒸気を導入する工程と、前記基
体を約９００℃以上の特定温度まで最高昇温速度約２５
℃／ｓｅｃ以上で加熱する工程と、前記基体を最高降温
速度約１５℃／ｓｅｃ以上で約６００℃以下まで冷却す
る工程とを具備し、前記基体表面に絶縁膜を形成するこ
とを特徴とする絶縁膜の形成方法を提供する。
体を約１００℃〜約６００℃の特定の温度に保持する状
態で前記処理容器内に水蒸気を導入する工程と、前記基
体を約９００℃以上の特定温度まで最高昇温速度約２５
℃／ｓｅｃ以上で加熱する工程と、前記基体を最高降温
速度約１５℃／ｓｅｃ以上で約６００℃以下まで冷却す
る工程とを具備し、前記基体表面に絶縁膜を形成するこ
とを特徴とする絶縁膜の形成方法を提供する。
【００１４】本発明の形成方法においては、薄い絶縁膜
を高温反応で形成するために、水蒸気を不活性ガスで希
釈することが好ましい。このようにすることにより、厚
さ１０ｎｍ以下の絶縁膜を１１００℃の高温においても
短時間で形成することができる。また、希釈度として
は、枚葉プロセスの処理時間を考慮すると１〜５０％で
あることが好ましい。
を高温反応で形成するために、水蒸気を不活性ガスで希
釈することが好ましい。このようにすることにより、厚
さ１０ｎｍ以下の絶縁膜を１１００℃の高温においても
短時間で形成することができる。また、希釈度として
は、枚葉プロセスの処理時間を考慮すると１〜５０％で
あることが好ましい。
【００１５】本発明の形成方法において、本発明にかか
る絶縁膜を形成するためには、四つの成膜条件、すなわ
ち酸化ガス雰囲気、基体の酸化温度、昇温速度、降温速
度が重要であることか分かった。
る絶縁膜を形成するためには、四つの成膜条件、すなわ
ち酸化ガス雰囲気、基体の酸化温度、昇温速度、降温速
度が重要であることか分かった。
【００１６】そこで、本発明の形成方法においては、基
体を投入する雰囲気を約９００℃以上に設定している。
これは、温度が約９００℃未満であると、３つの電気特
性のうち、特にストレスリーク量が増大してしまうから
である。また、基体を約６００℃まで冷却する際の最高
降温速度を約１５℃／ｓｅｃ以上に設定している。これ
は、最高降温速度が約１５℃／ｓｅｃ未満であると、３
つの電気特性のうち、特にストレスリーク量と絶縁破壊
寿命が劣化してしまうからである。また、基体を約９０
０℃まで加熱する際の最高昇温速度を約２５℃／ｓｅｃ
以上に設定している。これは、最高昇温速度が約２５℃
／ｓｅｃ未満であると、昇温時に９００℃以下の低温で
形成される酸化膜（低温酸化膜）の膜厚が大きくなり、
実効的に高温で形成される酸化膜（高温酸化膜）の膜厚
が小さくなるからである。
体を投入する雰囲気を約９００℃以上に設定している。
これは、温度が約９００℃未満であると、３つの電気特
性のうち、特にストレスリーク量が増大してしまうから
である。また、基体を約６００℃まで冷却する際の最高
降温速度を約１５℃／ｓｅｃ以上に設定している。これ
は、最高降温速度が約１５℃／ｓｅｃ未満であると、３
つの電気特性のうち、特にストレスリーク量と絶縁破壊
寿命が劣化してしまうからである。また、基体を約９０
０℃まで加熱する際の最高昇温速度を約２５℃／ｓｅｃ
以上に設定している。これは、最高昇温速度が約２５℃
／ｓｅｃ未満であると、昇温時に９００℃以下の低温で
形成される酸化膜（低温酸化膜）の膜厚が大きくなり、
実効的に高温で形成される酸化膜（高温酸化膜）の膜厚
が小さくなるからである。
【００１７】本発明において、基体としては、シリコン
基板（単結晶シリコン基板、ポリシリコン基板、アモル
ファスシリコン基板）またはこれらシリコン材料からな
る膜を表面に有する基板、特にＳＯＩ（Silicon On Ins
ulator）基板、エピタキシャルシリコン基板等を用いる
ことができる。なお、本発明の絶縁膜は、伝導帯の電子
伝導用絶縁膜および価電子帯のホール伝導用絶縁膜を含
む。
基板（単結晶シリコン基板、ポリシリコン基板、アモル
ファスシリコン基板）またはこれらシリコン材料からな
る膜を表面に有する基板、特にＳＯＩ（Silicon On Ins
ulator）基板、エピタキシャルシリコン基板等を用いる
ことができる。なお、本発明の絶縁膜は、伝導帯の電子
伝導用絶縁膜および価電子帯のホール伝導用絶縁膜を含
む。
【００１８】
【発明の実施の形態】本発明者らは、絶縁膜の三つの電
気的特性、すなわち長い絶縁破壊寿命、少ない電荷トラ
ップ量、少ないストレスリーク量を同時に満足するため
に必要な成膜条件を詳細に検討し、形成された絶縁膜の
膜厚方向の構造変化を光電子分光法（ＸＰＳ）で解析し
た。
気的特性、すなわち長い絶縁破壊寿命、少ない電荷トラ
ップ量、少ないストレスリーク量を同時に満足するため
に必要な成膜条件を詳細に検討し、形成された絶縁膜の
膜厚方向の構造変化を光電子分光法（ＸＰＳ）で解析し
た。
【００１９】例えば、絶縁膜としてシリコン熱酸化膜を
用い、その酸素１ｓピーク（Ｏ１ｓ）の状態を分析した
結果、基体と絶縁膜との界面（基体表面）から膜厚方向
に酸素の結合状態が変化していることが分かった。特
に、界面から厚さ１ｎｍ以内の絶縁膜中の領域において
は、従来の絶縁膜の構造と大きく異なっており、この領
域における膜構造の違いが上記三つの電気特性に強く依
存することが分かった。
用い、その酸素１ｓピーク（Ｏ１ｓ）の状態を分析した
結果、基体と絶縁膜との界面（基体表面）から膜厚方向
に酸素の結合状態が変化していることが分かった。特
に、界面から厚さ１ｎｍ以内の絶縁膜中の領域において
は、従来の絶縁膜の構造と大きく異なっており、この領
域における膜構造の違いが上記三つの電気特性に強く依
存することが分かった。
【００２０】特に、基体界面から厚さ１ｎｍ程度以内の
絶縁膜中の領域が従来の絶縁膜の構造と大きく異なり、
この膜構造の違いが上記３つの電気特性に強く依存する
ことが分かった。図１（Ａ）に本発明にかかる高温ウエ
ット工程により形成された酸化膜（高温ウエット酸化
膜）の基体表面から厚さ１ｎｍの部分についてのＸＰＳ
測定におけるＯ１ｓスペクトルを示す。また、図１
（Ｂ）に従来のドライ工程により形成された酸化膜（ド
ライ酸化膜）の基体表面から厚さ１ｎｍの部分について
のＸＰＳ測定におけるＯ１ｓスペクトルを示す。なお、
この場合の結合エネルギーは、炭素１ｓピークを２８５
ｅＶとして補正したエネルギーである。
絶縁膜中の領域が従来の絶縁膜の構造と大きく異なり、
この膜構造の違いが上記３つの電気特性に強く依存する
ことが分かった。図１（Ａ）に本発明にかかる高温ウエ
ット工程により形成された酸化膜（高温ウエット酸化
膜）の基体表面から厚さ１ｎｍの部分についてのＸＰＳ
測定におけるＯ１ｓスペクトルを示す。また、図１
（Ｂ）に従来のドライ工程により形成された酸化膜（ド
ライ酸化膜）の基体表面から厚さ１ｎｍの部分について
のＸＰＳ測定におけるＯ１ｓスペクトルを示す。なお、
この場合の結合エネルギーは、炭素１ｓピークを２８５
ｅＶとして補正したエネルギーである。
【００２１】図１（Ａ）および（Ｂ）から明らかなよう
に、本発明の高温ウエット酸化膜および従来のドライ酸
化膜共に、第２のピークである５３３．８ｅＶにおける
ピーク（ピーク２）、第１のピークである５３２．９ｅ
Ｖにおけるピーク（ピーク１）、第３のピークである５
３２．６ｅＶにおけるピーク（ピーク３）、第４のピー
クである５３１．１におけるピーク（ピーク４）の半値
幅１．２０８ｅＶの４つのピークに酸素１ｓピークを分
離すると、その酸素の構造が異なっている。
に、本発明の高温ウエット酸化膜および従来のドライ酸
化膜共に、第２のピークである５３３．８ｅＶにおける
ピーク（ピーク２）、第１のピークである５３２．９ｅ
Ｖにおけるピーク（ピーク１）、第３のピークである５
３２．６ｅＶにおけるピーク（ピーク３）、第４のピー
クである５３１．１におけるピーク（ピーク４）の半値
幅１．２０８ｅＶの４つのピークに酸素１ｓピークを分
離すると、その酸素の構造が異なっている。
【００２２】本発明者らの検討結果から、それぞれのピ
ーク成分の相対量がピーク１＞ピーク３＞ピーク２およ
び４の関係にあることにより、従来の絶縁膜よりも高い
信頼性を有する絶縁膜となることが分かった。特に、第
１のピークの相対量が酸素１ｓピーク面積の４０％以上
であり、第３のピークの相対量が酸素１ｓピーク面積の
３０％以下であり、第２および第４のピークの相対量が
酸素１ｓピーク面積の２０％以下であることが好ましい
ことが分かった。
ーク成分の相対量がピーク１＞ピーク３＞ピーク２およ
び４の関係にあることにより、従来の絶縁膜よりも高い
信頼性を有する絶縁膜となることが分かった。特に、第
１のピークの相対量が酸素１ｓピーク面積の４０％以上
であり、第３のピークの相対量が酸素１ｓピーク面積の
３０％以下であり、第２および第４のピークの相対量が
酸素１ｓピーク面積の２０％以下であることが好ましい
ことが分かった。
【００２３】例えば、本発明の高温ウエット酸化膜の一
つの構造は、上記ピーク１が酸素１ｓピーク面積の４７
％であり、上記ピーク３が酸素１ｓピーク面積の２４％
であり、上記ピーク２が酸素１ｓピーク面積の１３％で
あり、上記ピーク４が酸素１ｓピーク面積の１６％であ
る。一方、従来のドライ酸化膜の一つの構造は、上記ピ
ーク１が酸素１ｓピーク面積の４１％であり、上記ピー
ク３が酸素１ｓピーク面積の３２％であり、上記ピーク
２が酸素１ｓピーク面積の１３％であり、上記ピーク４
が酸素１ｓピーク面積の１４％である。なお、特に基体
界面からの厚さ１ｎｍ以内の領域を考慮した理由は、上
記膜厚以上、例えば基体界面からの厚さ４ｎｍの領域で
は、本発明の絶縁膜と従来の絶縁膜とでＸＰＳにおける
構造上の有意差が見られないためである。
つの構造は、上記ピーク１が酸素１ｓピーク面積の４７
％であり、上記ピーク３が酸素１ｓピーク面積の２４％
であり、上記ピーク２が酸素１ｓピーク面積の１３％で
あり、上記ピーク４が酸素１ｓピーク面積の１６％であ
る。一方、従来のドライ酸化膜の一つの構造は、上記ピ
ーク１が酸素１ｓピーク面積の４１％であり、上記ピー
ク３が酸素１ｓピーク面積の３２％であり、上記ピーク
２が酸素１ｓピーク面積の１３％であり、上記ピーク４
が酸素１ｓピーク面積の１４％である。なお、特に基体
界面からの厚さ１ｎｍ以内の領域を考慮した理由は、上
記膜厚以上、例えば基体界面からの厚さ４ｎｍの領域で
は、本発明の絶縁膜と従来の絶縁膜とでＸＰＳにおける
構造上の有意差が見られないためである。
【００２４】なお、ピーク１成分は、α−クォーツと同
じＳｉ−Ｏ−Ｓｉの結合角度が１４４°のアモルファス
構造であると考えられる。また、ピーク３成分は、クリ
ストバライトの結合角度（１６５°）と同じアモルファ
ス構造であると考えられる。これらのピークは、クォー
ツ結晶およびクリストバライト結晶を分析した際に得ら
れるピークと重なるため、図中の絶縁膜のピークにおい
ても同じような結合角度の成分が存在すると考えられ
る。したがって、高温ウエット酸化膜は、歪の少ない膜
構造になっているが、高温ドライ酸化膜ではクリストバ
ライト成分が多い歪んだ膜構造になる。このことから
も、高温ウエット酸化膜の方がドライ酸化膜よりも安定
であり、膜質が良好であることが分かる。さらに、図示
していないが、７５０℃の低温ドライ酸化膜は、膜構成
比がピーク１で５２％、ピーク２で１３％、ピーク３で
１５％、ピーク４で２０％であり、上記１４４°および
１６５°以外の別の結合角度を有する構造をより多く含
むより歪んだ構造となっている。
じＳｉ−Ｏ−Ｓｉの結合角度が１４４°のアモルファス
構造であると考えられる。また、ピーク３成分は、クリ
ストバライトの結合角度（１６５°）と同じアモルファ
ス構造であると考えられる。これらのピークは、クォー
ツ結晶およびクリストバライト結晶を分析した際に得ら
れるピークと重なるため、図中の絶縁膜のピークにおい
ても同じような結合角度の成分が存在すると考えられ
る。したがって、高温ウエット酸化膜は、歪の少ない膜
構造になっているが、高温ドライ酸化膜ではクリストバ
ライト成分が多い歪んだ膜構造になる。このことから
も、高温ウエット酸化膜の方がドライ酸化膜よりも安定
であり、膜質が良好であることが分かる。さらに、図示
していないが、７５０℃の低温ドライ酸化膜は、膜構成
比がピーク１で５２％、ピーク２で１３％、ピーク３で
１５％、ピーク４で２０％であり、上記１４４°および
１６５°以外の別の結合角度を有する構造をより多く含
むより歪んだ構造となっている。
【００２５】本発明の形成方法においては、最高降温速
度１５℃／ｓｅｃ以上で６００℃まで冷却することを主
な特徴としている。これは、降温速度が形成される絶縁
膜の膜質に大きく影響を与えるからである。ここで、基
体を熱酸化する酸化温度を９００℃に設定し、種々の最
高降温速度で冷却して膜厚７．５ｎｍのキャパシタを作
製し、そのストレスリーク量（△Ｅ）を求めた。ここ
で、ストレスリーク量とは、酸化膜に高電界の定電流ス
トレス（−１００ｍＡ／ｃｍ2 の電流密度で２０秒、２
Ｃ／ｃｍ2 の電荷量を注入）を印加する前後で、Ｊ−Ｅ
（ＩＶ）特性を測定した際の低電界リーク電流量を電流
密度１×１０-7Ａ／cm2 を発生させる電界（Ｅ）のシフ
ト量（ｄＥ：Ｖ／ｃｍ）で示したものである。これによ
り、最高降温速度が酸化膜の信頼性に与える影響を調べ
た。その結果を図２に示す。図２から分かるように、最
高降温速度が１５℃／ｓｅｃよりも遅いと急激にストレ
スリーク量が多くなる。これは、低降温速度で冷却中に
形成される基体／酸化膜界面近傍の酸化膜（低温酸化
膜）によって膜質が劣化するからであると考えられる。
度１５℃／ｓｅｃ以上で６００℃まで冷却することを主
な特徴としている。これは、降温速度が形成される絶縁
膜の膜質に大きく影響を与えるからである。ここで、基
体を熱酸化する酸化温度を９００℃に設定し、種々の最
高降温速度で冷却して膜厚７．５ｎｍのキャパシタを作
製し、そのストレスリーク量（△Ｅ）を求めた。ここ
で、ストレスリーク量とは、酸化膜に高電界の定電流ス
トレス（−１００ｍＡ／ｃｍ2 の電流密度で２０秒、２
Ｃ／ｃｍ2 の電荷量を注入）を印加する前後で、Ｊ−Ｅ
（ＩＶ）特性を測定した際の低電界リーク電流量を電流
密度１×１０-7Ａ／cm2 を発生させる電界（Ｅ）のシフ
ト量（ｄＥ：Ｖ／ｃｍ）で示したものである。これによ
り、最高降温速度が酸化膜の信頼性に与える影響を調べ
た。その結果を図２に示す。図２から分かるように、最
高降温速度が１５℃／ｓｅｃよりも遅いと急激にストレ
スリーク量が多くなる。これは、低降温速度で冷却中に
形成される基体／酸化膜界面近傍の酸化膜（低温酸化
膜）によって膜質が劣化するからであると考えられる。
【００２６】以下、本発明をシリコン基板の熱酸化膜形
成プロセスに適用した場合について説明する。本実施形
態においては、酸化ガス種として水蒸気を用い、１００
０℃以上の酸化温度で基体面内の酸化膜厚の均一性を高
めるために、基体温度を超高速で昇降温させる機能を有
したホットウォール型の熱処理装置を用いた。図３は本
実施形態において使用する熱処理装置の一例を示す概略
図である。この図３に示す熱処理装置は、基体、例えば
シリコン基板１の熱処理部２への出し入れを高速に行う
枚葉式熱処理装置である。
成プロセスに適用した場合について説明する。本実施形
態においては、酸化ガス種として水蒸気を用い、１００
０℃以上の酸化温度で基体面内の酸化膜厚の均一性を高
めるために、基体温度を超高速で昇降温させる機能を有
したホットウォール型の熱処理装置を用いた。図３は本
実施形態において使用する熱処理装置の一例を示す概略
図である。この図３に示す熱処理装置は、基体、例えば
シリコン基板１の熱処理部２への出し入れを高速に行う
枚葉式熱処理装置である。
【００２７】この熱処理装置において、熱処理部２は上
面および側面がその外側に配置された熱源によって加熱
されるようになっており、その中は酸素と水素の燃焼に
より得られる水蒸気、あるいは水を蒸発させた水蒸気の
雰囲気になっている。また、熱処理部２と待機部３はゲ
ートバルブ４によって仕切られている。
面および側面がその外側に配置された熱源によって加熱
されるようになっており、その中は酸素と水素の燃焼に
より得られる水蒸気、あるいは水を蒸発させた水蒸気の
雰囲気になっている。また、熱処理部２と待機部３はゲ
ートバルブ４によって仕切られている。
【００２８】この熱処理装置においては、熱酸化処理を
開始する際は、ゲートバルブ４が開くと同時にシリコン
基板１が熱処理部２に挿入され、熱酸化処理が終了する
と、シリコン基板１が熱処理部２から待機部３にまで取
り出されて冷却される。待機部３は、不活性ガス、例え
ばＮ2 ガスやＡｒ、Ｈｅ、Ｎｅ等の希ガスの雰囲気とな
っている。
開始する際は、ゲートバルブ４が開くと同時にシリコン
基板１が熱処理部２に挿入され、熱酸化処理が終了する
と、シリコン基板１が熱処理部２から待機部３にまで取
り出されて冷却される。待機部３は、不活性ガス、例え
ばＮ2 ガスやＡｒ、Ｈｅ、Ｎｅ等の希ガスの雰囲気とな
っている。
【００２９】図４は本発明の形成方法におけるシリコン
基板温度の経時変化を示す図であり、図５は従来の形成
方法におけるシリコン基板温度の経時変化を示す図であ
る。図４および図５において、（ａ）領域は６００℃近
傍以上から設定温度近傍までの昇温に要したサーマルバ
ジェットである。ここで、９００℃以上に維持した水蒸
気雰囲気中に基体を投入して、最高昇温速度２５℃／ｓ
ｅｃ以上で加熱すると良い。かかる加熱方法により、シ
リコン基板６の面内において均一に酸化処理を行うこと
ができる。同図において（ｂ）領域は設定温度近傍に保
持している間のサーマルバジェットであり、（ｃ）は設
定温度から６００℃近傍までの降温に要したサーマルバ
ジェットである。ここでは、９００℃以上に維持した水
蒸気雰囲気中から不活性ガス雰囲気中へシリコン基板を
搬出して、最高降温速度１５℃／ｓｅｃ以上で６００℃
まで冷却している。この場合、６００℃を基準にしてい
る理由は、実行的なプロセス時間中にシリコン基板がほ
とんど熱酸化されない低温温度限界が６００℃であるか
らである。したがって、実際には６００℃以下の温度か
らシリコン基板を昇温している。
基板温度の経時変化を示す図であり、図５は従来の形成
方法におけるシリコン基板温度の経時変化を示す図であ
る。図４および図５において、（ａ）領域は６００℃近
傍以上から設定温度近傍までの昇温に要したサーマルバ
ジェットである。ここで、９００℃以上に維持した水蒸
気雰囲気中に基体を投入して、最高昇温速度２５℃／ｓ
ｅｃ以上で加熱すると良い。かかる加熱方法により、シ
リコン基板６の面内において均一に酸化処理を行うこと
ができる。同図において（ｂ）領域は設定温度近傍に保
持している間のサーマルバジェットであり、（ｃ）は設
定温度から６００℃近傍までの降温に要したサーマルバ
ジェットである。ここでは、９００℃以上に維持した水
蒸気雰囲気中から不活性ガス雰囲気中へシリコン基板を
搬出して、最高降温速度１５℃／ｓｅｃ以上で６００℃
まで冷却している。この場合、６００℃を基準にしてい
る理由は、実行的なプロセス時間中にシリコン基板がほ
とんど熱酸化されない低温温度限界が６００℃であるか
らである。したがって、実際には６００℃以下の温度か
らシリコン基板を昇温している。
【００３０】本発明者らの実験により、高温領域（図４
のｂ領域）で形成される熱酸化膜の膜質および降温過程
（図４のｃ領域）で形成される熱酸化膜の膜質がトンネ
ル酸化膜の電気的な特性と大きく係わりあっていること
が分かった。すなわち、高温領域で形成される熱酸化膜
が多く、降温過程で形成される熱酸化膜が少ないことに
より、トンネル酸化膜として好適であることが分かっ
た。
のｂ領域）で形成される熱酸化膜の膜質および降温過程
（図４のｃ領域）で形成される熱酸化膜の膜質がトンネ
ル酸化膜の電気的な特性と大きく係わりあっていること
が分かった。すなわち、高温領域で形成される熱酸化膜
が多く、降温過程で形成される熱酸化膜が少ないことに
より、トンネル酸化膜として好適であることが分かっ
た。
【００３１】したがって、昇温・温度保持・降温のプロ
ファイルとしては、図５に示すものよりも図４に示すも
のが好ましい。この温度プロファイルを実現するために
は、シリコン基板を最高降温速度１５℃／ｓｅｃ以上で
処理設定温度から６００℃まで冷却する工程が必要とな
る。このときの雰囲気は、上記した不活性ガスの雰囲気
であることが好ましい。以上により、シリコン基板界面
側に形成される低温酸化膜の量を低減することができ
る。また、シリコン基板を処理設定温度まで最高昇温速
度２５℃／ｓｅｃ以上で加熱する工程が必要となる。こ
れにより、昇温時に形成される低温酸化膜の量を低減す
ることができる。その結果として、膜質が優れた高温水
蒸気酸化膜を効率良く形成することができる。
ファイルとしては、図５に示すものよりも図４に示すも
のが好ましい。この温度プロファイルを実現するために
は、シリコン基板を最高降温速度１５℃／ｓｅｃ以上で
処理設定温度から６００℃まで冷却する工程が必要とな
る。このときの雰囲気は、上記した不活性ガスの雰囲気
であることが好ましい。以上により、シリコン基板界面
側に形成される低温酸化膜の量を低減することができ
る。また、シリコン基板を処理設定温度まで最高昇温速
度２５℃／ｓｅｃ以上で加熱する工程が必要となる。こ
れにより、昇温時に形成される低温酸化膜の量を低減す
ることができる。その結果として、膜質が優れた高温水
蒸気酸化膜を効率良く形成することができる。
【００３２】次に、図６〜図９を用いて、本発明にかか
る絶縁膜と従来の絶縁膜の信頼性の比較結果について説
明する。なお、各サンプルは、リン添加ポリシリコン電
極の平面型キャパシタであり、チョクラルスキー法によ
り成長させたシリコン基板上に異なる酸化条件で絶縁膜
を形成したものである。
る絶縁膜と従来の絶縁膜の信頼性の比較結果について説
明する。なお、各サンプルは、リン添加ポリシリコン電
極の平面型キャパシタであり、チョクラルスキー法によ
り成長させたシリコン基板上に異なる酸化条件で絶縁膜
を形成したものである。
【００３３】図６はストレスリーク電流の膜厚依存性を
示す特性図である。ストレスリーク電流とは、酸化膜に
高電界の電流ストレスを印加した後に生じる低電界のリ
ーク電流のことを意味する。ストレスリーク電流は、サ
ンプルのキャパシタに定電流ストレスを印加した前後の
電流密度−電界特性（Ｊ−Ｅ特性）の電流密度（１×１
０-7Ａ／ｃｍ2 ）における電界のシフト量（ΔＥ）で評
価した。
示す特性図である。ストレスリーク電流とは、酸化膜に
高電界の電流ストレスを印加した後に生じる低電界のリ
ーク電流のことを意味する。ストレスリーク電流は、サ
ンプルのキャパシタに定電流ストレスを印加した前後の
電流密度−電界特性（Ｊ−Ｅ特性）の電流密度（１×１
０-7Ａ／ｃｍ2 ）における電界のシフト量（ΔＥ）で評
価した。
【００３４】図６から分かるように、従来例（Ａ）は、
それぞれ１０００℃、１１００℃の二種類の温度で酸化
して形成されたドライ酸化膜であり、ΔＥに差がなかっ
た。さらに、従来例（Ｂ）は従来の形成方法により８０
０℃で形成したウエット酸化膜であり、ドライ酸化膜の
９０％程度にΔＥを小さくすることができ、ストレスリ
ークが抑制されている。本発明（Ａ）は本発明の形成方
法により希釈率５％の水蒸気雰囲気中、１０００℃で形
成した高温ウエット酸化膜であり、ドライ酸化膜の７０
％程度にΔＥを小さくすることができた。
それぞれ１０００℃、１１００℃の二種類の温度で酸化
して形成されたドライ酸化膜であり、ΔＥに差がなかっ
た。さらに、従来例（Ｂ）は従来の形成方法により８０
０℃で形成したウエット酸化膜であり、ドライ酸化膜の
９０％程度にΔＥを小さくすることができ、ストレスリ
ークが抑制されている。本発明（Ａ）は本発明の形成方
法により希釈率５％の水蒸気雰囲気中、１０００℃で形
成した高温ウエット酸化膜であり、ドライ酸化膜の７０
％程度にΔＥを小さくすることができた。
【００３５】このことから、ドライ酸化膜ではストレス
リーク電流の温度依存性はほとんど見られないが、ウエ
ット酸化膜ではストレスリーク電流の温度依存性が見ら
れることが分かった。
リーク電流の温度依存性はほとんど見られないが、ウエ
ット酸化膜ではストレスリーク電流の温度依存性が見ら
れることが分かった。
【００３６】図７は摩耗破壊寿命（Ｑｂｄ）を定電流Ｔ
ＤＤＢ測定によって評価した結果を示す特性図である。
図７においては、Ｑｂｄと累積不良率との関係をワイブ
ルプロットで示した。図中、従来例（Ｃ）は１０００℃
で形成したドライ酸化膜であり、本発明（Ｂ）は９００
℃で形成した高温ウエット酸化膜であり、本発明（Ａ）
は水蒸気を不活性ガス（例えばアルゴンガス）を用いて
希釈した約１％水蒸気雰囲気中で９００℃で形成した高
温ウエット酸化膜である。
ＤＤＢ測定によって評価した結果を示す特性図である。
図７においては、Ｑｂｄと累積不良率との関係をワイブ
ルプロットで示した。図中、従来例（Ｃ）は１０００℃
で形成したドライ酸化膜であり、本発明（Ｂ）は９００
℃で形成した高温ウエット酸化膜であり、本発明（Ａ）
は水蒸気を不活性ガス（例えばアルゴンガス）を用いて
希釈した約１％水蒸気雰囲気中で９００℃で形成した高
温ウエット酸化膜である。
【００３７】図７から明らかなように、従来例（Ｃ）の
ドライ酸化膜よりも本発明（Ｂ）の高温ウエット酸化膜
の方がＱｂｄが増加する。さらに、９００℃の高温ウエ
ット酸化膜においても不活性ガス希釈雰囲気で形成した
もの（Ａ）の方がＱｂｄのさらなる増加が達成できる。
ドライ酸化膜よりも本発明（Ｂ）の高温ウエット酸化膜
の方がＱｂｄが増加する。さらに、９００℃の高温ウエ
ット酸化膜においても不活性ガス希釈雰囲気で形成した
もの（Ａ）の方がＱｂｄのさらなる増加が達成できる。
【００３８】図８および図９は電荷トラップ量の膜厚依
存性を示す特性図である。なお、ここでは、キャパシタ
に定電流ストレスを印加した時のゲート電圧の変化（Δ
Ｖｇ）を電荷トラップ量と称した。なお、ストレス電流
密度は−１００ｍＡ／ｃｍ2とし、ΔＶｇ＋は印加初期
値からＶｇ最小値を差し引いた値、ΔＶｇ−は２０秒ス
トレス印加後のＶｇ値からＶｇ最小値を差し引いた値と
した。図８中、従来例（Ｄ）は１１００℃で形成したド
ライ酸化膜であり、従来例（Ｅ）は１０００℃で形成し
たドライ酸化膜であり、従来例（Ｆ）は８００℃で形成
したウエット酸化膜であり、本発明（Ｃ）は９００℃以
上で形成したウエット酸化膜である。
存性を示す特性図である。なお、ここでは、キャパシタ
に定電流ストレスを印加した時のゲート電圧の変化（Δ
Ｖｇ）を電荷トラップ量と称した。なお、ストレス電流
密度は−１００ｍＡ／ｃｍ2とし、ΔＶｇ＋は印加初期
値からＶｇ最小値を差し引いた値、ΔＶｇ−は２０秒ス
トレス印加後のＶｇ値からＶｇ最小値を差し引いた値と
した。図８中、従来例（Ｄ）は１１００℃で形成したド
ライ酸化膜であり、従来例（Ｅ）は１０００℃で形成し
たドライ酸化膜であり、従来例（Ｆ）は８００℃で形成
したウエット酸化膜であり、本発明（Ｃ）は９００℃以
上で形成したウエット酸化膜である。
【００３９】図８のΔＶｇ＋の結果から、ウエット酸化
膜であっても、酸化温度によって電荷トラップ発生挙動
が異なり、８００℃以下（従来例（Ｆ））と９００℃以
上（本発明（Ｃ））ではΔＶｇ＋値が大きく異なる。す
なわち、本発明（Ｃ）の高温ウエット酸化膜では、ΔＶ
ｇ＋値を従来のドライ酸化膜（従来例（Ｄ），（Ｅ））
や従来のウエット酸化膜（従来例（Ｆ））の７０〜８０
％程度に低減できた。
膜であっても、酸化温度によって電荷トラップ発生挙動
が異なり、８００℃以下（従来例（Ｆ））と９００℃以
上（本発明（Ｃ））ではΔＶｇ＋値が大きく異なる。す
なわち、本発明（Ｃ）の高温ウエット酸化膜では、ΔＶ
ｇ＋値を従来のドライ酸化膜（従来例（Ｄ），（Ｅ））
や従来のウエット酸化膜（従来例（Ｆ））の７０〜８０
％程度に低減できた。
【００４０】一方、図９中、従来例（Ｇ）は１０００℃
で形成したドライ酸化膜であり、本発明（Ｄ）は１００
０℃で形成した高温ウエット酸化膜である。図９から分
かるように、本発明の高温ウエット酸化膜は従来のドラ
イ酸化膜よりもΔＶｇ−値が低くなった。
で形成したドライ酸化膜であり、本発明（Ｄ）は１００
０℃で形成した高温ウエット酸化膜である。図９から分
かるように、本発明の高温ウエット酸化膜は従来のドラ
イ酸化膜よりもΔＶｇ−値が低くなった。
【００４１】図８および図９から、本発明の高温ウエッ
ト酸化膜により電荷トラップ量の低減を実現されている
ことが分かった。上述した本発明者らの検討から、９０
０℃以上の高温においてウエット酸化を行う場合に、熱
酸化処理の設定温度から６００℃近傍までを最高降温速
度１５℃／ｓｅｃ以上、好ましくは２０℃／ｓｅｃ以上
の速度で冷却することが好ましいことが分かった。さら
に、９００℃以上の高温領域で形成する酸化膜の量を増
やすため、最高昇温速度を２５℃／ｓｅｃ以上にするこ
とが望ましい。
ト酸化膜により電荷トラップ量の低減を実現されている
ことが分かった。上述した本発明者らの検討から、９０
０℃以上の高温においてウエット酸化を行う場合に、熱
酸化処理の設定温度から６００℃近傍までを最高降温速
度１５℃／ｓｅｃ以上、好ましくは２０℃／ｓｅｃ以上
の速度で冷却することが好ましいことが分かった。さら
に、９００℃以上の高温領域で形成する酸化膜の量を増
やすため、最高昇温速度を２５℃／ｓｅｃ以上にするこ
とが望ましい。
【００４２】次に、本発明の形成方法の他の例について
説明する。図１０は本発明の形成方法の他の例に使用す
る熱処理装置の一例を示す概略図である。図中５は石英
製のチャンバを示す。チャンバ５内には、シリコン基板
６が設置されている。また、チャンバ５の外側、すなわ
ち上下側には、ランプヒータ７が配置されている。ま
た、チャンバ５には、熱処理の際の水蒸気分圧を制御す
る水蒸気発生装置８が配管を介して連結されている。
説明する。図１０は本発明の形成方法の他の例に使用す
る熱処理装置の一例を示す概略図である。図中５は石英
製のチャンバを示す。チャンバ５内には、シリコン基板
６が設置されている。また、チャンバ５の外側、すなわ
ち上下側には、ランプヒータ７が配置されている。ま
た、チャンバ５には、熱処理の際の水蒸気分圧を制御す
る水蒸気発生装置８が配管を介して連結されている。
【００４３】このような構成を有する熱処理装置におい
て、ランプヒータ７により、あらかじめチャンバ５を１
００〜６００℃の温度に予備加熱し、チャンバ５内の雰
囲気を不活性ガスをキャリヤガスとして希釈した水蒸気
雰囲気とする。かかる加熱方法により、シリコン基板６
の面内において均一に酸化処理を行うことができる。
て、ランプヒータ７により、あらかじめチャンバ５を１
００〜６００℃の温度に予備加熱し、チャンバ５内の雰
囲気を不活性ガスをキャリヤガスとして希釈した水蒸気
雰囲気とする。かかる加熱方法により、シリコン基板６
の面内において均一に酸化処理を行うことができる。
【００４４】実際のガス導入手順は、チャンバ５および
シリコン基板６が熱処理温度の設定温度範囲に到達する
前に、キャリヤガスのみの雰囲気とし、温度が到達した
後に、外部の水蒸気発生装置８にキャリヤガスを通して
キャリアガスと共に水蒸気をチャンバ５内に導入して希
釈水蒸気雰囲気を達成する。なお、水蒸気分圧は水蒸気
発生装置８で制御し、水蒸気発生装置８からチャンバ５
までの間は結露が起こらないように温度制御する。
シリコン基板６が熱処理温度の設定温度範囲に到達する
前に、キャリヤガスのみの雰囲気とし、温度が到達した
後に、外部の水蒸気発生装置８にキャリヤガスを通して
キャリアガスと共に水蒸気をチャンバ５内に導入して希
釈水蒸気雰囲気を達成する。なお、水蒸気分圧は水蒸気
発生装置８で制御し、水蒸気発生装置８からチャンバ５
までの間は結露が起こらないように温度制御する。
【００４５】次いで、希釈水蒸気雰囲気が達成できた
後、シリコン基板６を最高昇温速度が２５℃／ｓｅｃ以
上で９００℃以上の熱酸化処理温度まで昇温し、その温
度で保持して熱酸化処理を行う。熱酸化処理が終了した
時は、ランプヒータ７による加熱を停止し、シリコン基
板６の温度を６００℃以下まで最高降温速度１５℃／ｓ
ｅｃ以上で冷却する。その後、水蒸気の導入を停止して
希釈水蒸気雰囲気を不活性ガスのみに変え、１００℃以
下まで冷却してチャンバ５からシリコン基板６を搬出す
る。
後、シリコン基板６を最高昇温速度が２５℃／ｓｅｃ以
上で９００℃以上の熱酸化処理温度まで昇温し、その温
度で保持して熱酸化処理を行う。熱酸化処理が終了した
時は、ランプヒータ７による加熱を停止し、シリコン基
板６の温度を６００℃以下まで最高降温速度１５℃／ｓ
ｅｃ以上で冷却する。その後、水蒸気の導入を停止して
希釈水蒸気雰囲気を不活性ガスのみに変え、１００℃以
下まで冷却してチャンバ５からシリコン基板６を搬出す
る。
【００４６】このようにして得られた高温ウエット酸化
膜についても、絶縁破壊寿命が長く、電荷トラップ量を
低減でき、しかもストレスリーク量を飛躍的に低減でき
るものであったことが確認された。
膜についても、絶縁破壊寿命が長く、電荷トラップ量を
低減でき、しかもストレスリーク量を飛躍的に低減でき
るものであったことが確認された。
【００４７】また、本発明者らの検討結果から、本発明
の絶縁膜は上記製造プロセス条件、すなわち前述した昇
温速度や降温速度の他に、特に水蒸気分圧（水蒸気濃
度）とも強い相関があることが分った。図１１に示すよ
うに、水蒸気分圧が斜線で示される領域、すなわち９０
０℃で約９０ｐｐｂ〜約１％であり、１０００℃で約１
ｐｐｍ〜約５％であり、１１００℃で約２０ｐｐｍ〜約
１０％の条件を満たす領域内の９００℃以上の高温水蒸
気雰囲気において、絶縁膜（トンネル酸化膜）の三つの
信頼性（絶縁破壊寿命、電荷トラップ量、ストレスリー
ク量）を飛躍的に向上できることが分かった。したがっ
て、本発明は、この水蒸気分圧領域（斜線領域）におけ
る条件で絶縁膜（トンネル酸化膜）を形成することを特
徴とする。なお、高温下の酸化プロセスに用いる水蒸気
雰囲気を希釈するガスとしては、アルゴンガス、ヘリウ
ムガス等の不活性ガスを用いることが好ましい。窒素を
含まない理由は、１０００℃の高温下で基体の窒化が起
こるためである。さらに、上記斜線領域中でも、高温か
つ高希釈の水蒸気雰囲気条件に設定することにより、絶
縁膜の特性をより向上させることができる。なお、斜線
領域において、下限は特に制限はないが、シリコン基板
がエッチングされない条件を便宜上下限（図１１におけ
るＸ線）としている。
の絶縁膜は上記製造プロセス条件、すなわち前述した昇
温速度や降温速度の他に、特に水蒸気分圧（水蒸気濃
度）とも強い相関があることが分った。図１１に示すよ
うに、水蒸気分圧が斜線で示される領域、すなわち９０
０℃で約９０ｐｐｂ〜約１％であり、１０００℃で約１
ｐｐｍ〜約５％であり、１１００℃で約２０ｐｐｍ〜約
１０％の条件を満たす領域内の９００℃以上の高温水蒸
気雰囲気において、絶縁膜（トンネル酸化膜）の三つの
信頼性（絶縁破壊寿命、電荷トラップ量、ストレスリー
ク量）を飛躍的に向上できることが分かった。したがっ
て、本発明は、この水蒸気分圧領域（斜線領域）におけ
る条件で絶縁膜（トンネル酸化膜）を形成することを特
徴とする。なお、高温下の酸化プロセスに用いる水蒸気
雰囲気を希釈するガスとしては、アルゴンガス、ヘリウ
ムガス等の不活性ガスを用いることが好ましい。窒素を
含まない理由は、１０００℃の高温下で基体の窒化が起
こるためである。さらに、上記斜線領域中でも、高温か
つ高希釈の水蒸気雰囲気条件に設定することにより、絶
縁膜の特性をより向上させることができる。なお、斜線
領域において、下限は特に制限はないが、シリコン基板
がエッチングされない条件を便宜上下限（図１１におけ
るＸ線）としている。
【００４８】次に、図１２（ａ）に示すようなトンネル
酸化膜のゲートエッジ直下領域を再酸化する、いわゆる
後酸化プロセスに本発明の絶縁膜の形成方法を適用した
場合の例について説明する。図１２（ａ）は後酸化する
前の半導体装置の構造を示している。この構造は、シリ
コン基板９上に絶縁膜であるトンネル酸化膜１０を形成
し、その上にポリシリコン膜を形成して反応性イオンエ
ッチング等によってパターニングすることによりゲート
電極１１を形成してなるものである。このとき、トンネ
ル酸化膜１０のゲートエッジ直下領域１２では、エッチ
ングによってトンネル酸化膜１０の表面が露出した状態
となる。このような構造のものを従来のドライ酸化によ
り後酸化すると、図１２（ｂ）に示すように、トンネル
酸化膜１０のゲートエッジ直下領域１２も再酸化される
ために、トンネル酸化膜１０の膜厚が増加してゲートバ
ーズビーク１３が形成される。
酸化膜のゲートエッジ直下領域を再酸化する、いわゆる
後酸化プロセスに本発明の絶縁膜の形成方法を適用した
場合の例について説明する。図１２（ａ）は後酸化する
前の半導体装置の構造を示している。この構造は、シリ
コン基板９上に絶縁膜であるトンネル酸化膜１０を形成
し、その上にポリシリコン膜を形成して反応性イオンエ
ッチング等によってパターニングすることによりゲート
電極１１を形成してなるものである。このとき、トンネ
ル酸化膜１０のゲートエッジ直下領域１２では、エッチ
ングによってトンネル酸化膜１０の表面が露出した状態
となる。このような構造のものを従来のドライ酸化によ
り後酸化すると、図１２（ｂ）に示すように、トンネル
酸化膜１０のゲートエッジ直下領域１２も再酸化される
ために、トンネル酸化膜１０の膜厚が増加してゲートバ
ーズビーク１３が形成される。
【００４９】トンネル酸化膜１０のゲートエッジ直下領
域１２にドライ酸化によるゲートバーズビーク１３が形
成されると、図６〜図９に示すように、トンネル酸化膜
１０の一部に特性劣化を引き起こすドライ酸化膜が形成
されるため、トンネル酸化膜１０の信頼性が低下してし
まう。したがって、上記のようなゲートバーズビーク１
３の形成を防止してトンネル酸化膜１０の信頼性の低下
を防ぎ、特性向上を保つためには、トンネル酸化膜形成
プロセスおよびゲートエッジ領域の一部を熱酸化する後
酸化プロセスにおいても本発明の形成方法を適用するこ
とが望ましい。
域１２にドライ酸化によるゲートバーズビーク１３が形
成されると、図６〜図９に示すように、トンネル酸化膜
１０の一部に特性劣化を引き起こすドライ酸化膜が形成
されるため、トンネル酸化膜１０の信頼性が低下してし
まう。したがって、上記のようなゲートバーズビーク１
３の形成を防止してトンネル酸化膜１０の信頼性の低下
を防ぎ、特性向上を保つためには、トンネル酸化膜形成
プロセスおよびゲートエッジ領域の一部を熱酸化する後
酸化プロセスにおいても本発明の形成方法を適用するこ
とが望ましい。
【００５０】上記のようなゲートバーズビーク１３の形
成を防止してトンネル酸化膜１０の信頼性を向上させる
ためには、ゲートエッジ領域の一部を形成する後酸化プ
ロセスにおいても本発明の形成方法を適用することが望
ましい。
成を防止してトンネル酸化膜１０の信頼性を向上させる
ためには、ゲートエッジ領域の一部を形成する後酸化プ
ロセスにおいても本発明の形成方法を適用することが望
ましい。
【００５１】図１３にゲートエッジ領域の一部を形成す
る後酸化プロセスにも本発明の形成方法を適用した場合
の効果を示す。図１３は本発明の形成方法をゲート酸化
プロセスおよび後酸化プロセスの両方に用いて作製した
ＭＯＳキャパシタゲート絶縁膜（本発明（Ｅ））と、ゲ
ート酸化を本発明の方法により行い、後酸化プロセスの
みを従来のドライ酸化により形成したＭＯＳキャパシタ
ゲート絶縁膜（従来例（Ｈ））についての絶縁破壊寿命
の累積不良率をワイブルプロットとして示したものであ
る。図１３から分かるように、本発明（Ｅ）では、偶発
的な不良が観察されなかったのに対して、ドライ酸化で
後酸化した従来例（Ｈ）では偶発的に破壊するキャパシ
タが存在した。
る後酸化プロセスにも本発明の形成方法を適用した場合
の効果を示す。図１３は本発明の形成方法をゲート酸化
プロセスおよび後酸化プロセスの両方に用いて作製した
ＭＯＳキャパシタゲート絶縁膜（本発明（Ｅ））と、ゲ
ート酸化を本発明の方法により行い、後酸化プロセスの
みを従来のドライ酸化により形成したＭＯＳキャパシタ
ゲート絶縁膜（従来例（Ｈ））についての絶縁破壊寿命
の累積不良率をワイブルプロットとして示したものであ
る。図１３から分かるように、本発明（Ｅ）では、偶発
的な不良が観察されなかったのに対して、ドライ酸化で
後酸化した従来例（Ｈ）では偶発的に破壊するキャパシ
タが存在した。
【００５２】次に、図１４（ａ）〜（ｄ）に示すような
通常のトランジスタの後酸化プロセスに本発明の絶縁膜
の形成方法を適用した場合の例について説明する。図１
４（ａ）は、後酸化する前の半導体装置の構造を示して
いる。この構造は、シリコン基板９上にトランジスタの
ゲート絶縁膜となる酸化膜１０を形成し、その上にポリ
シリコン膜を形成して反応性イオンエッチング等によっ
て微細加工されることにより、ゲート電極１１を形成し
てなるものである。図１４（ｂ）は、一度後酸化してゲ
ートエッジ直下領域１２を熱酸化した構造を示してい
る。図中１６はポリシリコン電極上に形成されたシリコ
ン酸化膜を示している。図１４（ｃ）は、トランジスタ
のソース／ドレイン領域１５を形成するための、例えば
Ａｓをイオン注入した構造を示している。図中１４はイ
オン注入時の酸化膜ダメージ領域を示している。図１４
（ｄ）は、イオン注入後の第２回目の後酸化プロセスを
経たトランジスタ構造を示している。
通常のトランジスタの後酸化プロセスに本発明の絶縁膜
の形成方法を適用した場合の例について説明する。図１
４（ａ）は、後酸化する前の半導体装置の構造を示して
いる。この構造は、シリコン基板９上にトランジスタの
ゲート絶縁膜となる酸化膜１０を形成し、その上にポリ
シリコン膜を形成して反応性イオンエッチング等によっ
て微細加工されることにより、ゲート電極１１を形成し
てなるものである。図１４（ｂ）は、一度後酸化してゲ
ートエッジ直下領域１２を熱酸化した構造を示してい
る。図中１６はポリシリコン電極上に形成されたシリコ
ン酸化膜を示している。図１４（ｃ）は、トランジスタ
のソース／ドレイン領域１５を形成するための、例えば
Ａｓをイオン注入した構造を示している。図中１４はイ
オン注入時の酸化膜ダメージ領域を示している。図１４
（ｄ）は、イオン注入後の第２回目の後酸化プロセスを
経たトランジスタ構造を示している。
【００５３】トランジスタのゲート絶縁膜形成および後
酸化プロセスに本発明の絶縁膜形成プロセスを適用した
場合、本発明の絶縁膜は、図８および図９に示すよう
に、酸化膜中および酸化膜／基板界面に電子やホットキ
ャリア注入時のトランジスタの閾値変動やｇｍ劣化を抑
制できる。
酸化プロセスに本発明の絶縁膜形成プロセスを適用した
場合、本発明の絶縁膜は、図８および図９に示すよう
に、酸化膜中および酸化膜／基板界面に電子やホットキ
ャリア注入時のトランジスタの閾値変動やｇｍ劣化を抑
制できる。
【００５４】図１５にトランジスタのゲート絶縁膜形成
に本発明の方法を用い、後酸化プロセスを従来のドライ
酸化プロセスで形成したもの（従来例（Ｉ））と後酸化
プロセスも本発明の方法で形成したもの（本発明
（Ｆ））の二つのトランジスタについて、ホットキャリ
ア注入によるｇｍ劣化挙動を比較した例を示す。図１５
から分かるように、本発明のゲート絶縁膜形成方法によ
り形成したトランジスタでは、従来法の絶縁膜形成方法
により形成したトランジスタよりも、ｇｍの劣化を５０
％ほど抑制することができる。したがって、本発明で
は、従来法に比べて、ホットキャリア耐性を２倍ほど向
上させることができる。
に本発明の方法を用い、後酸化プロセスを従来のドライ
酸化プロセスで形成したもの（従来例（Ｉ））と後酸化
プロセスも本発明の方法で形成したもの（本発明
（Ｆ））の二つのトランジスタについて、ホットキャリ
ア注入によるｇｍ劣化挙動を比較した例を示す。図１５
から分かるように、本発明のゲート絶縁膜形成方法によ
り形成したトランジスタでは、従来法の絶縁膜形成方法
により形成したトランジスタよりも、ｇｍの劣化を５０
％ほど抑制することができる。したがって、本発明で
は、従来法に比べて、ホットキャリア耐性を２倍ほど向
上させることができる。
【００５５】なお、本実施形態においては、熱酸化処理
により絶縁膜を形成した場合について説明しているが、
本発明は、化学気相成長法（ＣＶＤ法）により絶縁膜を
形成する場合にも適用することができる。また、熱酸化
処理とＣＶＤ法を組み合わせ行っても本発明の絶縁膜を
形成することができる。すなわち、本発明は、実効的に
１０ｎｍ以下の熱酸化膜を形成するための熱酸化プロセ
スとして用いる場合の他に、約１ｎｍ以下の膜厚増加し
かない実効的にはほとんど熱酸化が進行しない熱アニー
ルプロセスとしても用いることができる。つまり、本発
明は、ＣＶＤ法によって形成した絶縁膜のデンシファイ
アニール（凝縮化アニール）として用いることができ
る。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
により絶縁膜を形成した場合について説明しているが、
本発明は、化学気相成長法（ＣＶＤ法）により絶縁膜を
形成する場合にも適用することができる。また、熱酸化
処理とＣＶＤ法を組み合わせ行っても本発明の絶縁膜を
形成することができる。すなわち、本発明は、実効的に
１０ｎｍ以下の熱酸化膜を形成するための熱酸化プロセ
スとして用いる場合の他に、約１ｎｍ以下の膜厚増加し
かない実効的にはほとんど熱酸化が進行しない熱アニー
ルプロセスとしても用いることができる。つまり、本発
明は、ＣＶＤ法によって形成した絶縁膜のデンシファイ
アニール（凝縮化アニール）として用いることができ
る。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
【００５６】
【発明の効果】以上説明したように本発明の絶縁膜によ
れば、厚さ１０ｎｍ以下の薄膜絶縁膜であっても絶縁破
壊寿命を長くし、電荷トラップ量を低減でき、しかもス
トレスリーク量を飛躍的に低減できる。また、本発明の
絶縁膜の形成方法によれば、上記特性を同時に満足する
絶縁膜を得ることができる。
れば、厚さ１０ｎｍ以下の薄膜絶縁膜であっても絶縁破
壊寿命を長くし、電荷トラップ量を低減でき、しかもス
トレスリーク量を飛躍的に低減できる。また、本発明の
絶縁膜の形成方法によれば、上記特性を同時に満足する
絶縁膜を得ることができる。
【図１】（ａ）は高温ウエット工程により形成された酸
化膜の基体から厚さ１ｎｍ部分におけるＸＰＳ分析で得
られた酸素１ｓスペクトルを示す図、（ｂ）ドライ工程
により形成された酸化膜の基体から厚さ１ｎｍ部分にお
けるＸＰＳ分析で得られた酸素１ｓスペクトルを示す
図。
化膜の基体から厚さ１ｎｍ部分におけるＸＰＳ分析で得
られた酸素１ｓスペクトルを示す図、（ｂ）ドライ工程
により形成された酸化膜の基体から厚さ１ｎｍ部分にお
けるＸＰＳ分析で得られた酸素１ｓスペクトルを示す
図。
【図２】最高降温速度に対するストレスリーク量（Δ
Ｅ）の変化を示す特性図。
Ｅ）の変化を示す特性図。
【図３】本発明の形成方法に使用する熱処理装置を示す
概略図。
概略図。
【図４】本発明の形成方法におけるシリコン基板の温度
の経時変化を示す図。
の経時変化を示す図。
【図５】従来の形成方法におけるシリコン基板の温度の
経時変化を示す図。
経時変化を示す図。
【図６】膜厚に対するストレスリーク量（ΔＥ）の変化
を示す特性図。
を示す特性図。
【図７】摩耗破壊寿命を定電流ＴＤＤＢ測定によって評
価した図。
価した図。
【図８】膜厚に対する電荷トラップ量（ΔＶｇ＋）の変
化を示す特性図。
化を示す特性図。
【図９】膜厚に対する電荷トラップ量（ΔＶｇ−）の変
化を示す特性図。
化を示す特性図。
【図１０】本発明の形成方法に使用する熱処理装置を示
す概略図。
す概略図。
【図１１】本発明の形成方法におけるいて水蒸気分圧
（水蒸気濃度）範囲を示す図。
（水蒸気濃度）範囲を示す図。
【図１２】（ａ）および（ｂ）は絶縁膜形成の際の課題
を説明するための断面図。
を説明するための断面図。
【図１３】摩耗破壊寿命を定電流ＴＤＤＢ測定によって
評価した図。
評価した図。
【図１４】（ａ）〜（ｄ）は絶縁膜形成の際の課題を説
明するための断面図。
明するための断面図。
【図１５】ゲート電圧とｇｍ劣化との関係を示す特性
図。
図。
１，６，９…シリコン基板、２…熱処理部、３…待機
部、４…ゲートバルブ、５…チャンバー、７…ランプヒ
ーター、８…水蒸気発生装置、１０…トンネル酸化膜、
１１…ゲート電極、１２…ゲートエッジ直下領域、１３
…ゲートバーズビーク、１４…酸化膜ダメージ領域、１
５…ソース／ドレイン領域、１６…シリコン酸化膜。
部、４…ゲートバルブ、５…チャンバー、７…ランプヒ
ーター、８…水蒸気発生装置、１０…トンネル酸化膜、
１１…ゲート電極、１２…ゲートエッジ直下領域、１３
…ゲートバーズビーク、１４…酸化膜ダメージ領域、１
５…ソース／ドレイン領域、１６…シリコン酸化膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78
Claims (8)
- 【請求項１】 基体表面に形成されており、酸素を含む
材料により構成された絶縁膜であって、前記絶縁膜の前
記基体表面から厚さ約１ｎｍの部分を光電子分光法によ
り光電子取り出し角度１５°以下で分析したときに、前
記絶縁膜における炭素１ｓピーク位置で帯電補正し、同
様に帯電補正したα−クォーツ結晶から求められた酸素
１ｓピーク位置における第１のピークと、前記酸素１ｓ
ピーク位置から＋０．８７ｅＶ、−０．３５ｅＶ、−
０．８３ｅＶの位置におけるそれぞれ第２〜第４のピー
クとにより、前記酸素１ｓピークを同じ半値幅１．２０
８ｅＶで分離したときに得られる前記第１〜第４のピー
クの相対量が、前記第２および第４のピークよりも前記
第３のピークが大きく、かつ前記第３のピークよりも前
記第１のピークが大きいことを特徴とする絶縁膜。 - 【請求項２】 前記第１のピークの相対量が前記酸素１
ｓピーク面積の４０％以上であり、前記第３のピークの
相対量がそれぞれ前記酸素１ｓピーク面積の３０％以下
であり、前記第２および第４のピークの相対量が前記酸
素１ｓピーク面積の２０％以下である請求項１記載の絶
縁膜。 - 【請求項３】 前記基体は、単結晶シリコン、ポリシリ
コン、およびアモルファスシリコンからなる群より選ば
れたいずれか一つからなる請求項１記載の絶縁膜。 - 【請求項４】 内部の雰囲気が９００℃以上に維持され
た水蒸気雰囲気である処理容器中で基体を加熱する工程
と、前記基体を前記処理容器から不活性ガス雰囲気中へ
搬出して、前記基体を最高降温速度１５℃／ｓｅｃ以上
で６００℃以下まで冷却する工程とを具備し、前記基体
表面に絶縁膜を形成することを特徴とする絶縁膜の形成
方法。 - 【請求項５】 前記基体を加熱する工程は、内部の雰囲
気が９００℃以上に維持された水蒸気雰囲気となってい
る処理容器内に前記基体を投入して行う請求項４記載の
絶縁膜の形成方法。 - 【請求項６】 前記基体を最高昇温速度２５℃／ｓｅｃ
以上で加熱する請求項４記載の絶縁膜の形成方法。 - 【請求項７】 前記水蒸気雰囲気は、水蒸気濃度が９０
０℃において約９０ｐｐｂ〜約１％であり、１０００℃
において約１ｐｐｍ〜約５％であり、１１００℃におい
て約２０ｐｐｍ〜約１０％である条件を満たす請求項４
記載の絶縁膜の形成方法。 - 【請求項８】 処理容器内において基体を１００℃〜６
００℃の特定の温度に保持する状態で前記処理容器内に
水蒸気を導入する工程と、前記基体を９００℃以上の特
定温度まで最高昇温速度２５℃／ｓｅｃ以上で加熱する
工程と、前記基体を最高降温速度１５℃／ｓｅｃ以上で
６００℃以下まで冷却する工程とを具備し、前記基体表
面に絶縁膜を形成することを特徴とする絶縁膜の形成方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06114096A JP3805825B2 (ja) | 1995-09-19 | 1996-03-18 | 絶縁膜の形成方法 |
| KR1019960040837A KR100201038B1 (ko) | 1995-09-19 | 1996-09-19 | 절연막 및 그 형성 방법 |
| US08/718,197 US5959329A (en) | 1995-03-18 | 1996-09-19 | Insulating oxide film formed by high-temperature wet oxidation |
| US09/313,978 US6368984B1 (en) | 1995-09-19 | 1999-05-19 | Insulating film and method of forming the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-240003 | 1995-09-19 | ||
| JP24000395 | 1995-09-19 | ||
| JP06114096A JP3805825B2 (ja) | 1995-09-19 | 1996-03-18 | 絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148461A true JPH09148461A (ja) | 1997-06-06 |
| JP3805825B2 JP3805825B2 (ja) | 2006-08-09 |
Family
ID=26402173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06114096A Expired - Fee Related JP3805825B2 (ja) | 1995-03-18 | 1996-03-18 | 絶縁膜の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5959329A (ja) |
| JP (1) | JP3805825B2 (ja) |
| KR (1) | KR100201038B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855642B2 (en) | 1997-03-05 | 2005-02-15 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260867A (ja) * | 1999-03-09 | 2000-09-22 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP3875455B2 (ja) * | 1999-04-28 | 2007-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
| GB2355850A (en) * | 1999-10-26 | 2001-05-02 | Mitel Semiconductor Ab | Forming oxide layers in semiconductor layers |
| US6555407B1 (en) | 1999-10-26 | 2003-04-29 | Zarlink Semiconductor Ab | Method for the controlled oxidiation of materials |
| US6632747B2 (en) * | 2001-06-20 | 2003-10-14 | Texas Instruments Incorporated | Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile |
| KR100466312B1 (ko) * | 2002-08-07 | 2005-01-13 | 삼성전자주식회사 | 유전막을 갖는 반도체 장치의 제조방법 |
| US7101812B2 (en) * | 2002-09-20 | 2006-09-05 | Mattson Technology, Inc. | Method of forming and/or modifying a dielectric film on a semiconductor surface |
| JP3965167B2 (ja) * | 2003-07-04 | 2007-08-29 | 東京エレクトロン株式会社 | 熱処理方法及び熱処理装置 |
| KR100583609B1 (ko) * | 2004-07-05 | 2006-05-26 | 삼성전자주식회사 | 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법 |
| US7679951B2 (en) * | 2007-12-21 | 2010-03-16 | Palo Alto Research Center Incorporated | Charge mapping memory array formed of materials with mutable electrical characteristics |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289364A (ja) * | 1985-10-16 | 1987-04-23 | Seiko Instr & Electronics Ltd | 不揮発性半導体記憶装置 |
| JPH01292864A (ja) * | 1988-05-20 | 1989-11-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0320088A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体記憶装置の製造方法 |
| US5880041A (en) * | 1994-05-27 | 1999-03-09 | Motorola Inc. | Method for forming a dielectric layer using high pressure |
-
1996
- 1996-03-18 JP JP06114096A patent/JP3805825B2/ja not_active Expired - Fee Related
- 1996-09-19 US US08/718,197 patent/US5959329A/en not_active Expired - Fee Related
- 1996-09-19 KR KR1019960040837A patent/KR100201038B1/ko not_active IP Right Cessation
-
1999
- 1999-05-19 US US09/313,978 patent/US6368984B1/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855642B2 (en) | 1997-03-05 | 2005-02-15 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
| US6962880B2 (en) | 1997-03-05 | 2005-11-08 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
| US6962881B2 (en) | 1997-03-05 | 2005-11-08 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
| US7008880B2 (en) | 1997-03-05 | 2006-03-07 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
| US7053007B2 (en) | 1997-03-05 | 2006-05-30 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
| US7250376B2 (en) | 1997-03-05 | 2007-07-31 | Renesas Technology Corp. | Method for fabricating semiconductor integrated circuit device |
| US7799690B2 (en) | 1997-03-05 | 2010-09-21 | Renesas Electronics Corporation | Method for fabricating semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6368984B1 (en) | 2002-04-09 |
| US5959329A (en) | 1999-09-28 |
| KR100201038B1 (ko) | 1999-06-15 |
| JP3805825B2 (ja) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ohmi et al. | Very thin oxide film on a silicon surface by ultraclean oxidation | |
| Carter et al. | Passivation and interface state density of SiO2/HfO2-based/polycrystalline-Si gate stacks | |
| US6197701B1 (en) | Lightly nitridation surface for preparing thin-gate oxides | |
| JP5072837B2 (ja) | プラズマ窒化したゲート誘電体を２段階式で窒化後アニーリングするための改善された製造方法 | |
| JP4340830B2 (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| JPH01204435A (ja) | 集積回路の製造方法 | |
| US20070169696A1 (en) | Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics | |
| WO2003047000A1 (fr) | Dispositif à semi-conducteur et procédé de fabrication | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| US20060160289A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3805825B2 (ja) | 絶縁膜の形成方法 | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| US7192887B2 (en) | Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| US20020168828A1 (en) | Method of reducing threshold voltage shifting of a gate | |
| US6670242B1 (en) | Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer | |
| US6509230B1 (en) | Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods | |
| JPH03257828A (ja) | 半導体装置の製造方法 | |
| JP3548563B2 (ja) | 半導体装置の製造方法 | |
| JP2003224214A (ja) | 半導体素子の製造方法 | |
| JP3041066B2 (ja) | 絶縁膜形成方法 | |
| JP3041065B2 (ja) | 絶縁膜形成方法 | |
| US6521496B1 (en) | Non-volatile memory semiconductor device including a graded, grown, high quality control gate oxide layer and associated methods | |
| JPH10308361A (ja) | 半導体装置及びその製造方法 | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060511 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |