KR100201038B1 - 절연막 및 그 형성 방법 - Google Patents

절연막 및 그 형성 방법 Download PDF

Info

Publication number
KR100201038B1
KR100201038B1 KR1019960040837A KR19960040837A KR100201038B1 KR 100201038 B1 KR100201038 B1 KR 100201038B1 KR 1019960040837 A KR1019960040837 A KR 1019960040837A KR 19960040837 A KR19960040837 A KR 19960040837A KR 100201038 B1 KR100201038 B1 KR 100201038B1
Authority
KR
South Korea
Prior art keywords
insulating film
substrate
peak
temperature
oxide film
Prior art date
Application number
KR1019960040837A
Other languages
English (en)
Inventor
히로시 도미따
마모루 다까하시
요시오 오자와
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Application granted granted Critical
Publication of KR100201038B1 publication Critical patent/KR100201038B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 기판의 표면 상에 형성되며 산소를 함유한 재료로 구성된 절연막에 있어서, 광전자 추출 각제15도°이하로 광전자 분광법에 의해 상기 절연막의 기판표면으로부터 약 1㎚ 두께의 절연막 부분이 분석될때, 상기 절연막의 표면 상에 흡착된 탄소 1s 피크 위치에서 전하 보정이 수행되며, 유사하게 보정된 α-수정 결정 전하로부터 얻어지는 산소 1s 피크 위치에서의 제1 피크 및 산소 1s 피크 위치로 부터 각각 +0.87 eV, -0.35 eV 및 -0.83 eV의 위치에서의 제2 내지 제4 피크 내로 상기 절연막의 산소 1s 피크가 1.208 eV의 절반폭 만큼 분리될 때 얻어진 제1 내지 제4 피크의 상대량은 제3 피크가 제2 및 제4 피크 이상이며, 제1 피크가 제3 피크이상인 관계를 가지는 절연막을 제공하는 것이다.

Description

절연막 및 그 형성 방법
본 발명은 플래시 메모리의 터널 산화막, 트랜지스터의 게이트 산화막 등으로서 사용되는 절연막 및 그러한 막의 형성 방법에 관한 것이다.
최근에는, DRAM, SRAM 등의 범용 메모리는 별도로 하고, 전원이 턴오프될때 데이타가 남아 있으며 데이타가 106회 이상 재기록될 수 있으며 대용량화에 적합한 EEPROM(플래시 메모리)에 대한 요구가 증가되고 있다. 그러한 플래시 메모리의 신뢰성은 터널 산화막이라 불리는 두께가 10 ㎚ 이하인 실리콘 산화막(절연막)의 신뢰성과 매우 관련이 깊다. 따라서, 플래시 메모리의 신뢰성은 실리콘 산화막의 신뢰성을 평가하는 항목인 다음의 3가지 상이한 전기적 특성들 (1)절연 파괴 수명(dielectric breakdown life), (2) 전하 트랩량(trap amount) 및 (3) 응력 누설량에 의해 크게 영향을 받는다. 이들 특성 중 적어도 하나가 저하되면, 디바이스는 충분히 기능할 수 없다.
상술된 바와 같이, 플래시 메모리는 상기 3가지 신뢰성을 동시에 확보할 필요가 있지만, 종래의 열 산화막의 경우 모든 신뢰성이 만족될 수는 없다. 예를 들어, 종래의 열 산화막이 경우에는, 절연 파괴 수명을 연장하고 전하 트랩량이 저감을 달성하는 것은 보고되어 있지만, 응력 누설량의 상당한 감소를 달성하는 것은 보고되어 있지 않다.
또한, 트랜지스터의 게이트 산화막의 경우, 예를 들어 히트 캐리어 주입으로 인해 소자 특성이 변동된다. 히트 캐리어 주입은 전계로부터 채널 방향으로 에너지가 공급될 때 트랜지스터의 채널 내의 전자들이 가열되는 현상이다. 이러한 현상은 산화막에서 전하 트랩 또는 산화막과 기판 사이의 계면에서 계면 준위를 발생시켜 트랜지스터의 임계치 변동 또는 gm 저하를 일으킨다.
한편, 터널 산화막의 형성 방법에 있어서, 종래의 종형 확산로에 의해 두께가 약 5 내지 10㎚인 산화막이 형성되는 경우, 통상 습식 산화 분위기라 불리는 수증기 분위기에서 산화되는 산화막이 통상 건식 분위기(건식 산화 분위기)라 불리는 850℃ 온도에서 산화되는 산화막보다 절연 파괴 수명이 길다고 보고되어 있다. 또한, 응력 누설 발생량에 관해서는, 수증기 산화 분위기에서 형성된 산화막의 응력 누설량은 건식 산소 분위기에서 형성된 산화막의 경우보다 (낮게) 억제된다고 보고되어 있다. 한편, 수증기 분위기에서 형성된 산화막에서보다 건식 산소 분위기에서 형성된 산화막에서 전하 트랩 밀도가 보다 저감된다고 보고되어 있다. 그러나, 실리콘 열 산화막 또는 상기의 3가지 신뢰성을 동시에 만족시키는 그러한 막의 형성방법에 관해서는 보고되어 있지 않았다.
상술된 바와 같이, 실리콘 열 산화막 자체에서, 3가지 신뢰성을 동시에 만족시킬 수 없으므로, 현재 실리콘 열 산화막 내로 질소가 도입된 실리콘 옥시나이트라이드막이 터널 산화막으로 사용된다. 실리콘 옥시나이트라이드막은 응력 누설량을 저감시킬 수 있으며 실리콘 열 산화막 자체가 유지하는 긴 절연 파괴 수명 및 전하 트랩량의 저감을 만족시킨다. 따라서, 실리콘 옥시나이트라이드막은 상술된 신뢰성을 동시에 만족시킨다.
그러나, 실리콘 열 산화막으로 질소가 주입되기 때문에 실리콘 옥시나이트라이드막은 질소를 함유하지 않는 실리콘 산화막과 상이한 전류-전압(I-V) 특성을 가진다. 또한, 질소 주입량에 따라 디바이스 동작 특성이 변동되는 문제점이 발생된다. 소자 분리 에지에서 열 산화막의 박화(thinning)에서 통상 예시된 바와 같이, 3가지 신뢰성은 하층으로 기능하는 실리콘 열 산화막 자체의 신뢰성에 의해 크게 좌우된다. 사실상, 실리콘 열 산화막의 막 품질이 3가지 신뢰성 모든 점에서 현재 상태보다 향상되어야 할 필요가 있다.
본 발명은 종래의 기술 분야의 상술된 단점을 고려하여 제안되었으며, 그 목적은 절연 파괴 수명이 길며 계면 준위량 및 전하 트랩 발생량을 저감시킬 수 있으며 고 전계 응력이 인가될 때 응력 누설 발생량을 크게 감소시키는 절연막 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 특징에 따르면, 기판이 표면 상에 형성되며, 산소를 함유한 재료로 구성된 절연막에 있어서, 상기 절연막의 표면 상에 흡착된 탄소 1s 피크 위치에서 전하 보정이 수행되며, 광전자 추출 각제15도°이하로 광전자 분광법에 의해 절연막의 기판 표면으로부터 약 1㎚ 두께 부분이 분석될 때 유사하게 보정된 α-수정 결정 전하로부터 얻어지는 산소 1s 피크 위치에서의 제1피크 및 산소 1s 피크 위치로 부터 각각 +0.87 eV, -0.35 eV 및 -0.83 eV의 위치에서의 제2 내지 제4 피크 내로 상기 절연막의 산소 1s 피크가 1.208 eV의 절반폭 만큼 분리될 때 얻어진 제1 내지 제4 피크 사이의 상대량은 제3 피크가 제2 및 제4 피크 이상이며, 제1 피크가 제3 피크 이상인 절연막을 제공하는 것이다. 이러한 구조의 경우, 그 두께가 3㎚이상 및 10㎚ 이하이더라도 전기적 특성이 양호한 절연막을 형성할 수 있다.
본 발명의 절연막의 경우, 산소를 함유한 재료로 구성된 절연막은 실리콘 산화막, 실리콘 옥시나이트라이드막 등을 의미한다.
또한, 본 발명의 절연막의 경우, 광전자 추출 각도를 15°이하로 설정하여 광전자 분광법에 의해 기판 표면으로부터 약 1㎚ 두께(깊이) 부분이 분석된다. 그 이유는 분석의 감도 문제에서 기판 표면에 매우 가까운 영역에서만 종래의 절연막과의 차이가 측정될 수 있기 때문이다. 그러므로, 예를 들어 기판 표면으로부터 10nm 두께 부분에서는 분석 장치의 감도가 낮아서 본 발명의 절연막과 종래의 절연막간의 미세한 차가 측정될 수 없다. 또한, 광전자 분광법에서 광전자 추출 각도가 15°이하로 설정되는 이유는 절연막을 주로 분석하기 위함이다. 각도가 15°를 초과하면, 예를 들어 각도가 90°인 경우, 기판으로부터의 광전자량이 증가되어 절연막의 분석 감도가 상대적으로 저하된다.
본 발명의 절연막에서, 양호하게는, 제1 피크의 상대량은 산소 1s 피크 면적의 40% 이상이어야 하며, 제3 피크의 상대량은 산소 1s 피크 면적의 30% 이하이어야 하며, 제2 및 제4 피크의 상대량은 산소 1s 피크 면적의 20% 이하이어야 한다. 그 이유는 제1 피크의 상대량이 산소 1s 피크 면적의 40% 미만인 경우, 절연막의 신뢰성이 저하되어, 종래의 방법에 의해 얻어진 절연막과 동일한 특성을 가진 막구조를 만들기 때문이다.
본 발명의 다른 특징에 따르면, 내부의 분위기가 900℃ 이상으로 유지되는 수증기 분위기인 처리 용기에서 기판을 가열하는 공정, 및 기판을 처리 용기로부터 불활성 가스 분위기로 운반하여 15℃/sec 이상의 최고 온도 감소율로 기판을 냉각시켜 기판을 600℃로 냉각시킨 후 상기 기판의 표면 상에 절연막을 형성하는 공정을 포함하는 기판 표면 상에 절연막을 형성하는 방법을 제공하는 것이다.
본 발명에 따르면, 처리 용기 내부의 분위기가 100℃ 내지 600℃의 특정 온도로 유지되는 상태에서 처리 용기 내로 수증기를 도입하는 공정, 900℃ 이상의 특정 온도까지 25℃/sec 이상의 최고 온도 증가율로 상기 기판을 가열시키는 공정, 15℃/sec 이상의 최고 온도 감소율로 600℃ 이하의 온도까지 상기 기판을 냉각시키는 공정, 및 상기 기판의 표면 상에 절연막을 형성하는 공정을 포함하는 기판 표면 상에 절연막을 형성하는 방법을 제공하는 것이다. 이러한 방법에서, 양호하게는, 희석 가스로 이루어진 분위기는 처리 용기의 온도가 열처리 온도의 설정 온도 범위에 도달되기 전에 처리 용기 내에서 생성되며, 온도가 설정 온도 범위에 도달되면, 희석가스를 따라 수증기가 처리 용기 내로 도입되어 희석된 수증기 분위기를 생성한다.
본 발명의 방법에서, 양호하게는, 고온 반응에 의해 얇은 절연막을 형성하기 위해서는 수증기가 불활성 가스로 희석되어야 한다. 이러한 동작으로, 두께가 10㎚ 이하인 절연막이 110℃의 고온에서도 단시간 내에 형성될 수 있다. 또한, 단일 웨이퍼 처리의 처리 시간을 고려하여 1 내지 50%로 희석되는 것이 바람직하다.
상술된 방법에 의해 본 발명의 절연막을 형성하기 위해서는 막 형성을 위한 4가지 중요한 조건, 즉 산화 가스 분위기, 기판 산화 온도, 온도 증가율 및 온도 감소율이 존재한다는 것이 발견되었다.
특히, 본 발명의 막 형성에서, 기판이 배치된 분위기는 약 900℃ 이상으로 설정된다. 그 이유는 온도가 약 900℃ 미만이면, 3가지 전기적 특성 중 특히 응력 누설량이 증가되기 때문이다. 또한, 기판을 약 600℃까지 냉각시키는 동안 최고온도 감소율이 약 15℃/sec 이상으로 설정된다. 그 이유는 최고 온도 감소율이 약 15℃/sec 미만이면, 3가지 전기적 특성 중 특히 응력 누설량 및 절연 파괴 수명이 감소되기 때문이다. 기판을 약 900℃로 가열하는 동안 최고 온도 증가율이 약 25℃/sec 이상으로 설정된다. 그 이유는 최고 온도 증가율이 약 25℃/sec 미만이면, 온도 증가시 900℃ 이하의 저온에서 형성되는 산화막(저온 산화막)의 두께가 증가되어, 그 결과 실효적으로 고온에서 형성되는 산화막(고온 산화막)의 두께가 감소되기 때문이다.
본 발명에서는, 기판으로서 실리콘 기판(단결정 실리콘 기판, 다결정 기판, 비정질 실리콘 기판) 또는 표면 상에 실리콘 재료(단결정 실리콘, 다결정 또는 비정질 실리콘)로 제조된 막을 가진 기판, 특히 SOI(Silicon On Insulator) 기판, 및 에피텍셜 실리콘 기판 등이 사용될 수 있다. 본 발명의 절연막에는 전도띠(conduction band)의 전자 전도용 절연막 및 원자가 전자띠(valence band)의 홀 전도용 절연막이 포함된다.
이하, 본 발명의 다른 목적 및 이점이 후술될 것이며 설명으로부터 어느 정도 분명해지거나 본 발명을 실행함으로써 알 수 있을 것이다. 본 발명의 목적 및 이점은 첨부된 특허 청구 범위에서 특히 지적된 수단 및 결합에 의해 실현될 수도 있다.
제1a도는 고온 습식 공정으로 형성된 산화막의 기판으로부터 1㎚ 두께 부분의 XPS 분석에 의해 얻어진 산소 1s 스펙트럼을 도시한 도면.
제1b도는 건식 공정으로 형성된 산화막의 기판으로부터 1㎚ 두께 부분의 XPS 분석에 의해 얻어진 산소 1s 스펙트럼을 도시한 도면.
제2도는 최고 온도 감소율에 대한 응력 누설량(ΔE)의 변화를 도시한 특성 도면.
제3도는 본 발명의 형성 방법에서 사용된 열처리 장치를 도시한 개략도.
제4도는 본 발명의 형성 방법에서, 시간에 따른 실리콘 기판의 온도 변화를 도시한 도면.
제5도는 종래의 형성 방법에서, 시간에 따른 실리콘 기판의 온도 변화를 도시한 도면.
제6도는 막 두께에 대해 응력 누설량(ΔE)의 변화를 도시한 특성 도면.
제7도는 정전류 TDDB 측정에 의해 평가된 마멸 파괴 수명을 도시한 도면.
제8도는 막 두께에 대해 전하 트랩량(Δvg+)의 변화를 도시한 특성 도면.
제9도는 막 두께에 대해 전하 트랩량(Δvg-)의 변화를 도시한 특성 도면.
제10도는 본 발명의 형성 방법에서 사용되는 열처리 장치를 도시한 개략도.
제11도는 본 발명의 형성 방법에서 설정된 수중기 부분압(수증기 농도)의 범위를 도시한 도면.
제12a도 및 12b는 절연막의 형성시 발생할 수도 있는 문제점을 설명하기 위해 도시된 횡단면도.
제13도는 정전류 TDDB 측정에 의해 평가된 마멸 파괴 수명을 도시한 도면.
제14a, 14b, 14c도 및 14d는 절연막의 형성시 발생할 수도 있는 문제점을 설명하기 위해 도시된 횡단면도.
제15도는 게이트 전압과 gm 저하 사이의 관게를 보여주는 특성 도면.
* 도면의 주요부분에 대한 부호의 설명
1, 6, 9 : 실리콘 기판 2 : 열처리부
3 : 대기부 4 : 게이트 밸브
5 : 용기 7 : 램프 히터
8 : 수증기 발생 장치 10 : 터널 산화막
11 : 게이트 전극
본 발명의 발명자들은 절연막의 3가지 전기적 특성, 즉 긴 절연 파괴 수명, 작은 전하 트랩량 및 작은 응력 누설량을 동시에 만족시키는데 필요한 막 형성 조건을 집중적으로 연구하였으며, 형성된 절연막의 막 두께 방향으로의 구조 변화를 X-레이 광전자 분광법(XPS ; X-ray photoemission spectroscopy)으로 분석하였다.
예를 들어, 절연막으로서 실리콘 열 산화막을 사용하여 산소 1s 피크(O1s)에서의 산화막의 상태를 분석하였다. 분석의 결과, 기판과 절연막(기판 표면) 사이의 계면으로부터 막 두께 방향으로 산소이 결합 상태가 변화한다고 분석되었다. 특히, 계면으로부터 1㎚ 두께 내의 절연막의 영역에서, 절연막의 구조는 종래 형태와 크게 상이하다. 따라서, 상술된 전기적 특성들은 이 영역 내의 막 구조의 차에 크게 좌우된다는 것이 발견되었다.
제1a도는 본 발명에 따른 고온 습식 방법에 의해 형성되는 산화막(고온 습식 산화막)의 기판 표면으로부터 1㎚ 두께 부분의 XPS 측정에 의한 O1s 스펙트럼을 나타낸 도면이다. 제1b도는 종래의 건식 방법에 의해 형성되는 산화막(건식 산화막)의 기판 표면으로부터 1㎚ 두께 부분의 XPS 측정에 의한 O1s 스펙트럼을 나타낸 도면이다. 탄소 1s 피크를 285 eV로 보정하여 상기 경우의 결합 에너지 값이 얻어진다는 것을 주목하라.
제1a도 및 제1b도에서 분명한 것처럼, 본 발명의 고온 습식 산화막 및 종래의 건식 산화막에서, 제2 피크인 533.8 eV에서의 피크(피크 2), 제1 피크인 532.9 eV에서의 피크(피크 1), 제3 피크인 532.6 eV에서의 피크(피크 3), 제4 피크인 532.1 eV에서의 피크(피크 4)의 분석으로부터, 모두 절반폭의 1.208 eV을 가진 피크에서 산소 1s 피크의 분리로 산소 결합의 구조가 다른 경우와 상이하다는 것을 이해할 수 있다.
본 발명의 발명자에 의해 수행된 연구 결과로부터, 피크 성분의 상대량 사이에 피크 1 피크 3 피크 2 또는 피크 4 관계식을 만족시키는 본 발명의 절연막은 종래의 절연막보다 높은 신뢰성을 가진다고 밝혀졌다. 제1 피크의 상대량이 양호하게는, 산소 1s 피크 면적의 40% 이상이어야 하며, 제3 피크의 상대량은 양호하게는, 산소 1s 피크 면적의 30% 이상이어야 하며, 제2 또는 제4 피크의 상대량은 양호하게는, 산소 1s 피크 면적의 20%이하이어야 한다고 밝혀졌다.
예를 들어, 본 발명에 따른 고온 습식 산화막의 한 구조에 따르면, 피크 1은 산소 1s 피크 면적의 47%이며, 피크 3은 산소 1s 피크 면적의 24%이며, 피크 2은 산소 1s 피크 면적의 13%이며, 피크 4은 산소 1s 피크 면적의 16%이다. 반면에, 종래의 기술에 따른 건식 산화막의 한 구조에 따르면, 피크 1은 산소 1s 피크 면적의 41%이며, 피크 3은 산소 1s 피크 면적의 32%이며, 피크 2은 산소 1s 피크 면적의 13%이며, 피크 4은 산소 1s 피크 면적의 14%이다. 그 이유는 특히, 기판 표면으로부터 1㎚ 두께 내의 영역은 상기 영역외의 영역, 예를 들어 기판 표면으로부터 4㎚ 두께에 배치된 부분에서 XPS에 의한 본 발명의 절연막과 종래의 절연막간에 구조 상에 상당한 차가 발견되지 않는다는 것을 주목하라.
피크 1 성분은 α-수정의 경우와 동일한 Si-O-Si의 결합 각도가 144°인 비정질 구조를 가지며, 피크 3 성분은 크리스토벌라이트(cristobalite)의 경우와 동일한 결합 각도가 165°인 비정질 구조를 가진다고 고려된다. 이러한 피크들은 수정 결정 및 크리스토벌라이트 결정에서 얻어진 피크와 중첩되므로 결합 각도의 유사 성분이 도면에 도시된 절연막의 피크 내에 존재한다고 고려된다. 그 결과, 고온 습식 산화막은 덜 왜곡된 구조를 가지지만, 고온 건식 산화막은 대량의 크리스토벌라이트 성분을 포함하는 매우 왜곡된 구조를 가진다. 또한 이러한 사실로부터, 고온 습식 산화막이 보다 안정하며 건식 산화막보다 품질이 양호하다는 것을 알 수 있다. 또한, 도면에는 도시되지 않았지만, 750℃에서 형성된 저온 건식 산화막은 피크 1에서는 52%, 피크 2에서는 13%, 피크 3에서는 15% 및 피크 4에서는 20%의 막 합성비를 나타내며, 상기 144° 및 165°이외의 결합 각도 성분을 포함하는 왜곡 구조를 가진다.
본 발명의 형성 방법의 주요 특성은 기판이 15℃/sec 이상의 최고 온도 감소율로 600℃까지 냉각된다는 점이다. 형성된 절연막의 품질은 온도 감소율에 의해 크게 영향을 받는다. 예로서, 다음과 같은 방식으로 7.5㎚ 두께의 캐패시터가 제조된다. 즉, 기판이 열적으로 산화되는 산화 온도가 900℃로 설정되며, 기판은 다양한 최고 온도 감소율로 냉각된다. 이렇게 얻어진 각 캐패시터에 대해, 응력 누설량(ΔE)이 얻어진다. 응력 누설량은 1×10-7A/cm2의 전류 밀도를 발생하는 전계의 시프트량(ΔE:V/㎝)을 기본으로 나타나는 고 전계 정전류 응력(2C/cm2의 변동량으로 -100mA/cm2의 전류 밀도로 20초 동안 주입)이 산화막에 인가되기 전 및 후의 J-E(IV) 특성을 검출할 때 얻어진 저전계 누설 전류량의 값이다. 따라서, 산화막의 신뢰성에 대한 최고 온도 감소율의 영향이 조사되었으며 그 결과가 제2도에 요약되어 있다. 제2도에 나타난 바와 같이, 응력량은 최고 온도 감소율이 15℃/sec 이하일때 급속히 증가한다. 그 이유는 저온 감소율로 냉각되면서 기판과 산화막 사이의 계면 근처에서 산화막(저온 산화막)이 형성되어 막의 품질이 저하되기 때문이다.
이후, 실리콘 기판의 경우 열 산화막의 형성 처리에 본 발명이 적용되는 경우를 후술하겠다.
본 실시예에서, 산화 가스 종류로서 수증기가 사용되며, 1000℃ 이상의 산화온도에서 기판 표면부 내의 산화막 두께의 균일성을 향상시키기 위해 초고속으로 기판 온도를 증가 또는 감소시키는 기능을 가진 핫 월(hot wall)형 열처리 장치가 사용된다. 제3도는 본 실시예에서 사용된 열처리 장치의 한 예를 보여주는 개략도이다. 제3도에 도시된 열처리 장치는 기판, 예를 들어 실리콘 기판(1)이 열처리부(2)로부터 로드되거나 로드되지 않는 단일 웨이퍼형이다.
이러한 열처리 장치에서, 열처리부(2)는 상부 표면 및 측부 표면이 부의 외부측 상에 제공된 가열원에 의해 가열되도록 형성된다. 열처리부는 내부에 산소 및 수소의 연소 또는 물 증발에 의해 얻어진 수증기 분위기를 가진다. 또한, 열처리부(2) 및 대기부(3; standby unit)은 게이트 밸브(4)에 의해 분리된다. 열처리부(2)는 수정 파이프(21) 및 그 내부에 구비된 침지 파이프(22)를 포함한다. 수정 파이프(21)에 가스 공급 파이프(23)이 제공되며, 침지 파이프(22)에 가스 배기 파이프(24)가 제공된다. 또한, 열처리부(2)의 외부측 상에 히터(25)가 제공된다.
열처리 장치는 다음 방식으로 동작한다. 즉, 열 산화 처리를 개시하기 위해서, 게이트 밸브(4)가 개구되는 동시에 실리콘 기판(1)이 열처리부(2)내로 삽입된다. 열 산화 처리가 완료되면, 열처리부(2)로부터 대기부(3)으로 실리콘 기판(1)을 꺼내어 기판이 냉각된다. 대기부(3)은 활성화 가스 예를 들어, N2가스, 또는 Ar, He 또는 Ne 등의 희소 가스 분위기를 갖는다.
제4도는 본 발명에 따른 형성 방법에서 시간에 따른 실리콘 기판의 온도 변화를 도시한 도면이며, 제5도는 종래의 형성 방법에서 시간에 따른 실리콘 기판의 온도변화를 도시한 도면이다. 제4도 및 제5도에서, 영역 (a)은 600℃ 이상의 근방의 온도로부터 설정 온도 근방의 온도까지 증가시키는데 필요한 열 예산을 나타낸다. 양호하게는, 기판은 900℃ 이상의 온도로 유지되는 수증기 분위기에서 로드되어야 하며 25℃/sec 이상의 최고 온도 증가율로 가열되어야 한다. 그러한 가열 방법을 사용하여, 실리콘 기판(6)의 표면이 균일하게 산화될 수 있다. 동일한 도면에서, 영역 (b)은 설정 레벨 근방으로 유지되는 동안 필요한 열 예산을 나타내며, 영역 (c)은 설정 레벨로부터 600℃ 근방의 레벨로 온도를 감소시키는데 필요한 열 예산을 나타낸다. 이러한 예에서, 실리콘 기판은 900℃ 이상으로 유지되는 수증기 분위기로부터 불활성 가스 분위기로 로드되어 15℃/sec 이상의 최고 온도 감소율로 600℃까지 기판이 냉각된다. 여기서, 기준 온도가 600℃로 설정되는 이유는 실제 처리 시간 동안에는 실리콘 기판이 실질적으로 열 산화되지 않기 때문이다. 그러므로, 실제 경우에, 실리콘 기판의 온도는 600℃ 이하의 온도로부터 증가된다.
본 발명자에 의해 수행된 실험으로부터, 고온 영역[제4도에서 영역(b)]내에 형성된 열 산화막의 품질 및 온도 감소 처리[제4도에서 영역(c)]동안 형성된 열 산화막의 품질은 터널 산화막의 전기적 특성에 크게 관련이 있다는 것이 발견되었다. 즉, 고온 영역 내에 대량의 열 산화막이 형성되어 있으며 온도 감소 처리 동안 형성된 소량의 열 산화막이 존재할 때, 그러한 막은 터널 산화막으로서 적합하다는 것이 발견되었다.
그러므로, 온도의 중가-유지-감소를 통해 얻어진 특성으로서, 제4도에서 도시된 것이 제5도에 도시된 것보다 양호하다. 그러한 온도 특성을 얻기하기 위해서는, 15℃/sec 이상의 최고 온도 감소율로 처리용의 설정 온도로부터 600℃까지 실리콘 기판을 냉각시키는 공정을 제공할 필요가 있다. 이 경우, 양호하게는, 상술된 비활성 가스 분위기가 사용되어야 한다. 이러한 공정을 사용하며, 실리콘 기판의 계면측 상에 형성된 저온 산화막의 양이 감소될 수 있다. 또한, 25℃/sec 이상의 최고 온도 감소율로 처리용 설정 온도까지 실리콘 기판을 가열하는 공정을 제공할 필요가 있다. 이러한 공정을 이용하여, 온도가 증가되는 동안 형성된 저온 산화막의 양은 감소될 수 있다. 그 결과, 고 품질의 고온 수증기 산화막이 효율적으로 형성될 수 있다.
이후, 제6도 내지 제9도를 참조하여, 본 발명의 절연막과 종래의 절연막간의 신뢰성면에서의 비교 결과를 설명하기로 한다. 사용된 샘플들은 각각 인이 첨가된 폴리실리콘 전극을 가진 플레이너(planer) 캐패시터이며, 이들 캐패시터의 절연막은 상이한 산화 조건하에서 초크랄스키법(Czochralski method)에 의해 성장된 실리콘 기판 상에 형성된다는 것을 주목해야 한다.
제6도는 막 두께에 따른 응력 누설 전류의 의존도를 나타내는 특성 도면이다. 응력 누설 전류는 산화막에 고전계의 전류 응력이 인가된 후 발생되는 저전계의 누설 전류를 나타낸다. 응력 누설 전류는 각 샘플의 캐패시터에 정전류 응력이 인가되기 전 및 후에 얻어진 전류 밀도-전계 특성(J-E 특성)의 전로 밀도(1×10-7A/cm2)에 대한 전계의 시프트량(ΔE)을 기초하여 평가된다.
제6도로부터 알 수 있는 바와 같이, 종래의 예 (A)는 2개의 상이한 온제10도00 ℃ 및 1100℃에서 수행되는 산화 동작에 의해 형성되며 ΔE 값에서 차이를 나타내지 않는 건식 산화막이다. 또한, 종래의 예 (B)는 종래의 방법에 의해 800℃에서 형성된 습식 산화막이며, 이 예에서 ΔE 값은 건식 산화막의 값의 90% 정도로 감소될 수 있으므로, 응력 누설이 억제된다. 본 발명(A)은 본 발명의 형성 방법으로 5%의 희석율의 수증기 분위기이 1000℃에서 형성된 고온 습식 산화막이며, △E값은 건식 산화막의 값의 약 70%로 감소된다.
상기 결과로부터, 건식 산화막에서는 관측된 응력 누설 전류의 실제적 온도의존도가 존재하지 않으며, 습식 산화막에서는 관측된 응력 누설 전류의 온도 의존도가 존재한다는 것이 발견되었다.
제7도는 정전류 TDDB 측정에 의해 얻어진 마멸 파괴 수명(abrasion breakage life;Qbd)의 평가 결과를 보여주는 특성 도면이다. 제7도에서는, Qbd와 누적된 결함율간의 관계가 Weibull plot 형태로 도시되어 있다. 이 도면에서, 종래 예 (C)는 1000℃에서 형성된 건식 산화막을 나타내며, 본 발명 (B)은 900℃에서 형성된 고온 습식 산화막을 나타내며, 본 발명 (C)는 수증기가 비활성 가스(예를 들어, 아르곤 가스)에 의해 약 1%로 희석된 수증기 분위기에서 900℃에서 형성된 고온 습식 산화막을 나타낸다.
제7도로부터 알 수 있듯이, Qbd 값은 종래의 예 (C)의 건식 산화막의 경우보다 본 발명 (B)의 고온 습식 산화막의 경우가 높다. 또한, 900℃에서 형성된 고온습식 산화막의 Qbd 값은 비활성 가스로 희석된 수증기 분위기에서 형성된 본 발명(C)의 경우보다 증가될 수 있다.
제8도 및 제9도는 막 두께에 따른 전화 트랩량의 의존도를 각각 보여주는 특성도면이다. 게이트 캐패시터에 정전류 응력이 인가될 때 전압의 변동(ΔVg)은 전하 트랩량이라 부른다. 또한, 응력 전류 밀도는 -100mA/cm2으로 설정되며 Δvg+는 응력 인가의 초기치에서 최소 vg값을 감산하여 얻어지며, Δvg-는 20초 동안 응력을 인가한 후의 값에서 최소 vg값을 감산하여 얻어진 값이다. 제8도에서, 종래 예(D)는 1100℃에서 형성된 건식 산화막을 나타내며, 종래 예 (E)는 1000℃에서 형성된 건식 산화막을 나타내며, 종래 예 (F)는 800℃에서 형성된 습식 산화막을 나타내며, 본 발명 (D)는 900℃ 이상에서 형성된 습식 산화막을 나타낸다.
제8도에서 Δvg+ 결과로부터 알 수 있듯이, 동일한 형태의 산화막에 대해서는, 전하 트랩의 발생 양식은 산화 온도에 따라 서로 상이하므로, 800℃ 이하의 산화 온도[종래 예(F)]의 경우와 900℃ 이상의 산화 온도[본 발명(D)]의 경우간에 Δvg+ 값에 상당한 차가 존재한다. 즉, 본 발명 (D)의 고온 습식 산하막에서, Δvg+ 값은 종래의 건식 산화막[종래 예(D) 및 (E)] 및 종래의 습식 산화막[종래 예(F)]의 70 내지 80% 정도로 감소될 수 있다.
반면에, 제9도는 1000℃에서 형성된 건식 산화막인 종래 예(G)의 특성 및 1000℃에서 형성된 고온 습식 산화막인 본 발명(E)의 특성을 도시한다. 제9도로부터 알 수 있듯이, Δvg- 값은 종래의 건식 산화막의 경우보다 본 발명의 고온 습식 산화막의 경우가 더 낮다.
그러므로, 본 발명의 고온 습식 산화막에 의해 전하 트랩량이 감소될 수 있다는 것을 제8도 및 제9도로부터 알 수 있다.
본 발명의 발명자들에 의해 행해진 상기의 연구로부터, 900℃ 이상의 고온에서 습식 산화가 수행되는 경우에 양호하게는, 15℃/sec이상, 더욱 양호하게는 20℃/sec 이상의 최고 온도 감소율로 열산화 처리용 설정 온도로부터 600℃ 근방의 온도까지 기판이 냉각되어야 한다는 것이 밝혀졌다. 또한, 900℃ 이상의 고온에서 형성된 산화막의 영을 증가시키기 위해, 최고 온도 증가율이 25℃/sec 이상으로 증가되어야 한다.
이후, 본 발명의 형성 방법이 다른 예를 설명하겠다. 제10도는 본 발명의 형성 방법의 예에서 사용되는 열처리 장치의 한 예를 보여주는 개략도이다.
도면에서, 참조 번호(5)는 수정으로 만들어진 용기를 나타낸다. 용기(5)내에, 실리콘 기판(6)이 배치된다. 또한, 램프 히터(7)은 용기(5)의 외부, 즉 용기(5)의 상부 및 하부측에 배열되어 있다. 열처리 동안 수증기의 부분압을 제어하도록 기능하는 수증기 발생 장치(8)은 파이프를 통해 용기(5)에 접속된다.
상술된 구조를 가진 열처리 장치를 사용하여, 다음의 방식으로 열처리가 수행된다. 즉, 용기(5)는 캐리어 가스로서 비활성 가스에 의해 희석된 수증기 분위기를 용기 내에 형성하기 위해 램프 히터(7)에 의해 미리 100 내지 600℃의 온도까지 예열된다. 이러한 가열 방법에 의해, 실리콘 기판(6)의 표면부는 균일하게 산화될 수 있다.
가스를 도입하는 실제 순서는 다음과 같다. 캐리어 가스만의 분위기는 용기(5) 및 실리콘 기판(6)의 온도가 설정 범위에 도달되기 전에 생성되며, 온도가 그범위에 도달되면 캐리어 가스는 외부에 배치된 수증기 발생 장치(8)로 흐를 수 있게 되며, 용기(5) 내로 캐리어 가스를 따라 수증기가 도입되어 희석된 수증기 분위기를 생성한다. 수증기의 부분압은 수증기 발생 장치(8)에 의해 제어되며, 그 온도는 수증기 발생 장치(8)과 용기(5) 사이에 물방울이 젖지 않도록 제어된다.
그 후, 희석된 수증기 분위기를 생성한 후, 실리콘 기판(6)은 25℃/sec의 최고온도 증가율로 900℃ 이상의 열 산화 처리 온도로 가열된다. 온도가 유지되는 동안, 열 산화 처리가 수행된다. 열 산화 처리가 완료되면, 램프 히터(7)에 의한 갸열이 중단되며, 실리콘 기판(6)의 온도는 15℃/sec 이상의 최고 온도 감소율로 600℃이하로 감소된다. 그 후, 수증기 도입이 중단되며, 희석된 수증기 분위기는 비활성 가스만의 분위기로 변동된다. 그 후, 온도는 100℃ 이하로 다시 감소되며 실리콘 기판(6)은 용기(5)로부터 로드되지 않는다.
이렇게 얻어진 고온 습식 산화막은 긴 절연 파괴 수명, 감소된 전하 트랩량 및 상당히 감소된 응력 누설량을 가지는 것으로 확인되었다.
본 발명의 발명자에 의해 수행된 연구로부터 본 발명의 절연막의 특성은 상기 생성 처리 조건, 즉 온도 증가 및 감소율 이외에 특히 수증기압(수증기의 농도)과 밀접한 관계가 있다고 확인되었다. 제11도에서 알 수 있듯이, 빗금으로 음영진 영역, 즉 900℃ 이상의 고온 수증기 분위기의 조건 및 수증기 부분압이 900℃ 온도의 경우 약 90 ppb 내지 약 1%이며, 1000℃ 온도의 경우 약 1ppm 내지 약 5%이며, 1100℃ 온도의 경우 약 20ppm내지 약 10%인 조건을 만족시키는 영역에서는, 절연막(터널 산화막)의 3가지 신뢰성(절연 파괴 수명, 전하 트랩량 및 응력 누설량)가 상당히 향상된다는 것이 발견되었다. 그러므로, 본 발명의 다른 특성은 절연막(터널 산화막)이 수증기 부분압 영역(음영진 영역) 내에서 설정된 조건하에서 형성된다. 고온에서 산화 처리에 사용되는 수증기 분위기를 희석시키는데 사용되는 가스로서, 양호하게는, 아르곤 가스 또는 헬륨 가스 등의 비활성 가스가 사용되어야 한다는 것은 주목할 만하다. 질소가 제외되는 이유는 질소를 사용하는 경우 기판이 1100℃의 고온에서 질화되기 때문이다. 또한, 상기 음영진 영역내에서도, 고온 및 높은 희석의 수증기 분위기 조건을 설정함으로써 절연막의 특성이 향상될 수 있다. 음영진 영역에서, 하한이 특별히 설정되지 않지만, 편의성을 위해 실리콘 기판이 예칭되는 조건이 하한으로서 설정된다(제11도에서 라인 X로 표시됨).
수증기 분위기를 희석하는 경우에, 분위기압으로 희석이 수행될 필요는 없으며 감소된 압력으로 수행될 수도 있다. 감소된 압력으로 희석이 수행되면, 감소된 압력 상태는 분위기압의 경우의 조건에 대응하도록 조절되어야 한다.
이후, 다음은 본 발명의 절연막의 형성 방법이 제12a도에 도시된 터널 산화막의 게이트 에지 바로 하부의 영역이 재산화되는 소위, 이후-산화 처리(post-oxidation process)로 인가되는 경우의 다른 예에 대한 설명이다. 제12a도는 이후-산화 전의 반도체 장치의 구조를 보여준다. 이러한 구조에서, 절연막으로서 기능하는 터널 산화막(10)이 실리콘 기판(9) 상에 형성되며, 그 상부에 폴리실리콘막이 형성된 후, 반응성 이온 에칭 등의 방식으로 패터닝이 수행되어 게이트 전극(11)이 형성된다. 터널 산화막(10)의 게이트 에지 바로 하부의 영역(10a)에서, 에칭에 의해 터널 산화막(10)의 표면이 노출된다. 상술된 구조를 가진 장치가 종래의 건식 산화법에 의해 이후-산화되면, 터널 산화막(10)의 게이트 에지 바로 하부의 영역(10a)이 재산화되어 터널 산화막(10)의 두께가 증가되어, 제12b도에 도시된 바와 같이, 게이트 버즈 비크(10b;gate bird's beak)를 형성한다.
건식 산화에 의해 터널 산화막(10)의 게이트 에지 바로 하부에 게이트 버스비크(10b)가 형성되면, 특성을 저하시키는 건식 산화막이 제6도 내지 제9도에 도시된 바와 같이 터널 산화막(10) 부분에 형성되어 터널 산화막(10)의 신뢰성을 감소시킨다. 그러한 게이트 버즈 비크의 형성을 피하기 위해, 터널 산화막(10)의 신뢰성 저하의 방지 및 양호한 특성의 유지를 위해, 양호하게는, 터널 산화막 형성 처리 및 이후-산화 처리에도 본 발명의 형성 방법이 적용되며 게이트 에지 영역의 일부가 열적 산화된다.
제13도는 이후-산화 처리에 본 발명의 형성 방법이 적용되는 경우의 효과를 보여주며, 게이트 에지 영역의 일부 형성된다. 제13도는 게이트 산화 처리 및 이후-산화 처리에 본 발명의 방법을 적용함으로써 제조된 MOS 캐패시터 게이트 절연막[본 발명(F)]및 이후-산화 처리에 게이트 산화 및 종래의 건식 산화에 본 발명의 방법을 적용함으로써 형성된 다른 MOS 캐패시터 게이트 절연막[종래 예(H)] 각각에 대한 절연 파괴 수명의 누적된 결함율을 Weibull plot의 형태로 보여주는 구성도이다. 제13도에서 알 수 있듯이, 본 발명 (F)에서, 우발적인 결함은 관측되지 않으며, 건식 산화법의 이후-산화에 의해 얻어진 종래 예 (H)에서는 우발적으로 손상된 캐패시터가 존재한다. 그 이유는 종래 예(H)에서는 게이트 절연막이 건식 산화막이므로 그러한 막의 구조는 도 1b에서 알 수 있듯이 크게 왜곡된다. 그러므로, 우발적 결함을 포함한 게이트 절연막의 수가 증가된다.
이후, 제14a도 내지 14d도에 도시된 통상 EEPROM에 대해 이후-산화 처리에 본 발명에 따른 절연막의 형성 방법이 적용된다.
제14a도는 이후-산화 처리 이전의 반도체 장치의 구조를 도시한다. 이러한 구조는 다음의 방식으로 제조된다. 즉, 절연막으로서 기능하는 터널 산화막(10)은 실리콘 기판(9) 상에 형성되며, 부동 게이트(11)로서 기능하는 폴리실리콘막, 층간절연막으로서 기능하는 ONO막(12)및 제어 게이트(13)으로서 기능하는 폴리실리콘막이 순서대로 그 상부에 형성된 후, 반응성 이온 에칭 등의 방식으로미세한 패터닝이 수행된다. 제14b도는 이후-산화 이후 게이트 에지 바로 하부의 영역(14)를 열산화하여 얻어진 구조를 나타낸다. 동도면에서, 참조 번호(18)은 부동 게이트(11) 및 제어 게이트(13) 상에 형성된 각각의 실리콘 산화막들을 나타낸다. 제14c도는 예를 들어, As 이온이 주입되어 트랜지스터의 소스/드레인 영역(17)을 형성한다. 동도면에서, 참조 번호(16)은 이온 주입에 의한 산화막의 손상 부분을 나타낸다. 제14d도는 이온-주입 이후 본 발명의 제2 이후-산화 처리 이후 얻어진 트랜지스터의 구조를 나타낸다. 특히, 제14d도에 도시된 바와 같이, 기판(9) 및 전극(11)은 게이트 에지 바로 하부의 영역(14) 및 손상 부분(16)에서 이후-산화에 의해 산화되어, 본 발명의 절연막은 기판 및 전극 계면상에 재형성된다.
트랜지스터의 게이트 절연막의 형성 및 이후-산화 처리에 본 발명의 절연막형성 방법이 적용되는 경우, 본 발명의 절연막은 산화막 내의 전자 및 흘의 트랩 발생량 및 산화막과 기판 사이의 계면을 감소시키며, 트랜지스터의 임계치의 변동 및 히트 캐리어 주입에 의해 발생되는 gm 저하를 억제할 수 있다.
제15도는 트랜지스터의 게이트 절연막의 형성에 본 발명의 방법을 적용하고 이후-산화 처리[종래 예(I)]에 종래의 건식 산화 방법을 적용함으로써 형성되는 것과 게이트 절연막의 형성 및 이후-산화 처리에 본 발명의 방법을 적용하는 2종류의 트랜지스터 사이에 히트 캐리어 주입에 의해 발생되는 gm 저하에 관한 비교를 도시한다. 제15도로부터 알 수 있듯이, 본 발명의 게이트 절연막 형성 방법에 의해 형성된 트랜지스터에서, 종래의 절연막 형성 방법에 의해 형성된 트랜지스터의 약 50%로 gm 저하가 억제될 수 있다. 그러므로, 본 발명에서, 히트 캐리어 저항이 종래 방법처럼 2배로 향상될 수 있다.
본 발명의 설명은 절연막이 열 산화 처리에 의해 형성되는 경우를 나타내지만, 본 발명은 절연막이 화학 증기 증착법(CVD)에 의해 형성되는 경우에도 적용될 수 있다. 또한, 본 발명의 절연막은 열 산화 처리 및 CVD법을 결합하여 형성될 수 있다. 특히, 본 발명은 10㎚ 이하의 두께를 가진 열 산화막을 실제로 형성하기 위해 열 산화 처리로서 사용되는 경우 외에 가열 어닐 처리로서 이용될 수 있는데 이 경우 막 두께가 1㎚ 이하 정도 증가되고 실제로 열 산화가 진행되지 않는다. 즉, 본 발명은 CVD법에 의해 형성된 절연막에 대해 밀집 어닐링 처리로서 사용될 수도 있다.
또한, 본 실시예의 설명은 실리콘 산화막이 절연막으로서 사용되는 예를 나타내지만, 본 발명은 절연막으로서 실리콘 옥시나이트라이드막인 경우에 적용될 수 있다. 이 경우에도 또한 계면 근처의 상태에 민감한 응력 누설 및 전하 트랩량의 역효과를 억제하기 위해, 계면 근처가 습식 산화막이 되도록 처리되어야 한다. 즉, RTN(Rapid Thermal Nitridation)(NH3처리) RTO(Rapid Thermal Oxidation)(산화처리)에 의해 실리콘 옥시나이트라이드 절연막이 형성되는 경우, 본 발명의 효과를 얻기 위해서는 본 발명의 습식 산화법이 RTO 공정에서 사용되어야 한다. 이 경우, 양호하게는 본 발명의 습식 산화 공정은 통상 RTO 공정의 산화율에 따라 설정되어야 한다.
또한, 본 실시예의 설명은 수증기 분위기에서 수행되는 습식 산화 처리에 관한 것이지만, 본 발명은 산소와 수소의 연소에 의해 수증기가 발생된 산수소 분위기에서 습식 산화 처리에 적용될 수 있다.
또한, EEPRON 내의 실리콘 기판과 게이트 전극 사이의 게이트 절연막 또는 실리콘 기판과 부동 게이트 사이의 터널 절연막 이외의 게이트 전극을 처리한 후 수행되는 이후-산화 처리에 본 발명이 적용될 수 있다.
본 발명은 그 본질이 변하지 않고 유지되는 한, 상술된 것과는 다른 다양한 형태로 변형될 수 있다.
상술된 바와 같이, 본 발명의 절연막은 다음과 같은 효과를 나타낸다. 즉, 두께가 10㎚ 이하인 얇은 절연막의 경우에도 긴 절연 파괴 수명, 감소된 전하 트랩량 및 상당히 저감된 응력 누설량을 나타낸다. 또한, 본 발명의 절연막 형성 방법에 따르면, 상기 특성을 동시에 만족시키는 절연막을 제공할 수 있다.
본 기술분야의 숙련자에게는 부가적 이점 및 변형이 가능할 것이다. 그러므로, 본 발명은 특정 설명, 대표 장치 및 본원에서 예시되고 설명된 특징으로 한정되지 않는다. 따라서, 첨부된 특허 청구 범위에 의해 정의된 본 발명의 사상 및 범위에서 벗어나지 않고 다양한 변형이 이루어질 수 있다.

Claims (13)

  1. 기판의 표면 상에 형성되며 산소를 함유한 재료로 구성된 절연막에 있어서, 광전자 추출 각제15도°이하로 광전자 분광법에 의해 상기 절연막의 기판표면으로부터 약 1㎚ 두께의 절연막 부분이 분석될때, 상기 절연막의 표면 상에 흡착된 탄소 1s 피크 위치에서 전하 보정이 수행되며, 유사하게 보정된 α-수정 결정 전하로부터 얻어지는 산소 1s 피크 위치에서의 제1피크, 및 산소 1s 피크 위치로부터 각각 +0.87 eV, -0.35 eV 및 -0.83 eV의 위치에서의 제2 내지 제4 피크 내로 상기 절연막의 산소 1s 피크가 절반폭 1.208 eV분리되며, 상기 제3 피크가 상기 제2 및 제4 피크 이상이며, 상기 제1 피크가 제3 피크 이상인 것을 특징으로 하는 절연막.
  2. 제1항에 있어서, 상기 제1 피크의 상대량은 산소 1s 피크 면적의 40% 이상이며, 상기 제3 피크의 상대량은 산소 1s 피크 면적의 30% 이하이며, 상기 제2 및 제4 피크의 상대량은 산소 1s 피크 면적의 20% 이하인 것을 특징으로 하는 절연막.
  3. 제1항에 있어서, 상기 기판은 단결정 실리콘, 다결정 실리콘 및 비정질 실리콘으로 구성된 그룹으로부터 선택된 하나로 제조되는 것을 특징으로 하는 절연막.
  4. 제1항에 있어서, 상기 절연막은 게이트 절연막, 상기 기판과 부동 게이트 사이에 형성된 터널 절연막 및 게이트 버즈 비크 영역(gate bird's beak region)내의 절연막으로 구성된 그룹으로부터 선택된 막인 것을 특징으로 하는 절연막.
  5. 기판 표면 상에 절연막을 형성하는 방법에 있어서, 내부의 분위기가 900℃ 이상으로 유지되는 수증기 분위기의 처리 용기에서 기판을 가열하는 단계; 및 상기 기판을 상기 처리 용기로부터 비활성 가스 분위기로 운반하여 15℃/sec 이상의 최고 온도 감소율로 600℃ 이하의 온도까지 기판을 냉각시키는 단계를 포함하는 것을 특징으로 하는 절연막 형성 방법.
  6. 제5항에 있어서, 상기 기판을 가열하는 상기 단계는 내부의 분위기가 900℃ 이상으로 유지되는 수증기 분위기인 상기 처리 용기 내에 상기 기판을 배치함으로써 수행되는 것을 특징으로 하는 절연막 형성 방법.
  7. 제5항에 있어서, 상기 기판은 25℃/sec 이상의 최고 온도 증가율로 가열되는 것을 특징으로 하는 절연막 형성 방법.
  8. 제5항에 있어서, 상기 수증기 분위기는 수증기 농도가 900℃ 온도의 경우 약 90 ppb 내지 약 1%이며, 1000℃ 온도의 경우 약 1 ppm 내지 약 5%이며, 1100℃의 경우 약 20 ppm 내지 약 10%인 조건을 만족시키는 것을 특징으로 하는 절연막 형성 방법.
  9. 기판 표면 상에 절연막을 형성하는 방법에 있어서, 처리 용기 내에서 100℃ 내지 600℃의 특정 온도로 유지되는 단계; 상기 처리 용기 내에 희석 가스로 희석된 수증기 분위기를 생성하는 단계; 상기 기판을 900℃ 이상의 온도로 가열하는 단계; 및 상기 기판을 15℃/sec 이상의 최고 온도 감소율로 600℃ 이하의 온도까지 냉각시키는 단계를 포함하는 것을 특징으로 하는 절연막 형성 방법.
  10. 제9항에 있어서, 상기 처리 용기의 온도가 열처리 온도의 온도 범위에 도달되기 전에 상기 처리 용기 내에서 희석 가스만의 분위기가 생성되며, 상기 온도 범위에 도달된 후에, 수증기가 희석 가스를 따라 상기 처리 용기에 도입되어 희석된 수증기 분위기를 생성하는 것을 특징으로 하는 절연막 형성 방법.
  11. 제10항에 있어서, 상기 희석 가스는 비활성 가스만을 함유하는 것을 특징으로 하는 절연막 형성 방법.
  12. 제9항에 있어서, 상기 기판은 25℃/sec 이상의 최고 온도 증가율로 가열되는 것을 특징으로 하는 절연막 형성 방법.
  13. 제9항에 있어서, 상기 수증기 분위기는 수증기 농도가 900℃ 온도의 경우 약 90 ppb 내지 약 1%이며, 1000℃의 경우 약 1 ppm 내지 약 5%이며, 1100℃의 경우 약 20 ppm 내지 약 10%인 조건을 만족시키는 것을 특징으로 하는 절연막 형성 방법.
KR1019960040837A 1995-09-19 1996-09-19 절연막 및 그 형성 방법 KR100201038B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-240003 1995-09-19
JP24000395 1995-09-19
JP06114096A JP3805825B2 (ja) 1995-09-19 1996-03-18 絶縁膜の形成方法
JP96-061140 1996-03-18

Publications (1)

Publication Number Publication Date
KR100201038B1 true KR100201038B1 (ko) 1999-06-15

Family

ID=26402173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960040837A KR100201038B1 (ko) 1995-09-19 1996-09-19 절연막 및 그 형성 방법

Country Status (3)

Country Link
US (2) US5959329A (ko)
JP (1) JP3805825B2 (ko)
KR (1) KR100201038B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124869B1 (ko) * 2003-07-04 2012-03-27 가부시끼가이샤 도시바 실리콘 산화막의 형성 방법 및 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227530B (en) 1997-03-05 2005-02-01 Hitachi Ltd Manufacturing method of semiconductor integrated circuit device
JP2000260867A (ja) * 1999-03-09 2000-09-22 Toshiba Corp 半導体装置および半導体装置の製造方法
JP3875455B2 (ja) * 1999-04-28 2007-01-31 株式会社東芝 半導体装置の製造方法
GB2355850A (en) * 1999-10-26 2001-05-02 Mitel Semiconductor Ab Forming oxide layers in semiconductor layers
US6555407B1 (en) 1999-10-26 2003-04-29 Zarlink Semiconductor Ab Method for the controlled oxidiation of materials
US6632747B2 (en) * 2001-06-20 2003-10-14 Texas Instruments Incorporated Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
KR100466312B1 (ko) * 2002-08-07 2005-01-13 삼성전자주식회사 유전막을 갖는 반도체 장치의 제조방법
US7101812B2 (en) * 2002-09-20 2006-09-05 Mattson Technology, Inc. Method of forming and/or modifying a dielectric film on a semiconductor surface
KR100583609B1 (ko) * 2004-07-05 2006-05-26 삼성전자주식회사 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법
US7679951B2 (en) * 2007-12-21 2010-03-16 Palo Alto Research Center Incorporated Charge mapping memory array formed of materials with mutable electrical characteristics

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289364A (ja) * 1985-10-16 1987-04-23 Seiko Instr & Electronics Ltd 不揮発性半導体記憶装置
JPH01292864A (ja) * 1988-05-20 1989-11-27 Fujitsu Ltd 半導体装置の製造方法
JPH0320088A (ja) * 1989-06-16 1991-01-29 Matsushita Electron Corp 半導体記憶装置の製造方法
US5880041A (en) * 1994-05-27 1999-03-09 Motorola Inc. Method for forming a dielectric layer using high pressure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124869B1 (ko) * 2003-07-04 2012-03-27 가부시끼가이샤 도시바 실리콘 산화막의 형성 방법 및 장치

Also Published As

Publication number Publication date
JPH09148461A (ja) 1997-06-06
US6368984B1 (en) 2002-04-09
US5959329A (en) 1999-09-28
JP3805825B2 (ja) 2006-08-09

Similar Documents

Publication Publication Date Title
CA1284236C (en) Semiconductor device with low defect density oxide
KR100390686B1 (ko) 질소산화물 게이트 유전체 및 그 형성방법
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
KR100266519B1 (ko) 다중레벨구조의절연체를가진반도체장치및그제조방법
US7217659B2 (en) Process for producing materials for electronic device
US6459126B1 (en) Semiconductor device including a MIS transistor
KR20010060567A (ko) 반도체 소자의 게이트 산화막 형성방법
KR19990023305A (ko) 반도체 소자의 제조 방법
KR100201038B1 (ko) 절연막 및 그 형성 방법
KR100207485B1 (ko) 반도체장치의 커패시터 제조방법
JPS6369238A (ja) 高い降伏電圧を呈する酸窒化シリコン薄膜の形成方法
US20020024118A1 (en) Semiconductor device having a capacitor and a fabrication process thereof
US7176079B2 (en) Method of fabricating a semiconductor device with a wet oxidation with steam process
US6544908B1 (en) Ammonia gas passivation on nitride encapsulated devices
US20040185676A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20020001932A1 (en) Method for forming a gate for semiconductor devices
US6323114B1 (en) Stacked/composite gate dielectric which incorporates nitrogen at an interface
JP3548563B2 (ja) 半導体装置の製造方法
JPH06318588A (ja) 半導体装置の製造方法
JPH09260372A (ja) 半導体装置の絶縁膜の形成方法
US20020187651A1 (en) Method for making a semiconductor device
KR100799057B1 (ko) 플래시 메모리 소자의 제조 방법
KR19980082470A (ko) 비휘발성 기억소자의 폴리실리콘층간 유전체막 형성방법
KR20030040733A (ko) 반도체 장치에서 유전막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee