JPS6289364A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPS6289364A JPS6289364A JP60230184A JP23018485A JPS6289364A JP S6289364 A JPS6289364 A JP S6289364A JP 60230184 A JP60230184 A JP 60230184A JP 23018485 A JP23018485 A JP 23018485A JP S6289364 A JPS6289364 A JP S6289364A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- oxide film
- floating gate
- cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 abstract 4
- 239000001272 nitrous oxide Substances 0.000 abstract 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電気的に書き込み・消去を容易に行えるフロ
ーティングゲート型不揮発性半導体記憶装置（以下、フ
ローティングゲート型ＥＥＰＲＯＭと呼ぶことにする。
ーティングゲート型不揮発性半導体記憶装置（以下、フ
ローティングゲート型ＥＥＰＲＯＭと呼ぶことにする。
）に関する。
この発明はフローティングゲート型ＥＥＰＲＯＭの浮遊
ゲート電極と電荷をやりとりするトンネル酸化膜をＣＶ
Ｄ絶縁膜を使用することによって、従来の熱酸化膜に比
べ、多数回の書き込み・消去を可能としたものである。
ゲート電極と電荷をやりとりするトンネル酸化膜をＣＶ
Ｄ絶縁膜を使用することによって、従来の熱酸化膜に比
べ、多数回の書き込み・消去を可能としたものである。
従来のフローティングゲート型ＥＥＰＲＯＭの断面を第
２図に示す。フローティングゲート型ＥＥＦＲＯＭの書
き込み・消去は、薄い酸化膜（１００〜１５０人）を介
してＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル電流で行
われている。従来、前記書き込み・消去用の薄い酸化膜
は、熱酸化膜によって形成されていた。
２図に示す。フローティングゲート型ＥＥＦＲＯＭの書
き込み・消去は、薄い酸化膜（１００〜１５０人）を介
してＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル電流で行
われている。従来、前記書き込み・消去用の薄い酸化膜
は、熱酸化膜によって形成されていた。
しかしながら、従来の書き込み・消去用の熱酸化膜１５
は、書き込み・消去回数が１０４回程度になると絶縁破
壊を生ずるという欠点を有していた。
は、書き込み・消去回数が１０４回程度になると絶縁破
壊を生ずるという欠点を有していた。
上記問題点を解決するために、この発明は書き込み消去
用絶縁膜を熱酸化膜を用いずに、ＣＶＤ絶縁膜を用いる
。従来ＣＶＤ絶縁膜は密度が低く、リーク電流が多い等
熱酸化膜に比べ、特性が劣るといわれていたが、７００
℃以上の高温で作成した高温ＣＶＤ酸化膜は熱酸化膜よ
り特性が優れていることがわかった。
用絶縁膜を熱酸化膜を用いずに、ＣＶＤ絶縁膜を用いる
。従来ＣＶＤ絶縁膜は密度が低く、リーク電流が多い等
熱酸化膜に比べ、特性が劣るといわれていたが、７００
℃以上の高温で作成した高温ＣＶＤ酸化膜は熱酸化膜よ
り特性が優れていることがわかった。
すなわち、ＣＶＤ絶縁膜は１００人と薄い領域において
熱酸化膜に比べ破壊電流密度が大きく、絶縁破壊しにく
い優れた特性のＣＶＤ絶縁膜が得られた。このＣＶＤ絶
縁膜をトンネル絶縁膜として使用した。
熱酸化膜に比べ破壊電流密度が大きく、絶縁破壊しにく
い優れた特性のＣＶＤ絶縁膜が得られた。このＣＶＤ絶
縁膜をトンネル絶縁膜として使用した。
上記のようにフローティングゲート型ＥＥＰＲＯＭの書
き込み・消去用絶縁膜をＣＶＤ絶縁膜を用いれば、書き
込み・消去回数を１０６回程度と従来に比べ１００倍以
上と大幅に増大させる事ができた。
き込み・消去用絶縁膜をＣＶＤ絶縁膜を用いれば、書き
込み・消去回数を１０６回程度と従来に比べ１００倍以
上と大幅に増大させる事ができた。
以下、本発明を実施例を用いて説明する。第１図は本発
明の第１の実施例を示すフローティングゲート型ＥＥＦ
ＲＯＭの断面図である。
明の第１の実施例を示すフローティングゲート型ＥＥＦ
ＲＯＭの断面図である。
Ｐ型の半導体基板１の表面にＮ１導電型のソース領域２
とドレイン領域３、その上にゲート酸化膜４があり、ド
レイン近傍の小領域上に１００人のＣＶＤ絶縁膜５、そ
の上に浮遊ゲート電極６と第２ゲート酸化膜７と制御ゲ
ート電極８がある。
とドレイン領域３、その上にゲート酸化膜４があり、ド
レイン近傍の小領域上に１００人のＣＶＤ絶縁膜５、そ
の上に浮遊ゲート電極６と第２ゲート酸化膜７と制御ゲ
ート電極８がある。
前記ＣＶＤ絶縁膜５はジクロルシラン（ＳｉＨｚＣβ２
）と亜酸化チッ素（Ｎ２ ｏ）を用い、生成温度として
７００〜９００℃の減圧下で生成した膜である。このＣ
ＶＤ絶縁膜５は、１００人と薄い領域において熱酸化膜
１５に比べ、破壊電流密度が大きく、絶縁破壊しにくい
ので書き込み・消去回数を大幅に増大させることができ
る。
）と亜酸化チッ素（Ｎ２ ｏ）を用い、生成温度として
７００〜９００℃の減圧下で生成した膜である。このＣ
ＶＤ絶縁膜５は、１００人と薄い領域において熱酸化膜
１５に比べ、破壊電流密度が大きく、絶縁破壊しにくい
ので書き込み・消去回数を大幅に増大させることができ
る。
なお、本実施例ではＣＶＤ絶縁膜５はＣＶＤ酸化膜を用
いたが、ＣＶＤ酸化膜に限ることはない。
いたが、ＣＶＤ酸化膜に限ることはない。
第４図に本発明の第１の実施例のＣＶＤ絶縁膜を用いた
フローティングゲート型ＥＥＰＲＯＭと従来の熱酸化膜
を用いたＥＥＰＲＯＭの書き換え特性を示す。第４図は
、横軸に書き込み・消去回数、縦軸にしきい値（ＶＴＲ
）をとったものである。
フローティングゲート型ＥＥＰＲＯＭと従来の熱酸化膜
を用いたＥＥＰＲＯＭの書き換え特性を示す。第４図は
、横軸に書き込み・消去回数、縦軸にしきい値（ＶＴＲ
）をとったものである。
この図より、熱酸化膜１５を用いたＥＥＦＲＯＭは、１
０４回程度の書き込み・消去回数で絶縁破壊するのに対
し、ＣＶＤ絶縁膜５を用いたＥＥＰＲＯＭは、１０６回
程度まで破壊せず、しきい値変化も小さく信転性の高い
ＥＥＰＲＯＭであることが、わかる。
０４回程度の書き込み・消去回数で絶縁破壊するのに対
し、ＣＶＤ絶縁膜５を用いたＥＥＰＲＯＭは、１０６回
程度まで破壊せず、しきい値変化も小さく信転性の高い
ＥＥＰＲＯＭであることが、わかる。
その理由を以下に記す。ＣＶＤ絶縁膜５と熱酸化膜１５
の破壊電流密度を第５図に示す。第５図は横軸に酸化膜
厚、縦軸に破壊電流密度をとったものである。この図よ
り、ＣＶＤ絶縁膜５は、熱酸化膜１５に比べ、大きな破
壊電流密度を示すことがわかる。したがってＣＶＤ絶縁
膜５は、熱酸化膜１５に比べ、書き込み・消去回数を大
幅に増加させることができる。
の破壊電流密度を第５図に示す。第５図は横軸に酸化膜
厚、縦軸に破壊電流密度をとったものである。この図よ
り、ＣＶＤ絶縁膜５は、熱酸化膜１５に比べ、大きな破
壊電流密度を示すことがわかる。したがってＣＶＤ絶縁
膜５は、熱酸化膜１５に比べ、書き込み・消去回数を大
幅に増加させることができる。
第３図は本発明の第２の実施例を示すフローティングゲ
ート型ＥＥＰＲＯＭの断面図である。
ート型ＥＥＰＲＯＭの断面図である。
Ｐ型の半導体基板２１の表面にＮ＋導電型のソース領域
２２とドレイン領域２３、その上にゲート酸化膜２４と
浮遊ゲート電極２６、さらに前記浮遊ゲート電極２６の
左上に第２ゲート酸化膜２７と制御ゲート電極２８があ
り、前記浮遊ゲート電極２６の右上には、１００人のＣ
ＶＤ絶縁膜と前記浮遊ゲート電極２６と電荷をやりとり
する電極２９がある。
２２とドレイン領域２３、その上にゲート酸化膜２４と
浮遊ゲート電極２６、さらに前記浮遊ゲート電極２６の
左上に第２ゲート酸化膜２７と制御ゲート電極２８があ
り、前記浮遊ゲート電極２６の右上には、１００人のＣ
ＶＤ絶縁膜と前記浮遊ゲート電極２６と電荷をやりとり
する電極２９がある。
本実施例においてＣＶＤ絶縁膜２５の下にある浮遊ゲー
ト電極２６が多結晶シリコンで形成されている場合もあ
る。このような場合でもＣＶＤ絶縁膜２５を用いたＥＥ
ＦＲＯＭは、第１の実施例と同様に熱酸化膜を用いたＥ
ＥＰＲＯＭに比べ、書き込み・消去回数を大幅に増大さ
せる事ができる。
ト電極２６が多結晶シリコンで形成されている場合もあ
る。このような場合でもＣＶＤ絶縁膜２５を用いたＥＥ
ＦＲＯＭは、第１の実施例と同様に熱酸化膜を用いたＥ
ＥＰＲＯＭに比べ、書き込み・消去回数を大幅に増大さ
せる事ができる。
この発明は以上の説明で明らかなようにフローティング
ゲート型ＥＥＰＲＯＭのトンネル酸化膜をＣＶＤ絶縁膜
５を使用することによって、従来の熱酸化膜１５に比べ
、書き込み・消去回数を１００倍程度増大させることが
できる効果を有する。
ゲート型ＥＥＰＲＯＭのトンネル酸化膜をＣＶＤ絶縁膜
５を使用することによって、従来の熱酸化膜１５に比べ
、書き込み・消去回数を１００倍程度増大させることが
できる効果を有する。
したがって、本発明は信顛性の高いフローティングゲー
ト型ＥＥＦＲＯＭを提供できる。
ト型ＥＥＦＲＯＭを提供できる。
第１図は本発明の第１の実施例のフローティングゲート
型ＥＥＰＲＯＭの断面図、第２図は従来のフローティン
グゲート型ＥＥＰＲＯＭの断面図、第３図は本発明の第
２の実施例のフローティングゲート型ＥＥＰＲＯＭの断
面図、第４図は本発明のＣＶＤ絶縁膜を用いたＥ Ｅ
Ｐ Ｒ，ＯＭと従来の熱酸化膜を用いたＥＥＰＲＯＭの
書き換え特性を示す図、第５図はＣＶＤ絶縁膜及び熱酸
化膜の破壊電流密度を示す図である。 １ 、 ２１−−−−−Ｐ型シリコン基板２．２２−−
−−−−−ソース領域 ３．２３−−・−ドレイン領域 ４．２４＝−−・−ゲート酸化膜 ５．２５−−−・−ＣＶＤ絶縁膜 ６ 、 ２６−＝−−−−浮遊ゲート電極７．２７−・
−第２のゲート酸化膜 ８ 、 ２８−−−−−−−制御ゲート電極１５−−−
−−−一熱酸化膜 ２９−−−−−一浮遊ゲート電極と電荷をやりとりする
電極 以上 出願人 セイコー電子工業株式会社 呑針 ／乙 且虻 刀７ （Ａ） 第４回
型ＥＥＰＲＯＭの断面図、第２図は従来のフローティン
グゲート型ＥＥＰＲＯＭの断面図、第３図は本発明の第
２の実施例のフローティングゲート型ＥＥＰＲＯＭの断
面図、第４図は本発明のＣＶＤ絶縁膜を用いたＥ Ｅ
Ｐ Ｒ，ＯＭと従来の熱酸化膜を用いたＥＥＰＲＯＭの
書き換え特性を示す図、第５図はＣＶＤ絶縁膜及び熱酸
化膜の破壊電流密度を示す図である。 １ 、 ２１−−−−−Ｐ型シリコン基板２．２２−−
−−−−−ソース領域 ３．２３−−・−ドレイン領域 ４．２４＝−−・−ゲート酸化膜 ５．２５−−−・−ＣＶＤ絶縁膜 ６ 、 ２６−＝−−−−浮遊ゲート電極７．２７−・
−第２のゲート酸化膜 ８ 、 ２８−−−−−−−制御ゲート電極１５−−−
−−−一熱酸化膜 ２９−−−−−一浮遊ゲート電極と電荷をやりとりする
電極 以上 出願人 セイコー電子工業株式会社 呑針 ／乙 且虻 刀７ （Ａ） 第４回
Claims (3)
- （１）一導電型の半導体基板の所定の領域に反対導電型
のソース領域とドレイン領域と、前記両領域間の基板表
面上のゲート絶縁膜と前記ゲート絶縁膜上の浮遊ゲート
電極と前記浮遊ゲート電極とトンネル絶縁膜を介して形
成された前記浮遊ゲート電極と電荷をやりとりする電極
とさらに前記浮遊ゲート電極上に絶縁膜を介して設けら
れた制御ゲート電極とからなる不揮発性半導体記憶装置
において前記トンネル絶縁膜が、ＣＶＤ絶縁膜からなる
ことを特徴とする不揮発性半導体記憶装置。 - （２）前記ＣＶＤ絶縁膜が、形成温度７００℃以上のＣ
ＶＤシリコン酸化膜からなることを特徴とする特許請求
の範囲第１項記載の不揮発性半導体記憶装置。 - （３）浮遊ゲート電極と前記電荷をやりとりする電極を
前記ドレイン領域が兼ねていることを特徴とする特許請
求の範囲第１項または第２項記載の不揮発性半導体記憶
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60230184A JPS6289364A (ja) | 1985-10-16 | 1985-10-16 | 不揮発性半導体記憶装置 |
| EP86307290A EP0219241A3 (en) | 1985-10-16 | 1986-09-23 | Non-volatile semiconductor memory |
| US07/241,752 US5122847A (en) | 1985-10-16 | 1988-09-07 | Non-volatile semiconductor memory with CVD tunnel oxide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60230184A JPS6289364A (ja) | 1985-10-16 | 1985-10-16 | 不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6289364A true JPS6289364A (ja) | 1987-04-23 |
Family
ID=16903913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60230184A Pending JPS6289364A (ja) | 1985-10-16 | 1985-10-16 | 不揮発性半導体記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5122847A (ja) |
| EP (1) | EP0219241A3 (ja) |
| JP (1) | JPS6289364A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225365A (ja) * | 1988-03-04 | 1989-09-08 | Fujitsu Ltd | 半導体記憶装置及びその書込方法 |
| JPH01289282A (ja) * | 1988-05-17 | 1989-11-21 | Ricoh Co Ltd | 半導体記憶装置 |
| US6884295B2 (en) | 2000-05-29 | 2005-04-26 | Tokyo Electron Limited | Method of forming oxynitride film or the like and system for carrying out the same |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63310179A (ja) * | 1987-06-12 | 1988-12-19 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリ− |
| KR890003030A (ko) * | 1987-07-08 | 1989-04-12 | 미다 가쓰시게 | 플로팅 게이트를 갖는 반도체장치 |
| US5095344A (en) * | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
| US5168465A (en) * | 1988-06-08 | 1992-12-01 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
| US5198380A (en) * | 1988-06-08 | 1993-03-30 | Sundisk Corporation | Method of highly compact EPROM and flash EEPROM devices |
| JP2846822B2 (ja) * | 1994-11-28 | 1999-01-13 | モトローラ株式会社 | ２層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム方法 |
| JP3805825B2 (ja) | 1995-09-19 | 2006-08-09 | 株式会社東芝 | 絶縁膜の形成方法 |
| US5869370A (en) * | 1997-12-29 | 1999-02-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Ultra thin tunneling oxide using buffer CVD to improve edge thinning |
| TW454354B (en) * | 1998-07-22 | 2001-09-11 | Winbond Electronics Corp | Improved structure of nonvolatile memory and the manufacturing process thereof |
| EP2423247A1 (de) | 2010-08-30 | 2012-02-29 | Rhein Chemie Rheinau GmbH | Neuartige wässrige Resorcin-Formaldehyd-Latex-Dispersionen, ein Verfahren zu deren Herstellung und deren Verwendung |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4002512A (en) * | 1974-09-16 | 1977-01-11 | Western Electric Company, Inc. | Method of forming silicon dioxide |
| US4288256A (en) * | 1977-12-23 | 1981-09-08 | International Business Machines Corporation | Method of making FET containing stacked gates |
| US4274012A (en) * | 1979-01-24 | 1981-06-16 | Xicor, Inc. | Substrate coupled floating gate memory cell |
| DE2916884C3 (de) * | 1979-04-26 | 1981-12-10 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Programmierbare Halbleiterspeicherzelle |
| DE3007892C2 (de) * | 1980-03-01 | 1982-06-09 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Floating-Gate-Speicherzelle |
| US4535349A (en) * | 1981-12-31 | 1985-08-13 | International Business Machines Corporation | Non-volatile memory cell using a crystalline storage element with capacitively coupled sensing |
| JPS59112657A (ja) * | 1982-09-30 | 1984-06-29 | フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン | 書込可能なリ−ドオンリ−メモリ |
| US4688078A (en) * | 1982-09-30 | 1987-08-18 | Ning Hseih | Partially relaxable composite dielectric structure |
-
1985
- 1985-10-16 JP JP60230184A patent/JPS6289364A/ja active Pending
-
1986
- 1986-09-23 EP EP86307290A patent/EP0219241A3/en not_active Withdrawn
-
1988
- 1988-09-07 US US07/241,752 patent/US5122847A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225365A (ja) * | 1988-03-04 | 1989-09-08 | Fujitsu Ltd | 半導体記憶装置及びその書込方法 |
| JPH01289282A (ja) * | 1988-05-17 | 1989-11-21 | Ricoh Co Ltd | 半導体記憶装置 |
| US6884295B2 (en) | 2000-05-29 | 2005-04-26 | Tokyo Electron Limited | Method of forming oxynitride film or the like and system for carrying out the same |
| US7211295B2 (en) | 2000-05-29 | 2007-05-01 | Tokyo Electron Limited | Silicon dioxide film forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0219241A3 (en) | 1988-08-24 |
| US5122847A (en) | 1992-06-16 |
| EP0219241A2 (en) | 1987-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI358834B (ja) | ||
| JPS6289364A (ja) | 不揮発性半導体記憶装置 | |
| JPH0581072B2 (ja) | ||
| KR20070010418A (ko) | 2비트 메모리 셀을 포함하는 비휘발성 반도체 집적 회로장치 및 그 제조 방법 | |
| King et al. | A long-refresh dynamic/quasi-nonvolatile memory device with 2-nm tunneling oxide | |
| US6046086A (en) | Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash | |
| JPH0661505A (ja) | メモリ・セル、その製造方法および方向性誘電体材料 | |
| JPH05267684A (ja) | 不揮発性記憶素子 | |
| JP3241316B2 (ja) | フラッシュメモリの製造方法 | |
| JPS6320387B2 (ja) | ||
| JP2007534157A (ja) | 自己整合型電荷分離構造ｎｒｏｍフラッシュメモリ | |
| US6518617B1 (en) | Nonvolatile semiconductor memory device | |
| JP2006066695A (ja) | 半導体装置およびその製造方法 | |
| TWI750394B (zh) | 非揮發性記憶體單元及其形成方法 | |
| JP5002172B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH05129564A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH02125470A (ja) | 半導体不揮発性メモリ | |
| US10497706B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0577188B2 (ja) | ||
| JP2649511B2 (ja) | 半導体記憶装置 | |
| US20090179252A1 (en) | Flash memory device including multilayer tunnel insulator and method of fabricating the same | |
| CN108695331B (zh) | 存储器及其编程方法、擦除方法和读取方法、电子装置 | |
| JPH0746704B2 (ja) | 半導体記憶装置 | |
| JPS63310179A (ja) | 半導体不揮発性メモリ− | |
| TW445653B (en) | EEPROM manufacture method and its device |