CN107946233A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN107946233A
CN107946233A CN201711085712.8A CN201711085712A CN107946233A CN 107946233 A CN107946233 A CN 107946233A CN 201711085712 A CN201711085712 A CN 201711085712A CN 107946233 A CN107946233 A CN 107946233A
Authority
CN
China
Prior art keywords
metal layer
groove
semiconductor structure
semiconductor substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711085712.8A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Ruili Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruili Integrated Circuit Co Ltd filed Critical Ruili Integrated Circuit Co Ltd
Priority to CN201711085712.8A priority Critical patent/CN107946233A/zh
Publication of CN107946233A publication Critical patent/CN107946233A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种应用于存储器的半导体结构及其制备方法，半导体结构的制备方法包括如下步骤：1）提供一半导体衬底，半导体衬底内形成有沟槽；2）于沟槽内及半导体衬底上表面沉积金属层；及，3）将金属层进行真空环境下的高温回流处理，使得金属层发生回流以形成回流金属层填满沟槽。本发明通过在沟槽内沉积金属层后进行高温回流处理，金属层会在回流状态下自所述沟槽的开口处向所述沟槽的底部流动，从而将所述沟槽填满并确保填充于沟槽内的金属层内不会有孔洞的存在；同时，高温回流工艺会让金属原子再结晶从而形成反射率较高的高品质回流金属层，从而增强半导体器件的电迁移性能及使用寿命。

Description

半导体结构及其制备方法
技术领域
本发明属于半导体制备工艺技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
在现有半导体工艺中，使用物理气相沉积工艺(PVD)沉积铝膜等金属层是很多半导体工艺中必须的步骤。在现有的工艺中，一般是通过将晶圆置于真空反应室内加热至一定温度，采用溅射方法沉积的一步工艺。
然而，随着器件小型化的不断深入，半导体结构的尺寸越来越小，尤其是当半导体产品的关键尺寸缩小到30nm以下时，致使填充沟槽及通孔的难度越来越大。在使用现有的沉积工艺进行高深宽比的沟槽10(譬如接触孔)进行金属层11(譬如铝层)填充时，很容易使得所述金属层11不能填满所述沟槽10(如图1所示，所述沟槽10内的所述金属层11内侧有间隙12)或在所述沟槽10内填充的所述金属层11中形成孔洞12，而如果所述金属层11不能填满所述沟槽10或填充于所述沟槽10内的所述金属层11中有所述孔洞12存在，必然会导致半导体器件性能的下降，甚至导致半导体器件的失效。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制备方法，用于解决现有技术中采用现有沉积工艺对沟槽进行金属填充时会在填充的金属层内形成孔洞，从而导致半导体器件性能下降，甚至导致半导体器件失效的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构制备方法，所述半导体结构的制备方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有沟槽；
2)于所述沟槽内及所述半导体衬底上表面沉积金属层；及，
3)将所述金属层进行真空环境下的高温回流处理，使得所述金属层发生回流以形成回流金属层填满所述沟槽。
作为本发明的一种优选方案，步骤1)与步骤2)之间还包括步骤：将所述半导体衬底进行加热，以去除所述半导体衬底表面水汽。
作为本发明的一种优选方案，步骤1)与步骤2)之间还包括步骤：形成浸润层于所述半导体衬底的上表面、所述沟槽的底部及侧壁，步骤2)中，所述金属层沉积于所述浸润层的外表面。
作为本发明的一种优选方案，步骤2)中形成的所述金属层包括铝层。
作为本发明的一种优选方案，步骤1)中，所述半导体衬底内所述沟槽的数量为多个，多个所述沟槽于所述半导体衬底内间隔排布。
作为本发明的一种优选方案，步骤3)中，在高温回流处理过程总持续进行除气。
作为本发明的一种优选方案，步骤2)中，采用物理气相沉积工艺于所述沟槽内及所述半导体衬底上表面沉积所述金属层。
作为本发明的一种优选方案，所述金属层的沉积温度小于或等于100℃，所述金属层的厚度为5000埃～6000埃，沉积时间为1分钟～5分钟。
作为本发明的一种优选方案，步骤3)之后还包括如下步骤：
4)将高温回流处理后的所述半导体衬底冷却至室温；及，
5)去除位于所述半导体衬底上表面的所述回流金属层。
作为本发明的一种优选方案，步骤3)中，将所述沟槽内及上表面形成有所述金属层的所述半导体衬底置于真空反应腔室内，于大于400℃的反应温度条件下进行高温处理，以使得所述金属层发生回流以形成所述回流金属层填满所述沟槽。
作为本发明的一种优选方案，所述反应温度为440℃～550℃，所述反应时间为30秒～180秒，所述真空反应腔室内的真空度大于10-8Pa。
本发明还提供一种半导体结构，所述半导体结构包括：
半导体衬底，所述半导体衬底内形成有沟槽；及
回流金属层，填充于所述沟槽内。
作为本发明的一种优选方案，所述回流金属层的材质包括铝。
作为本发明的一种优选方案，所述回流金属层的上表面与所述半导体衬底的上表面相平齐。
作为本发明的一种优选方案，所述沟槽的深宽比小于等于2。
作为本发明的一种优选方案，所述半导体结构还包括浸润层，位于所述沟槽内，以作为所述回流金属层与所述半导体衬底之间的结合内衬。
作为本发明的一种优选方案，所述浸润层的材质包括钛或氮化钛的其中之一。
作为本发明的一种优选方案，所述半导体衬底的底部设有晶体管结构，所述晶体管结构具有栅结构，所述半导体结构还包括：
电容器结构，位于所述半导体衬底上；
其中，所述回流金属层位于所述电容器结构与所述晶体管结构之间，所述回流金属层分段隔离层多个节点接触，以电连接所述晶体管结构受到由所述栅结构开关启动的漏极区与所述电容器结构的下电极。
如上所述，本发明半导体结构及其制备方法，具有以下有益效果：本发明通过在沟槽内沉积金属层后进行高温回流处理，金属层会在回流状态下自所述沟槽的开口处向所述沟槽的底部流动，从而将所述沟槽填满并确保填充于沟槽内的金属层内不会有孔洞的存在；同时，高温回流工艺会让金属原子再结晶从而形成反射率较高的高品质回流金属层，回流后形成的回流金属层的反射率可以达到回流前金属层的反射率的两倍，从而增强半导体器件的电迁移性能及使用寿命。
附图说明
图1显示为现有技术中填充沟槽时金属层未能填满沟槽的结构示意图。
图2显示为现有技术中填充沟槽时填充于沟槽内的金属层中有孔洞的结构示意图。
图3显示为本发明实施例一中提供的半导体结构的制备方法的流程图。
图4至图8显示为本发明实施例一中提供的半导体结构的制备方法中各步骤对应的结构示意图，其中，图8为本发明的半导体结构的一种结构示例。
图9显示为本发明实施例二中提供的半导体结构的一种结构示意图。
元件标号说明
10 沟槽
11 金属层
12 间隙
13 孔洞
20 半导体衬底
21 沟槽
22 浸润层
23 金属层
24 回流金属层
25 晶体管结构
251 栅结构
252 漏极区
26 电容器结构
261 下电极
S1～S3 步骤1)～步骤3)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图3，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有沟槽；
2)于所述沟槽内及所述半导体衬底上表面沉积金属层；及，
3)将所述金属层进行真空环境下的高温回流处理，使得所述金属层发生回流以形成回流金属层填满所述沟槽。
在步骤1)中，请参阅图3中的S1步骤及图4，提供一半导体衬底20，所述半导体衬底20内形成有沟槽21。
作为示例，所述半导体衬底20可以为本领域普通技术所熟悉的任意可以形成所述沟槽21且该所述沟槽21需要被填充的半导体结构，如半导体器件的层间介质层，可以形成所述沟槽21，其填充后形成电连接结构(譬如，导电栓)，以作为上下器件层的互连结构。所述半导体衬底20的材料可以为但不限于二氧化硅、氮化镓或蓝宝石等等。
作为示例，所述半导体衬底20内形成的所述沟槽21的数量可以为多个，多个所述沟槽21在所述半导体衬底20内间隔排布。多个所述沟槽21可以在所述半导体衬底20内等间距间隔排布，也可以非等间距排布。图4仅以所述半导体衬底20内形成有一个所述沟槽21作为示例，所述沟槽21的实际数量不以此为限。
作为示例，所述沟槽21的截面形状可以根据实际需要进行设定，优选地，本实施例中，所述沟槽21的截面形状可以为长方形、梯形、U型等任意可以实现填充的形状。
作为示例，所述沟槽21的深宽比可以根据实际需要进行设定，优选地，本实施例中，所述沟槽21的深宽比小于或等于2。
作为示例，步骤1)之后还包括如下步骤：将所述半导体衬底20进行加热，以去除所述半导体衬底20表面的水汽。具体的，可以将所述半导体衬底20置于高挥发性物质处理(Degas)反应室进行加热，以去除所述半导体衬底20表面的水汽。
作为示例，如图5所示，去除所述半导体衬底20表面的水汽之后，还包括如下步骤：形成浸润层于所述半导体衬底20的上表面、所述沟槽21的底部及侧壁。具体的，可以采用物理气相沉积工艺(PVD)或化学气相沉积工艺(CVD)形成所述浸润层22。所述浸润层22的材料可以为钛(Ti)或氮化钛(TiN)等等。
在步骤2)中，请参阅图3中的S2步骤及图6，于所述沟槽21内及所述半导体衬底20上表面沉积金属层23。
作为示例，可以采用物理气相沉积工艺于所述沟槽21内及所述半导体衬底20上表面沉积所述金属层23，其中，所述金属层23的沉积温度小于或等于100℃，即于小于或等于100℃的温度下采用物理气相沉积工艺于所述沟槽21内及所述半导体衬底20上表面沉积所述金属层23。优选地，本实施例中，沉积温度为25℃～100℃。
作为示例，所述金属层23可以包括但不仅限于铝层，所述金属层23可以为未掺杂的纯铝层，也可以为掺杂有一些改质元素的铝层。当然，在其他示例中，所述金属层23还可以为铜等其他金属层。
作为示例，所述金属层23的厚度可以根据所述沟槽21的深度进行设定，优选地，本实施例中，所述金属层23的厚度可以为但不仅限于5000埃～6000埃，采用物理气相沉积工艺于所述沟槽21内及所述半导体衬底20上表面沉积所述金属层23的沉积时间可以为但不仅限于1分钟～5分钟。当然，在其他示例中，所述金属层23的厚度及沉积时间还可以根据实际需要进行调整，但需要注意的是，该步骤中沉积的所述金属层23至少应基本能填满所述沟槽21，以确保在后续高温回流工艺后形成的回流金属层可以填满所述沟槽21。
在步骤3)中，请参阅图3中的S3步骤及图7，将所述金属层23进行真空环境下的高温回流处理，使得所述金属层23发生回流以形成回流金属层24填满所述沟槽21。
作为示例，可以将所述沟槽21内及上表面形成有所述金属层23的所述半导体衬底20(即步骤2)得到的结构)置于一真空反应腔室内，于大于400℃的反应温度条件下对步骤2)得到的所述结构进行高温处理，以使得所述金属层23发生回流以形成所述回流金属层24填满所述沟槽21。在大于400℃的反应温度条件下进行处理时，所述金属层23在该高温条件下会具有流动性(譬如，溶化等等)，具有流动性的所述金属层23的原子在重力作用下会自所述沟槽21顶部的开口处向所述沟槽21的底部回流，图7中的箭头的方向表示所述金属层23回流的方向，从而将所述沟槽21填满，由于在回流的过程中，所述金属层23内的空气等气体会被排出，进而可以确保填充于所述沟槽21内的所述回流金属层24内不会有孔洞。同时，高温回流工艺会使得所述金属层23内的金属原子再结晶从而形成反射率较高的高品质回流金属层，回流后形成的所述回流金属层24的反射率可以达到回流前所述金属层23的反射率的两倍，从而增强半导体器件的电迁移性能及使用寿命。
作为示例，高温回流处理的反应温度优选为440℃～550℃，当然，在其他示例中，高温回流处理的反应温度还可以根据实际需要设定为其他温度值。
作为示例，高温回流处理的时间可以根据实际需要进行设定，优选地，本实施例中，高温回流处理的时间可以为30秒～180秒。
作为示例，所述真空反应腔室内的真空度应达到一定数值，以进一步确保回流后填充于所述沟槽21内的所述回流金属层24内不会形成孔洞。优选地，本实施例中，所述真空反应腔室内的真空度应至少大于10-8Pa，即所述真空反应腔室内的压强应该至少小于10- 8Pa。
作为示例，将所述金属层23进行真空环境下的高温回流处理的过程中还可以持续进行除气(outgassing)。
作为示例，步骤3)之后还包括如下步骤：
4)将高温回流处理后的所述半导体衬底20冷却至室温；及，
5)去除位于所述半导体衬底20上表面的所述回流金属层24。
作为示例，步骤4)中，将步骤3)处理后的所述半导体衬底20自所述真空反应腔室内取出后，可以采用自然冷却的方式冷却至室温，也可以风冷等其他降温方式强制冷却至室温。
作为示例，步骤)5中，可以采用但不仅限于化学机械研磨工艺(CMP)去除位于所述半导体衬底20上表面的所述回流金属层24，使得保留的所述回流金属层24均位于所述沟槽21内。最终得到的结构如图8所示，填充于所述沟槽21内的所述回流金属层24的上表面与所述半导体衬底20的上表面相平齐。最终得到的结构中，填充于所述沟槽21内的所述回流金属层24可以作为连接不同器件或不同导电金属层之间的导电栓。
实施例二
请继续参阅图8，本发明还提供一种半导体结构，其中，所述半导体结构可以为采用实施例一中所述的半导体结构的制备方法制备而得到，所述半导体结构包括：半导体衬底20及回流金属层24，所述半导体衬底20内形成有沟槽21；所述回流金属层24填充于所述沟槽21内。
作为示例，所述回流金属层24为实施例一中在所述沟槽21内沉积金属层后通过高温回流处理而得到，所述回流金属层24内不会有孔洞的存在；同时，所述回流金属层24内的金属原子在高温回流处理的过程总已经发生再结晶，所述回流金属层24的反射率可以达到回流前金属层的反射率的两倍，从而增强半导体器件的电迁移性能及使用寿命。
作为示例，所述半导体衬底20可以为本领域普通技术所熟悉的任意可以形成所述沟槽21且该所述沟槽21需要被填充的半导体结构，如半导体器件的层间介质层，可以形成所述沟槽21，其填充后形成电连接结构(譬如，导电栓)，以作为上下器件层的互连结构。所述半导体衬底20的材料可以为但不限于二氧化硅、氮化镓或蓝宝石等等。
作为示例，所述半导体衬底20内形成的所述沟槽21的数量可以为多个，多个所述沟槽21在所述半导体衬底20内间隔排布。多个所述沟槽21可以在所述半导体衬底20内等间距间隔排布，也可以非等间距排布。图4仅以所述半导体衬底20内形成有一个所述沟槽21作为示例，所述沟槽21的实际数量不以此为限。
作为示例，所述沟槽21的截面形状可以根据实际需要进行设定，优选地，本实施例中，所述沟槽21的截面形状可以为长方形、梯形、U型等任意可以实现填充的形状。
作为示例，所述沟槽21的深宽比可以根据实际需要进行设定，优选地，本实施例中，所述沟槽21的深宽比小于或等于2。
作为示例，所述回流金属层24的材质包括铝，可以为为未掺杂的纯铝，也可以为掺杂有一些改质元素的铝。当然，在其他示例中，所述回流金属层24的材质还可以为铜等其他金属。
作为示例，所述回流金属层24的上表面与所述半导体衬底21的上表面相平齐。
作为示例，所述半导体结构还包括浸润层22，所述浸润层22位于所述沟槽21内，以作为所述回流金属层24与所述半导体衬底20之间的结合内衬。
作为示例，所述浸润层22的材质可以包括钛或氮化钛等等。
作为示例，如图9所示，所述半导体衬底的底部设有晶体管结构25，所述晶体管结构25具有栅结构251，所述半导体结构还包括：电容器结构26，所述电容器结构26位于所述半导体衬底20上；其中，所述回流金属层24位于所述电容器结构26与所述晶体管结构25之间，所述回流金属层24分段隔离成多个节点接触，以电连接所述晶体管结构25受到由所述栅结构251开启启动的漏极区252与所述电容器结构26的下电极261。
综上所述，本发明提供一种半导体结构及其制备方法，所述半导体结构的制备方法包括如下步骤：1)提供一半导体衬底，所述半导体衬底内形成有沟槽；2)于所述沟槽内及所述半导体衬底上表面沉积金属层；及，3)将所述金属层进行真空环境下的高温回流处理，使得所述金属层发生回流以形成回流金属层填满所述沟槽。本发明通过在沟槽内沉积金属层后进行高温回流处理，金属层会在回流状态下自所述沟槽的开口处向所述沟槽的底部流动，从而将所述沟槽填满并确保填充于沟槽内的金属层内不会有孔洞的存在；同时，高温回流工艺会让金属原子再结晶从而形成反射率较高的高品质回流金属层，回流后形成的回流金属层的反射率可以达到回流前金属层的反射率的两倍，从而增强半导体器件的电迁移性能及使用寿命。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (18)

1.一种半导体结构的制备方法，其特征在于，所述半导体结构的制备方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有沟槽；
2)于所述沟槽内及所述半导体衬底上表面沉积金属层；及，
3)将所述金属层进行真空环境下的高温回流处理，使得所述金属层发生回流以形成回流金属层填满所述沟槽。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤1)与步骤2)之间还包括步骤：将所述半导体衬底进行加热，以去除所述半导体衬底表面水汽。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤1)与步骤2)之间还包括步骤：形成浸润层于所述半导体衬底的上表面、所述沟槽的底部及侧壁，步骤2)中，所述金属层沉积于所述浸润层的外表面。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤2)中形成的所述金属层包括铝层。
5.根据权利要求1所述半导体结构的制备方法，其特征在于，步骤1)中，所述半导体衬底内所述沟槽的数量为多个，多个所述沟槽于所述半导体衬底内间隔排布。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤3)中，在高温回流处理过程中持续进行除气(outgassing)。
7.根据权利要求1中任一项所述的半导体结构的制备方法，其特征在于，步骤2)中，采用物理气相沉积工艺于所述沟槽内及所述半导体衬底上表面沉积所述金属层。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述金属层的沉积温度小于或等于100℃，所述金属层的厚度为5000埃～6000埃，沉积时间为1分钟～5分钟。
9.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤3)之后还包括如下步骤：
4)将高温回流处理后的所述半导体衬底冷却至室温；及，
5)去除位于所述半导体衬底上表面的所述回流金属层。
10.根据权利要求1至9中任一项所述的半导体结构的制备方法，其特征在于，步骤3)中，将所述沟槽内及上表面形成有所述金属层的所述半导体衬底置于真空反应腔室内，于大于400℃的反应温度条件下进行高温处理，以使得所述金属层发生回流以形成所述回流金属层填满所述沟槽。
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述反应温度为440℃～550℃，所述反应时间为30秒～180秒，所述真空反应腔室内的真空度大于10-8Pa。
12.一种半导体结构，其特征在于，所述半导体结构包括：
半导体衬底，所述半导体衬底内形成有沟槽；及
回流金属层，填充于所述沟槽内。
13.根据权利要求12所述的半导体结构，其特征在于，所述回流金属层的材质包括铝。
14.根据权利要求12所述的半导体结构，其特征在于，所述回流金属层的上表面与所述半导体衬底的上表面相平齐。
15.根据权利要求12所述的半导体结构，其特征在于，所述沟槽的深宽比小于等于2。
16.根据权利要求12所述的半导体结构，其特征在于，所述半导体结构还包括浸润层，位于所述沟槽内，以作为所述回流金属层与所述半导体衬底之间的接合内衬。
17.根据权利要求16所述的半导体结构，其特征在于，所述浸润层的材质包括钛和氮化钛的其中之一。
18.根据权利要求11至17中任一项所述的半导体结构，其特征在于，所述半导体衬底的底部设有晶体管结构，所述晶体管结构具有栅结构，所述半导体结构还包括：
电容器结构，位于所述半导体衬底上；
其中，所述回流金属层位于所述电容器结构与所述晶体管结构之间，所述回流金属层分段隔离成多个节点接触，以电连接所述晶体管结构受到由所述栅结构开关启动的漏级区与所述电容器结构的下电极。
CN201711085712.8A 2017-11-07 2017-11-07 半导体结构及其制备方法 Pending CN107946233A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711085712.8A CN107946233A (zh) 2017-11-07 2017-11-07 半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711085712.8A CN107946233A (zh) 2017-11-07 2017-11-07 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107946233A true CN107946233A (zh) 2018-04-20

Family

ID=61933473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711085712.8A Pending CN107946233A (zh) 2017-11-07 2017-11-07 半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107946233A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259499A (zh) * 2020-10-20 2021-01-22 长江存储科技有限责任公司 半导体器件及其制作方法
CN113097129A (zh) * 2021-03-02 2021-07-09 长江存储科技有限责任公司 导电结构的制作方法、导电结构及机台设备
CN113314456A (zh) * 2020-02-27 2021-08-27 长鑫存储技术有限公司 导线层的制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077404A (en) * 1998-02-17 2000-06-20 Applied Material, Inc. Reflow chamber and process
US6124205A (en) * 1998-09-03 2000-09-26 Micron Technology, Inc. Contact/via force fill process
CN1697137A (zh) * 2004-05-12 2005-11-16 上海先进半导体制造有限公司 半导体工艺中淀积铝填充亚微米孔的方法
CN103311174A (zh) * 2012-03-07 2013-09-18 中芯国际集成电路制造(上海)有限公司 一种制作铜互连结构的方法
CN103972149A (zh) * 2013-01-30 2014-08-06 中芯国际集成电路制造(上海)有限公司 金属填充沟槽的方法
CN104167355A (zh) * 2014-08-27 2014-11-26 上海华力微电子有限公司 金属栅工艺中金属的填充方法及其设备
US20150201502A1 (en) * 2014-01-16 2015-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Tool And Method Of Reflow
CN207852644U (zh) * 2017-11-07 2018-09-11 睿力集成电路有限公司 半导体结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077404A (en) * 1998-02-17 2000-06-20 Applied Material, Inc. Reflow chamber and process
US6124205A (en) * 1998-09-03 2000-09-26 Micron Technology, Inc. Contact/via force fill process
CN1697137A (zh) * 2004-05-12 2005-11-16 上海先进半导体制造有限公司 半导体工艺中淀积铝填充亚微米孔的方法
CN103311174A (zh) * 2012-03-07 2013-09-18 中芯国际集成电路制造(上海)有限公司 一种制作铜互连结构的方法
CN103972149A (zh) * 2013-01-30 2014-08-06 中芯国际集成电路制造(上海)有限公司 金属填充沟槽的方法
US20150201502A1 (en) * 2014-01-16 2015-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Tool And Method Of Reflow
CN104167355A (zh) * 2014-08-27 2014-11-26 上海华力微电子有限公司 金属栅工艺中金属的填充方法及其设备
CN207852644U (zh) * 2017-11-07 2018-09-11 睿力集成电路有限公司 半导体结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314456A (zh) * 2020-02-27 2021-08-27 长鑫存储技术有限公司 导线层的制作方法
WO2021169796A1 (zh) * 2020-02-27 2021-09-02 长鑫存储技术有限公司 导线层的制作方法
CN113314456B (zh) * 2020-02-27 2023-01-20 长鑫存储技术有限公司 导线层的制作方法
US11978667B2 (en) 2020-02-27 2024-05-07 Changxin Memory Technologies, Inc. Method for manufacturing wire layer
CN112259499A (zh) * 2020-10-20 2021-01-22 长江存储科技有限责任公司 半导体器件及其制作方法
CN113097129A (zh) * 2021-03-02 2021-07-09 长江存储科技有限责任公司 导电结构的制作方法、导电结构及机台设备
CN113097129B (zh) * 2021-03-02 2022-05-06 长江存储科技有限责任公司 导电结构的制作方法、导电结构及机台设备

Similar Documents

Publication Publication Date Title
TWI803507B (zh) 形成用於直通穿孔應用的阻障層之方法
KR102542758B1 (ko) 상호접속부를 위한 루테늄 금속 피처 충전
US8932951B2 (en) Dishing-free gap-filling with multiple CMPs
US8187968B2 (en) Methods of post-contact back end of line through-hole via integration
CN107946233A (zh) 半导体结构及其制备方法
JP2011091242A (ja) 半導体装置の製造方法
TW201340282A (zh) 矽通孔結構及其製造方法
TW202105611A (zh) 用於對互連結構形成鈷及釕蓋層的方法
CN107742617A (zh) 半导体结构及其制备方法
CN207852644U (zh) 半导体结构
TW201351587A (zh) 穿矽通孔及其製作方法
JP2012248613A (ja) 半導体装置の製造方法
US6723628B2 (en) Method for forming bonding pad structures in semiconductor devices
JP3816091B1 (ja) 半導体装置及びその製造方法
CN207398112U (zh) 半导体结构
TWI564422B (zh) 釕薄膜的化學氣相沉積及其應用
CN103515292A (zh) 半导体结构的形成方法
KR100877095B1 (ko) 반도체소자의 연결배선 형성방법
CN107437529A (zh) 一种半导体结构及其制造方法
US20080003816A1 (en) Method for forming metal contact in semiconductor device
KR20110075390A (ko) 반도체 소자의 제조 방법
US7141880B2 (en) Metal line stacking structure in semiconductor device and formation method thereof
JP7449790B2 (ja) 金属配線の形成方法及び金属配線の構造体
CN207165559U (zh) 一种半导体结构
JPH05291177A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181009

Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: INNOTRON MEMORY CO.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180420