CN104167355A - 金属栅工艺中金属的填充方法及其设备 - Google Patents

金属栅工艺中金属的填充方法及其设备 Download PDF

Info

Publication number
CN104167355A
CN104167355A CN201410427378.XA CN201410427378A CN104167355A CN 104167355 A CN104167355 A CN 104167355A CN 201410427378 A CN201410427378 A CN 201410427378A CN 104167355 A CN104167355 A CN 104167355A
Authority
CN
China
Prior art keywords
metal
cavity
gate
transmission cavity
gate trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410427378.XA
Other languages
English (en)
Inventor
钟斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410427378.XA priority Critical patent/CN104167355A/zh
Publication of CN104167355A publication Critical patent/CN104167355A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了金属栅工艺中金属的填充方法及其设备,包括:提供一具有栅极沟槽的晶圆;在栅极沟槽的侧壁和底部依次沉积高K介质层和栅极材料层;在栅极沟槽中进行金属的填充;采用等离子体轰击位于栅极沟槽的顶部拐角的位置所填充的金属,以扩大栅极沟槽的顶部开口;多次重复金属的填充和等离子体轰击过程,直至金属填充满栅极沟槽;本发明可以提高金属填充的工艺窗口,减少栅极沟槽中填充的金属的空洞或缝隙缺陷,更加接近无空洞和无缝隙填充效果,提高了整个器件的电性能。并且,在此基础上所设计的用于金属填充的设备,与现有的薄膜沉积设备相兼容,降低了设备升级的成本。

Description

金属栅工艺中金属的填充方法及其设备
技术领域
本发明涉及半导体技术领域,具体涉及一种金属栅工艺中金属的填充方法,以及用于金属栅工艺中金属的填充的设备。
背景技术
随着芯片制造技术向尺寸更小的新工艺技术节点迈进,芯片制造商在提供更高性能芯片的同时需要解决日益突出的处理器能耗问题。相比传统多晶硅氮氧化硅工艺(Poly SiON),在28纳米技术节点被广泛采用的高介电常数金属栅极工艺有效地解决了晶体管的栅极漏电流密度(Jg)过大导致的高能耗问题,同时在重要器件参数如阈值电压(Vt)和等效氧化物厚度(EOT,Equivalent OxideThickness)控制方面有显著的改善。
高介电常数金属栅极工艺分为栅前置(Gate-first)和栅后置(Gate-last)两种工艺,栅前置工艺与传统多晶硅氮氧化硅工艺较类似,制程上的改动较少,产品在器件密度方面较有优势,但由于沉积的金属层受源漏极高温退火工艺影响,导致PMOS管阈值电压(Vt)上升,影响器件性能。而栅后置工艺栅极金属层沉积是在源漏极高温退火处理之后,可以自由调节栅电极材料的功函数值,充分控制阈值电压(Vt),逐渐成为28纳米及以下技术节点高性能低功耗芯片制造的主流技术。
栅后置工艺采用替换性金属栅极工艺(Replacement Metal Gate):先采用传统工艺制造完冗余多晶硅栅极(Dummy Poly Gate),再用湿法刻蚀工艺去除冗余多晶硅形成中空的栅极沟槽。然后就是金属铝的填充工艺,其包括:
首先:在栅极沟槽的侧壁和底部依次沉积高K介质层和栅极材料层;高K介质层一般采用原子层沉积法(ALD),从而保证沉积的高K介质层在栅极沟槽的侧壁上具有优良的覆盖性(conformality);栅极材料层包括功函数金属层、其它刻蚀或扩散阻挡层,比如刻蚀停止层、扩散阻挡层;可以采用射频物理气相沉积法(RFPVD)来沉积功函数金属层(work function layer。氮化钛TiN常用作P型金属氧化物半导体(PMOS)的栅极材料层,钛铝TiAl常用作N型金属氧化物半导体(NMOS)的栅极材料层。
其次:在栅极沟槽中进行金属的填充;通常用低阻值的金属铝或钨来填充栅极沟槽;还采用机械化学研磨法去除平坦化所填充的金属顶部,控制所填充的金属顶部的高度,使所填充的金属顶部与栅极沟槽顶部齐平。
然而,上述栅后置工艺中,最大的技术难点在于在栅极材料填充后,栅极沟槽内的深宽比(Aspect Ratio)加大,这给后续的金属铝或钨填充带来了极大的困难。比如,请参阅图1和2a-2d,图1为现有的铝填充的方法的流程示意图,图2a-2d为现有的铝填充的各个步骤的示意图,包括:
步骤L01:如图2a所示,提供一具有栅极沟槽2的半导体衬底1;
步骤L02:如图2b所示,在栅极沟槽2的侧壁和底部依次沉积高K介质层3和栅极材料层4;这里,栅极材料层4包括金属功函数层、刻蚀阻挡层、扩散阻挡层等;采用物理气相沉积法沉积栅极材料层4;
步骤L03:如图2c所示,在栅极材料层4表面依次沉积润湿层5和铝种子层6;采用物理气相沉积法沉积润湿层5,采用化学气相沉积法沉积铝种子层6;
步骤L04:如图2d所示,在栅极沟槽中填充铝7;这里,采用物理气相沉积法沉积大块铝(bulk Al)并用热回流(Hot Reflow)技术改善铝沉积的形貌,避免产生空洞(void)或缝隙(seam)等缺陷。
但是在28纳米以下新工艺技术节点,栅极尺寸逐渐缩小,所填充的金属在栅极沟槽的顶部开口处产生的突悬(overhang)问题,更加容易产生空洞或缝隙等缺陷,如图2d所示,很难做到无空洞和无缝隙的填充效果。
发明内容
为了克服以上问题,本发明旨在提供金属栅工艺中金属的填充方法,以及用于金属栅工艺中金属的填充的设备,从而提高栅极沟槽的金属填充能力,减少填充的金属中空洞、缝隙等缺陷的产生。
为了实现上述目的,本发明提供了一种金属栅工艺中金属的填充方法,其特征在于,包括:
步骤01:提供一具有栅极沟槽的晶圆;
步骤02:在所述栅极沟槽的侧壁和底部依次沉积高K介质层和栅极材料层;
步骤03:在所述栅极沟槽中进行金属的填充;
步骤04:采用等离子体轰击位于所述栅极沟槽的顶部拐角的位置所填充的金属,以扩大所述栅极沟槽的顶部开口;
步骤05:多次重复步骤03-步骤04,直至所述金属填充满所述栅极沟槽。
优选地,所述步骤05之后,还包括对所填充的所述金属的顶部进行平坦化处理。
优选地,所填充的金属为铝,所述步骤03包括:
在所述栅极材料层表面沉积润湿层和铝种子层;
采用热回流物理气相沉积法在所述栅极沟槽中进行大块铝的填充。
优选地,所述步骤04中,采用现场等离子体或远程等离子体进行所述轰击。
优选地,所述步骤04中,采用小原子气体来产生所述等离子体。
优选地,所述步骤04中,所述小原子气体为氢气或氦气。
优选地,所述步骤04中,所采用的射频功率为100-1000W,温度为25-400℃。
本发明还提供了一种实现上述金属栅工艺中金属的填充方法所采用的设备,其包括:第一传输腔、第二传输腔,以及多个腔体;其中,
所述第一传输腔的侧面挂载有若干腔体,包括用于沉积所述高K介质层的腔体和用于沉积所述栅极材料层的腔体;所述第一传输腔用于在其所挂载的腔体之间进行晶圆的传输;
所述第二传输腔的侧面挂载有若干腔体,包括用于进行所述金属的填充的腔体和用于对所填充的金属进行等离子体轰击的腔体;所述第二传输腔用于在其所挂载的腔体之间进行晶圆的传输;
所述第一传输腔与所述第二传输腔相连通,从而使晶圆可以从所述第一传输腔中传输到所述第二传输腔中。
优选地,所述第一传输腔挂载的若干腔体中还包括用于沉积所述润湿层的腔体和用于沉积所述铝种子层的腔体。
优选地,还包括:第一传输腔控制器和第二传输腔控制器,分别用于控制晶圆在所述第一传输腔和/或所述第二传输腔中的传输。
本发明的金属栅工艺中金属的填充方法,以及用于金属栅工艺中金属的填充的设备,通过采用金属填充与等离子体轰击相结合的方法,不断循环该两个步骤,可以提高金属填充的工艺窗口,减少栅极沟槽中填充的金属的空洞或缝隙缺陷,更加接近无空洞和无缝隙填充效果,提高了整个器件的电性能。并且,在此基础上所设计的用于金属填充的设备,与现有的薄膜沉积设备相兼容,降低了设备升级的成本。
附图说明
图1为现有的铝填充的方法的流程示意图
图2a-2d为现有的铝填充的各个步骤的示意图
图3为本发明的实施例一的金属的填充方法的流程示意图
图4-10为本发明的实施例一的金属的填充方法的各个制备步骤所对应的示意图
图11为本发明的实施例二的用于金属栅工艺中金属的填充的设备的结构示意图
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
如前所述,现有的用于金属栅工艺中金属的填充工艺,由于栅极材料层的堆叠,使得所填充的金属容易在栅极沟槽顶部拐角处形成突悬,造成填充的金属内部出现空洞、缝隙等缺陷;为此,本发明提出了金属栅工艺中金属的填充方法及其设备,通过在栅极沟槽中填充金属、对填充的金属顶部拐角处进行等离子体轰击,并多次循环这两个过程,直至金属填充满整个栅极沟槽,从而减少最终填充的金属内部的空洞、缝隙等缺陷。
实施例一
以下将结合附图3-10和具体实施例对本发明的用于金属栅工艺中金属的填充方法作进一步详细说明。其中,图4-10为实施例一的金属的填充方法的各个制备步骤所对应的示意图。需说明的是,附图均采用非常简化的形式、使用非精准的比例,且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图3,为本发明的实施例一的金属的填充方法的流程示意图;本实施例的金属的填充方法,具体包括:
步骤01:请参阅图4,提供一具有栅极沟槽102的晶圆101;
具体的,栅极沟槽102的形成可以采用现有的去除伪栅极的工艺,由于本领域的技术人员可以指导去除伪栅极的工艺过程,本发明对此不再赘述。晶圆101可以但不限于为硅片,在栅极沟槽两侧具有栅极侧墙、源/漏区等半导体器件具有的任何功能结构,本发明对此不作限制。
步骤02:请参阅图5,在栅极沟槽102的侧壁和底部依次沉积高K介质层103和栅极材料层104;
具体的,高K介质层103的沉积工艺可以但不限于采用原子层沉积法(ALD),使所沉积的高K介质层在栅极沟槽的侧壁表面优良的覆盖性;栅极材料层104可以包括功函数金属层、刻蚀阻挡层、扩散阻挡层、或其它覆盖层等,功函数金属层可以但不限于采用射频物理气相沉积法来沉积;刻蚀阻挡层的材料可以但不限于为氮化钽,扩散阻挡层的材料可以但不限于为氮化钛。
步骤03:请参阅图7,在栅极沟槽102中进行金属107的填充;
具体的,所填充的金属应为低阻值金属,可以为铝或钨等。金属的填充工艺根据不同的金属而不同。
例如,铝的填充工艺中,首先,请参阅图6,在金属铝填充之前,需要采用物理气相沉积法在上述的栅极材料104表面沉积一层润湿层105,比如,钛金属;然后,采用化学气相沉积法在润湿层105表面沉积一层铝种子层106;最后,采用物理气相沉积法在栅极沟槽102中沉积大块铝,并采用热回流工艺改善填充的铝的形貌,称之为‘热回流物理气相沉积法’,使所填充的铝内部的空洞或缝隙等缺陷减少。
步骤04:请参阅图8,采用等离子体轰击位于栅极沟槽102的顶部拐角的位置所填充的金属107,以扩大栅极沟槽102的顶部开口;
具体的,由于栅极沟槽102顶部开口较小,在栅极沟槽102内填充了金属107之后,不可避免的会造成在栅极沟槽102顶部拐角处的填充金属107形成突悬缺陷,可以采用现场等离子体或远程等离子体对拐角处的填充金属107进行轰击,去除突悬的金属107,则进一步扩大了栅极沟槽102顶部开口;根据器件的不同而采用不同的等离子体和射频功率;由于栅极沟槽102顶部开口较小,为了控制铝在小尺寸栅极沟槽102顶部开口处的去除速度,可以采用小原子气体来产生等离子体,比如采用氢气或氦气;具体的工艺参数可以根据实际工艺要求来设定,本实施例中,可以采用如下工艺参数:所采用的射频功率为100-1000W,温度为25-400℃。
步骤05:请参阅图9,多次重复步骤03-步骤04,直至金属填充满栅极沟槽102。
具体的,多次填充金属,并在每一次都用等离子体轰击,去除栅极沟槽102顶部拐角处的突悬,从而使得最终填充的金属107’内部的空洞或缝隙等缺陷大为减少,接近无空洞或无缝隙填充效果。
在填充好之后,由于填充的金属107’顶部不平坦,且会高出栅极沟槽102顶部,为了后续工艺的顺利进行,可以对填充的金属107’顶部进行平坦化处理,请参阅图10,可以采用化学机械抛光法将填充的金属107’顶部研磨至与栅极沟槽102顶部齐平,与此同时,对此前沉积的高K介质层103、栅极材料层104也同时研磨至栅极沟槽102顶部齐平。
实施例二
以下将结合附图11和具体实施例对本发明的用于金属栅工艺中金属填充的设备作进一步详细说明。需说明的是,附图均采用非常简化的形式、使用非精准的比例,且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图11,为本发明的实施例二的用于金属栅工艺中金属的填充的设备的结构示意图;本实施例的一种实现金属栅工艺中金属的填充方法所采用的设备,可以包括现有的金属填充设备的结构,还包括:第一传输腔I、第二传输腔II,以及多个腔体;其中,
第一传输腔I的侧面挂载有若干腔体,包括用于沉积高K介质层的腔体A和用于沉积栅极材料层的腔体B;第一传输腔I用于在其所挂载的腔体之间进行晶圆的传输;
具体的,由于不同的金属具有不同的填充工艺,比如,铝填充工艺,不仅要有用于沉积高K介质层的腔体A和用于沉积栅极材料层的腔体B;还需要在第一传输腔挂载的若干腔体中包括有用于沉积润湿层的腔体C和用于沉积铝种子层的腔体D。晶圆在某个腔体中完成所需的工艺,然后,从该某个腔体中退出到第一传输腔I,并经第一传输腔I再进入到下一个腔体中进行下一步工艺。例如,铝填充工艺,晶圆首先进入用于沉积高K介质层的腔体A进行高K介质层的沉积工艺,然后再经第一传输腔I进入到用于沉积栅极材料层的腔体B进行栅极材料层的沉积;再经第一传输腔I进入到用于沉积润湿层的腔体C进行润湿层的沉积工艺,在经第一传输腔I进入到用于沉积铝种子层的腔体D进行铝种子层的沉积工艺。
第二传输腔II的侧面挂载有若干腔体,包括用于进行金属的填充的腔体F和用于对所填充的金属进行等离子体轰击的腔体G;第二传输腔II用于在其所挂载的腔体之间进行晶圆的传输;
具体的,为了便于金属的填充和等离子体轰击步骤的交替循环进行,将进行此两个步骤的腔体设置在同一个传输腔中,从而可以提高金属填充的产能和效率。用于金属填充的腔体F可以为铝沉积腔体或钨沉积腔体,比如,铝沉积腔体,在此铝沉积腔体中还可以进行物理气相沉积工艺和热回流工艺;用于等离子体轰击的腔体G可以为不同的等离子体溅射腔体,比如,远程等离子体或现场等离子体溅射腔体。晶圆在某个腔体中完成所需的工艺,然后,从该某个腔体中退出到第二传输腔II,并经第二传输腔II再进入到下一个腔体中进行下一步工艺。具体的,晶圆在金属填充的腔体F中完成金属填充工艺后,经第二传输腔II进入到用于等离子体轰击的腔体G中进行等离子体轰击工艺;然后再经第二传输腔II回到金属填充的腔体F中进行金属填充工艺,再经第二传输腔II回到用于等离子体轰击的腔体G中进行等离子体轰击工艺,如此循环反复即可,直至金属填充满栅极沟槽。
在此设备中,第一传输腔I与第二传输腔II相连通,从而使晶圆可以从第一传输腔I中传输到第二传输腔II中。
例如,铝填充工艺,晶圆完成在第一传输腔I的铝种子层的沉积工艺后,从第一传输腔I进入到第二传输腔II,再依次进入到铝沉积腔体F、等离子体溅射腔体G进行相应的工艺。
在此设备中,还具有第一传输腔控制器K1和第二传输腔控制器K2,分别用于控制晶圆在第一传输腔I中的传输、在第二传输腔II中的传输、以及在第一传输腔I和第二传输腔II之间的传输。
综上所述,本发明的金属栅工艺中金属的填充方法,以及用于金属栅工艺中金属的填充的设备,通过采用金属填充与等离子体轰击相结合的方法,不断循环该两个步骤,可以提高金属填充的工艺窗口,减少栅极沟槽中填充的金属的空洞或缝隙缺陷,更加接近无空洞和无缝隙填充效果,提高了整个器件的电性能。并且,在此基础上所设计的用于金属填充的设备,与现有的薄膜沉积设备相兼容,降低了设备升级的成本。
虽然本发明已以较佳实施例揭示如上,然所述实施例仅为了便于说明而举例而已,并非用以限定本发明,本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰,本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种金属栅工艺中金属的填充方法,其特征在于,包括:
步骤01:提供一具有栅极沟槽的晶圆;
步骤02:在所述栅极沟槽的侧壁和底部依次沉积高K介质层和栅极材料层;
步骤03:在所述栅极沟槽中进行金属的填充;
步骤04:采用等离子体轰击位于所述栅极沟槽的顶部拐角的位置所填充的金属,以扩大所述栅极沟槽的顶部开口;
步骤05:多次重复步骤03-步骤04,直至所述金属填充满所述栅极沟槽。
2.根据权利要求1所述的金属栅工艺中金属的填充方法,其特征在于,所述步骤05之后,还包括对所填充的所述金属的顶部进行平坦化处理。
3.根据权利要求1所述的金属栅工艺中金属的填充方法,其特征在于,所填充的金属为铝,所述步骤03包括:
在所述栅极材料层表面沉积润湿层和铝种子层;
采用热回流物理气相沉积法在所述栅极沟槽中进行大块铝的填充。
4.根据权利要求1所述的金属栅工艺中金属的填充方法,其特征在于,所述步骤04中,采用现场等离子体或远程等离子体进行所述轰击。
5.根据权利要求1所述的金属栅工艺中金属的填充方法,其特征在于,所述步骤04中,采用小原子气体来产生所述等离子体。
6.根据权利要求5所述的金属栅工艺中金属的填充方法,其特征在于,所述步骤04中,所述小原子气体为氢气或氦气。
7.根据权利要求1所述的金属栅工艺中金属的填充方法,其特征在于,所述步骤04中,所采用的射频功率为100-1000W,温度为25-400℃。
8.一种实现权力要求1所述的金属栅工艺中金属的填充方法所采用的设备,其特征在于,包括:第一传输腔、第二传输腔,以及多个腔体;其中,
所述第一传输腔的侧面挂载有若干腔体,包括用于沉积所述高K介质层的腔体和用于沉积所述栅极材料层的腔体;所述第一传输腔用于在其所挂载的腔体之间进行晶圆的传输;
所述第二传输腔的侧面挂载有若干腔体,包括用于进行所述金属的填充的腔体和用于对所填充的金属进行等离子体轰击的腔体;所述第二传输腔用于在其所挂载的腔体之间进行晶圆的传输;
所述第一传输腔与所述第二传输腔相连通,从而使晶圆可以从所述第一传输腔中传输到所述第二传输腔中。
9.根据权利要求8所述的设备,其特征在于,所述第一传输腔挂载的若干腔体中还包括用于沉积所述润湿层的腔体和用于沉积所述铝种子层的腔体。
10.根据权利要求8所述的设备,其特征在于,还包括:第一传输腔控制器和第二传输腔控制器,分别用于控制晶圆在所述第一传输腔和/或所述第二传输腔中的传输。
CN201410427378.XA 2014-08-27 2014-08-27 金属栅工艺中金属的填充方法及其设备 Pending CN104167355A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410427378.XA CN104167355A (zh) 2014-08-27 2014-08-27 金属栅工艺中金属的填充方法及其设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410427378.XA CN104167355A (zh) 2014-08-27 2014-08-27 金属栅工艺中金属的填充方法及其设备

Publications (1)

Publication Number Publication Date
CN104167355A true CN104167355A (zh) 2014-11-26

Family

ID=51911127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410427378.XA Pending CN104167355A (zh) 2014-08-27 2014-08-27 金属栅工艺中金属的填充方法及其设备

Country Status (1)

Country Link
CN (1) CN104167355A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946233A (zh) * 2017-11-07 2018-04-20 睿力集成电路有限公司 半导体结构及其制备方法
CN110634952A (zh) * 2018-06-25 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111128869A (zh) * 2019-12-26 2020-05-08 华虹半导体(无锡)有限公司 优化热铝填孔能力的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278658A (zh) * 1998-09-29 2001-01-03 西门子公司 带叠置电容器的存储器单元
CN100359666C (zh) * 2004-08-20 2008-01-02 三星电子株式会社 形成通路结构的方法以及制造具有了该结构的相变存储器件的方法
CN101123206A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 金属前绝缘层的填充方法
US20120217590A1 (en) * 2011-02-28 2012-08-30 Globalfoundries Inc. Filling Narrow Openings Using Ion Beam Etch
CN103972149A (zh) * 2013-01-30 2014-08-06 中芯国际集成电路制造(上海)有限公司 金属填充沟槽的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278658A (zh) * 1998-09-29 2001-01-03 西门子公司 带叠置电容器的存储器单元
CN100359666C (zh) * 2004-08-20 2008-01-02 三星电子株式会社 形成通路结构的方法以及制造具有了该结构的相变存储器件的方法
CN101123206A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 金属前绝缘层的填充方法
US20120217590A1 (en) * 2011-02-28 2012-08-30 Globalfoundries Inc. Filling Narrow Openings Using Ion Beam Etch
CN103972149A (zh) * 2013-01-30 2014-08-06 中芯国际集成电路制造(上海)有限公司 金属填充沟槽的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946233A (zh) * 2017-11-07 2018-04-20 睿力集成电路有限公司 半导体结构及其制备方法
CN110634952A (zh) * 2018-06-25 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111128869A (zh) * 2019-12-26 2020-05-08 华虹半导体(无锡)有限公司 优化热铝填孔能力的制备方法

Similar Documents

Publication Publication Date Title
TWI711075B (zh) 半導體結構及其製造方法
US20200161443A1 (en) Atomic layer deposition methods and structures thereof
TWI527237B (zh) 半導體裝置及其製造方法
CN105518827B (zh) 实现无缝钴间隙填充的方法
CN110416291B (zh) 具有功函数金属堆叠的装置及其制造方法
US9130029B2 (en) Recessing and capping of gate structures with varying metal compositions
TWI525828B (zh) 半導體裝置及其製造方法
TWI647791B (zh) 半導體結構的形成方法
TWI550773B (zh) 在半導體裝置上形成環繞接觸點的方法及裝置
KR102293862B1 (ko) 반도체 소자의 제조 방법
TWI463606B (zh) 於積體電路設備上形成銅基導電結構之方法
CN104347417B (zh) Mos晶体管的形成方法
TW201528366A (zh) 使用氟自由基乾式蝕刻鈷金屬的方法
TW201543536A (zh) 形成積體電路結構之方法
CN108682652B (zh) 金属栅极的制造方法
US9224675B1 (en) Automatic capacitance tuning for robust middle of the line contact and silicide applications
CN104167355A (zh) 金属栅工艺中金属的填充方法及其设备
JP5458177B2 (ja) 半導体装置の製造方法および装置
CN107068554B (zh) 用于减少的接口和串联触头电阻的触头集成
CN108766878B (zh) 金属栅极的制造方法
CN103165535A (zh) 互补型金属氧化物半导体管金属栅电极的制作方法
CN102437089B (zh) 一种铜后道互连工艺
TW201436003A (zh) 半導體裝置的形成方法
TW202236420A (zh) 依序電漿及熱處理
TWI753297B (zh) 形成含矽層的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141126