TWI647791B - 半導體結構的形成方法 - Google Patents

半導體結構的形成方法 Download PDF

Info

Publication number
TWI647791B
TWI647791B TW106135913A TW106135913A TWI647791B TW I647791 B TWI647791 B TW I647791B TW 106135913 A TW106135913 A TW 106135913A TW 106135913 A TW106135913 A TW 106135913A TW I647791 B TWI647791 B TW I647791B
Authority
TW
Taiwan
Prior art keywords
interval
layer
contact opening
forming
metal
Prior art date
Application number
TW106135913A
Other languages
English (en)
Other versions
TW201820537A (zh
Inventor
王喻生
林鈺庭
許宏彰
劉曉萍
呂鴻彬
林遠文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201820537A publication Critical patent/TW201820537A/zh
Application granted granted Critical
Publication of TWI647791B publication Critical patent/TWI647791B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導體結構的形成方法包含形成層間介電質，其具有一部分與電晶體的金屬閘極在相同水平，層間介電質和金屬閘極是晶圓的一部分。蝕刻層間介電質以形成接觸開口，將晶圓放置在物理氣相沉積設備中，在物理氣相沉積設備內有金屬靶，金屬靶與在金屬靶上方的磁鐵相隔第一間隔，且金屬靶與晶圓相隔第二間隔，第一間隔與第二間隔的比值大於約0.02。在晶圓上沉積金屬層，金屬層具有在接觸開口中的底部和在接觸開口中的側壁部分。實施退火使金屬層的底部與源極/汲極區反應，以形成矽化物區。

Description

半導體結構的形成方法
本發明實施例是關於半導體製造技術，特別是有關於在開口中形成金屬層的方法及形成此結構的設備。
在積體電路的製造過程中，接觸插塞(contact plugs)係用於連接電晶體的源極和汲極區與閘極。源極/汲極的接觸插塞通常連接至源極/汲極的矽化物(silicide)區，矽化物區係藉由沉積金屬層，然後實施退火使金屬層與源極/汲極區的矽反應而形成。
根據本揭示的一些實施例，提供半導體結構的形成方法。此方法包含形成層間介電質(ILD)，其具有一部分與電晶體的金屬閘極在相同水平，其中層間介電質和金屬閘極是晶圓的一部分，蝕刻層間介電質以形成第一接觸開口，其中經由第一接觸開口暴露出電晶體的源極/汲極區，將晶圓放置在物理氣相沉積(PVD)設備中，金屬靶在物理氣相沉積設備中，金屬靶與金屬靶上方的磁鐵相隔第一間隔，且金屬靶與晶圓相隔第二間隔，第一間隔與第二間隔的比值大於約0.02，在晶圓上沉積金屬層，金屬層包含在第一接觸開口中的底部和在第一接觸開口中的側壁部分，以及實施退火使金屬層的底部與源極/汲極區反應，以形成矽化物區。
根據本揭示的一些實施例，提供半導體結構的形成方法。此方法包含形成層間介電質(ILD)，其具有一部分與電晶體的金屬閘極在相同水平，其中層間介電質和金屬閘極是晶圓的一部分，蝕刻層間介電質以形成源極/汲極的接觸開口，其中經由源極/汲極的接觸開口暴露出電晶體的源極/汲極區，在晶圓上沉積第一鈦層，第一鈦層包含在源極/汲極的接觸開口中的底部和在源極/汲極的接觸開口中的側壁部分，側壁部分具有第一厚度，以及實施退火使第一鈦層的底部與源極/汲極區反應以形成矽化物區，矽化物區具有第二厚度，第一厚度和第二厚度的比值小於約0.35。
根據本揭示的一些實施例，提供半導體結構的形成方法。此方法包含層間介電質(ILD)，其具有一部分與電晶體的金屬閘極在相同水平，其中層間介電質和金屬閘極是晶圓的一部分，蝕刻層間介電質以形成源極/汲極的接觸開口，其中經由源極/汲極的接觸開口暴露出電晶體的源極/汲極區，調整物理氣相沉積設備，金屬靶在物理氣相沉積設備中，且金屬靶與金屬靶上方的磁鐵相隔第一間隔，且其中調整物理氣相沉積設備包含增加第一間隔，以及在物理氣相沉積設備內的晶圓上沉積鈦層，其中鈦層延伸至源極/汲極的接觸開口內。
10‧‧‧晶圓
20‧‧‧基底
22‧‧‧源極/汲極區
24‧‧‧閘極介電質
26、26A、26B‧‧‧閘極堆疊
28‧‧‧閘極電極
30‧‧‧閘極間隔物
34‧‧‧接觸蝕刻停止層
36‧‧‧層間介電質
38‧‧‧硬遮罩
40、58‧‧‧接觸開口
44、66、76‧‧‧接觸間隔物
46‧‧‧金屬層
46A‧‧‧底部部分
46B‧‧‧側壁部分
48‧‧‧蓋層
50‧‧‧矽化物區
52‧‧‧箭號
54、64、77‧‧‧金屬材料
56、60‧‧‧接觸插塞
62、75‧‧‧黏著/阻障層
70‧‧‧蝕刻停止層
72‧‧‧介電層
74‧‧‧導電部件
100‧‧‧物理氣相沉積設備
102‧‧‧真空腔室
104‧‧‧卡盤
106‧‧‧電磁線圈
108‧‧‧準直儀
110‧‧‧靶
112‧‧‧靶蓋板
114‧‧‧磁鐵
116‧‧‧板
118‧‧‧軸
120‧‧‧自動容量調諧器
124‧‧‧直流功率
126‧‧‧射頻功率
200‧‧‧製程流程
202、204、206、208、210、212、214、216、218、220‧‧‧步驟
D1‧‧‧深度
S1‧‧‧間隔
T1‧‧‧側壁厚度
T2‧‧‧底部厚度
T3‧‧‧厚度
W1‧‧‧寬度
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件(feature)並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。
第1至11圖是根據一些實施例，在形成電晶體的過程中各個中間階段的剖面示意圖。
第12圖是根據一些實施例，說明用於物理氣相沉積的腔室的剖面示意圖。
第13圖是根據一些實施例，說明形成電晶體的製程流程圖。
以下內容提供了很多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體實施例或範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件之上，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。此外，本發明實施例在不同範例中可重複使用參考數字及/或字母，此重複是為了簡化和清楚之目的，並非指定所討論的不同實施例及/或組態之間的關係。
再者，空間上相關的措辭，例如「在......之下」、「在......下方」、「下方的」、「在......上方」、「上方的」和其他類似的用語可用於此，以簡化一元件或部件與其他元件或部件之間如圖所示之關係的陳述。此空間上相關的措辭意欲包含除圖式描繪之方向外，使用或操作中的裝置之不同方向。裝置可以其他方向定位(旋轉90度或其他定位方向)，且在此使用的空間相關描述可同樣依此解讀。
根據各種示範性的實施例，提供具有接觸插塞連接至矽化物區的電晶體及其形成方法，說明形成電晶體的各個中間階段，並且討論一些實施例的各種變化。在不同示意圖和說明的實施例中，類似的參考數字用以標示相似元件。在第1至11圖繪示的步驟也在第13圖所示的製程流程200中示意性地說明。
第1至11圖是根據一些示範性的實施例形成電晶體及各別的接觸插塞之各個中間階段的剖面示意圖。參照第1圖，提供晶圓10。晶圓10包含基底20，其可以由半導體材料形成，例如矽、矽鍺、碳化矽、第III-V族化合物半導體材料或類似的材料。基底20可以是整體的(bulk)基底或絕緣體上的半導體(Semiconductor-On-Insulator，SOI)基底。
在基底20上方形成閘極堆疊26A和26B，其統稱為閘極堆疊26。根據本揭示的一些實施例，閘極堆疊26A和26B形成為具有長度方向上彼此平行的閘極堆疊條(gate stack strips)(在晶圓10的上視示意圖中)，其中閘極堆疊26A和26B之間的距離減至最小。閘極堆疊26A和26B中的每一個可包含閘極介電質24、在閘極介電質24上方的閘極電極28以及在閘極電極28上方的硬遮罩38。根據本揭示的一些實施例，閘極堆疊26是取代閘極堆疊，其係藉由形成虛設(dummy)閘極堆疊(未繪示)，移除虛設閘極堆疊以形成凹陷(recesses)，以及在凹陷內形成取代閘極而形成。因此，閘極介電質24中的每一個包含在各自的閘極電極28底下的底部，以及在各自的閘極電極28的側壁上的側壁部分。側壁部分形成環繞各自的閘極電極28的環。
根據本揭示的一些實施例，形成源極和汲極區22(以下稱之為源極/汲極區22)延伸至基底20內。根據其他實施例，在如第2圖所示之接觸開口形成之後，形成源極/汲極區22。源極/汲極區22中的一個可以是由閘極堆疊26A和26B共享的共用源極區或共用汲極區。藉此，閘極堆疊26A可以與在閘極堆疊26A的相對側上的源極/汲極區一起形成第一電晶體，以及閘極堆疊26B可以與在閘極堆疊26B的相對側上的源極/汲極區一起形成第二電晶體。第一電晶體和第二電晶體可以並聯電性連接以作為單一電晶體。
閘極介電質24可以是單一層或包含複數個層的複合層。舉例來說，閘極介電質24可以包含界面的氧化層和在氧化層上方的高介電常數(high-k)介電層。氧化層可以是經由熱氧化(thermal oxidation)或化學氧化(chemical oxidation)形成的氧化矽層。高介電常數介電層可以具有大於7或甚至大於20的介電常數值。示範性的高介電常數介電材料包含氧化鉿(hafnium oxide)、氧化鋯(zirconium oxide)、氧化鑭(lanthanum oxide)和類似的材料。
根據本揭示的一些實施例，每一個閘極電極28具有由同質的(homogeneous)導電材料所形成的單層結構。根據其他實施例，每一個閘極電極28具有複合結構，其包含由TiN、TaSiN、WN、TiAl、TiAlN、TaC、TaN、鋁或前述之合金所形成的複數個層。形成閘極電極28的方法可以包含物理氣相沉積(Physical Vapor Deposition，PVD)、金屬有機化學氣相沉積(Metal-Organic Chemical Vapor Deposition，MOCVD)及/或其 他適用的方法。另外，舉例來說，硬遮罩38可以由氮化矽形成。
根據本揭示的其他實施例，閘極堆疊26A和26B不是取代閘極堆疊，而是藉由形成毯覆(blanket)閘極介電層和毯覆閘極電極層(例如多晶矽層)，然後將毯覆閘極介電層和毯覆閘極電極層圖案化，以形成閘極堆疊26A和26B。
再次參照第1圖，形成接觸蝕刻停止層(Contact Etch Stop Layer，CESL)34以覆蓋基底20，且接觸蝕刻停止層34可以在閘極間隔物30的側壁上延伸。根據本揭示的一些實施例，接觸蝕刻停止層34包含氮化矽、碳化矽或其他介電材料。在接觸蝕刻停止層34和閘極堆疊26A和26B上方形成層間介電質(Inter-Layer Dielectric，ILD)36。層間介電質36可以由氧化物形成，例如磷矽酸鹽玻璃(Phospho-Silicate Glass，PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass，BSG)、摻雜硼的磷矽酸鹽玻璃(Boron-Doped Phospho-Silicate Glass，BPSG)、四乙氧基矽烷(Tetra Ethyl Ortho Silicate，TEOS)氧化物或類似的材料。層間介電質36的形成方法可以包含例如化學氣相沉積(Chemical Vapor Deposition，CVD)、可流動的化學氣相沉積(Flowable CVD，FCVD)、旋轉塗布(spin-on coating)或類似的方法。
參照第2圖，蝕刻層間介電質36和接觸蝕刻停止層34以形成接觸開口40。此個別步驟繪示說明於第13圖所示之製程流程圖的步驟202。根據一些實施例，接觸開口40為源極/汲極的接觸開口。接觸開口40暴露出源極/汲極區22(假如已經形成)。根據本揭示的一些實施例，接觸開口40具有小於約40nm的寬度W1。深度D1可大於約100nm。因此，接觸開口40具有高 深寬比(aspect ratio)。
根據此時尚未形成源極/汲極區22的實施例，可以實施預先非晶化植入(Pre-Amorphization Implantation，PAI)和源極/汲極植入，以形成源極/汲極區22，其中通過接觸開口40將用於形成源極/汲極區22之預先非晶化植入的物種和植入的雜質植入基底20內。可以使用鍺、矽或類似的材料實施預先非晶化植入，其破壞植入區的晶格結構以控制後續的源極/汲極植入的深度。如果個別的電晶體是p型電晶體，可以使用硼(boron)或銦(indium)實施源極/汲極植入，或者如果個別的電晶體是n型電晶體，可以使用磷(phosphorous)、砷(arsenic)或銻(antimony)實施源極/汲極植入。
第3圖是根據本揭示的一些實施例，繪示形成接觸(插塞)間隔物44。此個別步驟繪示說明於第13圖所示之製程流程圖的步驟204。接觸間隔物44的形成可以包含沉積一或複數層順形的(conformal)介電層。介電層延伸至接觸開口40內，且包含在層間介電質36的側壁上的垂直部分，以及在接觸開口40的底部並且在層間介電質36上方的水平部分。使用順形的沉積製程實施沉積製程，例如原子層沉積(Atomic Layer Deposition，ALD)、化學氣相沉積或類似的製程，使得沉積層的水平部分和垂直部分具有相似的厚度。然後實施異向性(anisotropic)蝕刻以移除水平部分，留下垂直部分作為接觸間隔物44。可以使用氨(NH3)和NF3作為蝕刻氣體實施異向性蝕刻。應注意的是，當從晶圓10的上視角度觀之，相同接觸開口40的接觸間隔物44是整體間隔物環的一部分。
根據本揭示的一些實施例，接觸間隔物44由介電材料形成，其相對於氧化物具有高蝕刻選擇性，使得在後續的清潔製程中(在此清潔製程中移除氧化物)，接觸間隔物不會受損。舉例來說，接觸間隔物44可以由氮化矽、碳氧化矽、氮氧化矽或類似的材料形成。
根據本揭示的其他實施例，不形成接觸間隔物44。因此，第13圖中的步驟204以虛線框繪示，用以表示此步驟可以實施或跳過。根據這些實施例，後續形成的金屬層46(第4圖)可以具有與層間介電質36的側壁接觸的側壁部分。
接著，參照第4圖，沉積金屬層46。此個別步驟繪示說明於第13圖所示之製程流程圖的步驟206。根據本揭示的一些實施例，金屬層46是鈦(Ti)層，其可以使用物理氣相沉積(PVD)形成。金屬層46包含在接觸開口40底部的底部部分46A，以及在層間介電質36的側壁上的側壁部分46B。側壁部分46B具有側壁厚度T1，且底部部分46A具有底部厚度T2。側壁厚度T1可以在高度等於接觸開口40的深度D1的2/3處量測。T1/T2的比值可以小於約0.35，並且可以在約0.26和約0.34之間的範圍內。金屬層46具有兩個功能。第一個功能為金屬層46的底部部分26A與底下的源極/汲極區22反應，以形成源極/汲極的矽化物區。因此，希望底部厚度T2具有大的數值，使得產生的矽化物區與上方的接觸插塞之間的接觸電阻低。第二個功能為金屬層46作為後續形成的覆蓋/黏著層的黏著層。因此，側壁厚度T1較佳為具有大於零的數值。另一方面，由於側壁厚度T1會造成接觸開口40的上部太狹窄，其在後續形成的接觸插塞內 會造成接縫(seam)(缺陷)，側壁厚度T1不能具有大的數值。因此，根據一些實施例，為了降低接觸電阻而不導致缺陷，增加底部厚度T2，並且將側壁厚度T2減少至小(但不為零)的值。此外，根據本揭示的一些實施例，側壁部分46B可以具有均勻的厚度。
在接觸開口40的寬度W1(第2圖)非常小的情況下，很難增加底部厚度T2，舉例來說，增加至大於約5nm，特別是大於約9nm。因此，設計和配置物理氣相沉積設備以達到這個目標。第12圖是根據本揭示的一些實施例，繪示物理氣相沉積設備100。物理氣相沉積設備100包含真空腔室(vacuum chamber)102。夾盤(chuck)104、電磁線圈106、準直儀(collimator)108、靶110、靶蓋板112和磁鐵114在真空腔室102內。
為了形成金屬層46(第4圖)，將晶圓10(其也繪示於第3圖中)放置在夾盤104上並由夾盤104固定。由待沉積的金屬形成靶110，且例如可以是鈦靶。靶110安裝在上方的靶蓋板112上。磁鐵114設置在靶蓋板112上方。磁鐵114可以安裝在板(plate)116上。將板116裝配成圍繞垂直的軸118旋轉，軸118對準靶110和晶圓10的中心。磁鐵114可以包含一塊或複數塊，每一塊磁鐵位在軸118的一側上。在沉積期間，磁鐵114圍繞軸118旋轉。使用虛線繪示磁鐵，以顯示其可以旋轉到的位置。
靶110以間隔(spacing)S1與磁鐵114隔開，並且以間隔S2與晶圓10隔開。為了增加金屬層46的底部厚度T2(第4圖)而縮減間隔S2。然而，這可能導致整個晶圓10上的金屬層46 在厚度方面的整體晶圓均勻度不均勻。舉例來說，由於縮減間隔S2，可能會增加在晶圓10的邊緣處之金屬層46的厚度與在晶圓10的中心處之金屬層46的厚度差異。因此調整並增加間隔S1，以降低金屬層46的厚度的不均勻度。根據本揭示的一些實施例，增加間隔S1包含將磁鐵114的位置調得更高，其可經由硬體的改變和調整達成，舉例來說，改變和調整磁鐵114的安裝機構(mounting mechanism)的位置。根據其他實施例，實施硬體調整以將靶110向下移動，以縮減間隔S2並增加間隔S1。除了調整靶110的高度，也可以移動磁鐵114。
實驗結果顯示當S1/S2的比值大於約0.02時，藉由將製程條件最佳化，可以使金屬層46的整體晶圓(through-wafer)均勻度和厚度令人滿意，且可以被納入規範內。S1/S2的比值可以在約0.02和約0.03之間的範圍內。根據本揭示的一些實施例，在S1/S2的比值大於約0.02的情況下，間隔S1可以在約3.7mm和約3.9mm之間的範圍內，並且間隔S2可以在約184mm和約186mm之間的範圍內。
底部厚度T1和側壁厚度T2也受到各種製程條件影響。根據本揭示的一些實施例，調整一些製程條件以達到想要的底部厚度T1和側壁厚度T2。舉例來說，在沉積金屬層46時，可以使用氬(argon)作為製程氣體。增加製程氣體的流速，以增加沉積速度，以及增加T2/T1的比值(使得底部厚度T1較大，而不增加側壁厚度T2)。流速可以大於約160標準立方公分每分鐘(standard-state cubic centimeter per minute，sccm)，且可以在約160sccm和約200sccm之間的範圍內。為了增加T2/T1的比值， 也可以增加製程的壓力。舉例來說，在沉積金屬層46時，真空腔室102(第12圖)內的壓力可以大於約80毫托(mTorr)，且可以在約80mTorr和約120mTorr之間的範圍內。
影響底部厚度T1和側壁厚度T2的額外製程條件包含連接至靶蓋板112的射頻(RF)功率126、連接至靶蓋板112的直流(DC)功率124以及將電流供應至夾盤104的自動容量調諧器(Auto Capacity Tuner，ACT)120。根據本揭示的一些實施例，射頻功率126低於約5千瓦(kilowatt，KW)，且可以在約1,200瓦(watts)和約2,100瓦之間的範圍內(例如在13.5百萬赫(megahertz，MHz)的頻率)。直流功率124低於約1.5千瓦，且可以在約50瓦和約800瓦之間的範圍內。
即使金屬層46沉積在非常小的接觸開口40內(舉例來說，寬度W1小於約40nm)，經由硬體調整來調諧(tune)S1/S2的比值，以及經由調整沉積的製程條件，金屬層46(第4圖)可以具有增加的底部厚度T2，而不增加側壁厚度T1。實驗結果顯示當底部厚度T2是約8nm或更小時，後續形成的接觸插塞56(第8圖)將具有接縫。反之，當底部厚度T2是約9.5nm或更大時，後續形成的接觸插塞56(第8圖)將沒有接縫。因此，根據本揭示的一些實施例，當開口的寬度W1小於約40nm時，底部厚度T2大於約9.5nm。厚度比值T1/T2可以小於約0.35，且可以在約0.26和約0.34之間的範圍內。
參照第5圖，沉積蓋層(capping layer)48。此個別步驟繪示說明於第13圖所示之製程流程圖的步驟208。蓋層48也作為沉積阻障層(diffusion barrier layer)。根據本揭示的一些實 施例，蓋層48由金屬氮化物形成，例如氮化鈦。可以使用化學氣相沉積形成蓋層48，可以在化學氣相沉積腔室內形成蓋層48。因此，可以從物理氣相沉積的真空腔室102(第13圖)將晶圓10移出，並放置在用於形成蓋層48的化學氣相沉積腔室內。蓋層48可以是具有水平厚度和垂直厚度彼此相近的順形層。根據其他實施例，在相同的真空腔室102內形成蓋層48，當金屬從靶110濺射(sputter)出時，導入額外的氮氣。
第6圖繪示用於形成矽化物區50的矽化(silicidation)製程。根據本揭示的一些實施例，經由退火實施矽化製程，其以箭號52代表。此個別步驟繪示說明於第13圖所示之製程流程圖的步驟210。退火可以經由快速熱退火(Rapid Thermal Anneal，RTA)、爐退火(furnace anneal)或類似的方式實施。因此，金屬層46的底部部分46A(第5圖)與源極/汲極區22反應，以形成矽化物區50。如第6圖所示，在矽化製程之後，保留側壁部分46B。根據本揭示的一些實施例，底部部分46A(第5圖)完全反應，且矽化物區50的頂面與蓋層48的底面接觸。在矽化製程之後，T1/T3的比值小於約0.35，其中厚度T3是矽化物區50的厚度。
接著，將金屬材料54填入剩餘的接觸開口40，並且產生的晶圓10繪示於第7圖。此個別步驟繪示說明於第13圖所示之製程流程圖的步驟212。舉例來說，金屬材料54可以由鎢、銅、鋁或金屬合金形成。接著，實施平坦化製程，例如化學機械研磨(Chemical Mechanical Polish，CMP)，以移除在層間介電質36上方的金屬材料54、蓋層48和金屬層46的多餘部分。 此個別步驟繪示說明於第13圖所示之製程流程圖的步驟214。因此形成源極/汲極的接觸插塞56，如第8圖所示。
第9和10圖繪示形成閘極的接觸插塞。實施蝕刻製程以蝕刻層間介電質36和硬遮罩38(又可稱為遮罩層)(第8圖)，使接觸開口58形成，如第9圖所示。此個別步驟繪示說明於第13圖所示之製程流程圖的步驟216。
接著，以導電材料填充接觸開口58，以形成閘極的接觸插塞60，如第10圖所示。此個別步驟繪示說明於第13圖所示之製程流程圖的步驟218。根據本揭示的一些實施例，閘極的接觸插塞60包含導電的黏著/阻障層62，以及在黏著/阻障層62上方的金屬材料64。黏著/阻障層62可以由選自於鈦、氮化鈦、鉭、氮化鉭、前述之組合的材料或前述材料的多層結構形成。金屬材料64可以由鎢、銅、鋁或前述之合金形成，並且可以使用物理氣相沉積、金屬有機化學氣相沉積(MOCVD)或電鍍(plating)形成。
根據本揭示的一些實施例，形成介電的接觸間隔物66以環繞閘極的接觸插塞60。介電的接觸間隔物66的材料和形成製程可以分別相似於接觸間隔物44的材料和形成製程。根據其他實施例，不形成接觸間隔物66，且因此閘極的接觸插塞60與層間介電質36的側壁接觸。由於接觸插塞56和60的位置互相靠近，形成介電的接觸間隔物44和66可以消除接觸插塞56和60的電性短路，此電性短路可能是由接觸插塞56及/或60的位置偏移(misalignment)所引起。
第11圖繪示形成蝕刻停止層70、介電層72和導電 部件74。此個別步驟繪示說明於第13圖所示之製程流程圖的步驟220。根據本揭示的一些實施例，導電部件74是金屬線，且介電層72是金屬間介電質(Inter-Metal Dielectric，IMD)。根據其他實施例，導電部件74是上方的接觸插塞，且介電層72是上方的層間介電質(相較於下方的層間介電質36)。根據一些實施例，可以形成介電的接觸間隔物76以環繞導電部件74。或者，不形成介電的接觸間隔物76。因此，使用虛線繪示介電的接觸間隔物76，以表示可以形成或省略接觸間隔物76。形成接觸間隔物44、66和76可以有利地減少橋接(bridging)以及相鄰的接觸插塞56、60和74之電性短路的可能性。
導電部件74可以包含黏著/阻障層75，以及在黏著/阻障層75上方的金屬材料77。同樣地，黏著/阻障層75可以是金屬層，例如鈦層、鉭層或金屬氮化物層。根據一些實施例，黏著/阻障層62或75由金屬層形成，例如鈦層或鉭層，可以在物理氣相沉積設備中使用物理氣相沉積形成黏著/阻障層62及/或75，其大抵上與第12圖所示之物理氣相沉積設備相同，除了用以形成黏著/阻障層62及/或75的物理氣相沉積設備的S1/S2的比值小於用以形成金屬層46的物理氣相沉積設備的S1/S2的比值。接觸開口58(第9圖)及/或用於形成導電部件74的開口之深寬比可以小於第2圖中接觸開口40的深寬比。因此，相較於形成金屬層46(第4圖)，可以更容易形成黏著/阻障層62及/或75。此外，由於不會從黏著/阻障層62及/或75形成矽化物，黏著/阻障層62及/或75的底部厚度不需要顯著地大於其各自的側壁厚度。因此，用於形成黏著/阻障層62及/或75的物理氣相沉積 設備可以具有小於0.02的S1/S2的比值，此比值可以在約0.01和約0.02之間的範圍內。
本揭示的實施例具有一些優異的特點。為了降低電晶體的尺寸，也降低了接觸插塞的寬度。然而，降低接觸插塞的寬度使得接觸電阻增加。根據本揭示的一些實施例，調整用於沉積矽化製程所使用的金屬層(例如鈦層)的物理氣相沉積設備，並且調整沉積金屬層的製程條件，以增加鈦層的底部厚度，同時保持鈦層的側壁厚度不會成比例地增加。此方式有利於使得接觸電阻降低，且不會在接觸插塞中造成接縫。此外，為了消除接觸插塞的電性短路，可以形成介電間隔物。然而，形成介電間隔物導致進一步降低源極/汲極的接觸開口的尺寸，此問題也可以藉由改變物理氣相沉積設備及調整沉積製程的製程條件獲得解決。
根據本揭示的一些實施例，半導體結構的形成方法包含形成層間介電質(ILD)，其具有一部分與電晶體的金屬閘極在相同水平，其中層間介電質和金屬閘極是晶圓的一部分，以及蝕刻層間介電質以形成第一接觸開口，經由第一接觸開口暴露出電晶體的源極/汲極區。將晶圓放置在物理氣相沉積設備中，金屬靶在物理氣相沉積設備中，金屬靶與在金屬靶上方的磁鐵相隔第一間隔，且與晶圓相隔第二間隔，第一間隔與第二間隔的比值大於約0.02。在晶圓上沉積金屬層，金屬層具有在第一接觸開口中的底部部分和在第一接觸開口中的側壁部分。實施退火使金屬層的底部部分與源極/汲極區反應，以形成矽化物區。
根據本揭示的一些實施例，半導體結構的形成方法包含形成層間介電質(ILD)，其具有一部分與電晶體的金屬閘極在相同水平，其中層間介電質和金屬閘極是晶圓的一部分，蝕刻層間介電質以形成源極/汲極的接觸開口，其中經由源極/汲極的接觸開口暴露出電晶體的源極/汲極區，以及在晶圓上沉積第一鈦層，第一鈦層具有在源極/汲極的接觸開口中的底部部分和在源極/汲極的接觸開口中的側壁部分，側壁部分具有第一厚度。實施退火使第一鈦層的底部部分與源極/汲極區反應，以形成矽化物區，矽化物區具有第二厚度，第一厚度和第二厚度的比值小於約0.35。
根據本揭示的一些實施例，半導體結構的形成方法包含形成層間介電質(ILD)，其具有一部分與電晶體的金屬閘極在相同水平，其中層間介電質和金屬閘極是晶圓的一部分，蝕刻層間介電質以形成源極/汲極的接觸開口，其中經由源極/汲極的接觸開口暴露出電晶體的源極/汲極區，以及調整物理氣相沉積設備，金屬靶在物理氣相沉積設備中，且金屬靶與在金屬靶上方的磁鐵相隔第一間隔。此方法包含增加第一間隔，在物理氣相沉積設備內的晶圓上沉積鈦層，鈦層延伸至源極/汲極的接觸開口內。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬 技術領域中具有通常知識者也應該理解到，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。

Claims (10)

  1. 一種半導體結構的形成方法，包括：形成一層間介電質，具有一部分與一電晶體的一金屬閘極在一相同水平，其中該層間介電質和該金屬閘極是一晶圓的一部分；蝕刻該層間介電質以形成一第一接觸開口，其中經由該第一接觸開口暴露出該電晶體的一源極/汲極區；將該晶圓放置在一物理氣相沉積設備中，其中一金屬靶在該物理氣相沉積設備中，該金屬靶與在該金屬靶上方的一磁鐵相隔一第一間隔，且與該晶圓相隔一第二間隔，且該第一間隔與該第二間隔的一比值在0.02與0.03之間的範圍內；在該晶圓上沉積一金屬層，其中該金屬層包括在該第一接觸開口中的一底部部分和在該第一接觸開口中的一側壁部分；以及實施一退火使該金屬層的該底部部分與該源極/汲極區反應，以形成一矽化物區。
  2. 如申請專利範圍第1項所述之半導體結構的形成方法，其中將該晶圓放置在該物理氣相沉積設備時，該第一間隔與該第二間隔的該比值小於0.02，且該方法更包括增加該第一間隔，以將該比值從小於0.02調整為大於0.02。
  3. 如申請專利範圍第1或2項所述之半導體結構的形成方法，更包括在該第一接觸開口內形成一接觸間隔物，其中該接觸間隔物環繞該金屬層的一部分。
  4. 如申請專利範圍第1或2項所述之半導體結構的形成方法，更包括在該金屬層上方形成一蓋層，其中該退火實施在覆蓋該金屬層之該蓋層。
  5. 如申請專利範圍第1或2項所述之半導體結構的形成方法，其中該金屬層具有一側壁部分，該側壁部分具有一第一厚度，且該矽化物區具有一第二厚度，且該第一厚度和該第二厚度的一比值小於0.35。
  6. 如申請專利範圍第1或2項所述之半導體結構的形成方法，其中該第一接觸開口的寬度小於40nm，且該矽化物區的厚度大於9nm。
  7. 如申請專利範圍第1或2項所述之半導體結構的形成方法，更包括：蝕刻在該金屬閘極上方的該層間介電質和一遮罩層，以形成一第二接觸開口；以及在該第二接觸開口內形成一閘極接觸插塞和一額外的接觸間隔物，其中該額外的接觸間隔物環繞該閘極接觸插塞。
  8. 一種半導體結構的形成方法，包括：形成一層間介電質，具有一部分與一電晶體的一金屬閘極在一相同水平，其中該層間介電質和該金屬閘極是一晶圓的一部分；蝕刻該層間介電質以形成一源極/汲極的接觸開口，其中經由該源極/汲極的接觸開口暴露出該電晶體的一源極/汲極區；在該晶圓上沉積一第一鈦層，其中該第一鈦層包括在該源極/汲極的接觸開口中的一底部部分和在該源極/汲極的接觸開口中的一側壁部分，其中該側壁部分具有一第一厚度；在該晶圓上沉積一第二鈦層，其中在一物理氣相沉積腔室內沉積該第二鈦層，其中一金屬靶在該物理氣相沉積腔室內，該金屬靶與該金屬靶上方的一磁鐵相隔一第一間隔，且與該晶圓相隔一第二間隔，且該第一間隔和該第二間隔的一比值小於0.02；以及實施一退火使該第一鈦層的該底部部分與該源極/汲極區反應，以形成一矽化物區，其中該矽化物區具有一第二厚度，且該第一厚度和該第二厚度的一比值小於0.35。
  9. 如申請專利範圍第8項所述之半導體結構的形成方法，更包括：在該層間介電質上方形成一介電層；蝕刻該介電層以形成一額外的接觸開口；以及該第二鈦層延伸至該額外的接觸開口內。
  10. 一種半導體結構的形成方法，包括：形成一層間介電質，具有一部分與一電晶體的一金屬閘極在一相同水平，其中該層間介電質和該金屬閘極是一晶圓的一部分；蝕刻該層間介電質以形成一源極/汲極的接觸開口，其中經由該源極/汲極的接觸開口暴露出該電晶體的一源極/汲極區；調整一物理氣相沉積設備，其中一金屬靶在該物理氣相沉積設備中，該金屬靶與在該金屬靶上方的一磁鐵相隔一第一間隔，且與該晶圓相隔一第二間隔，其中該調整該物理氣相沉積設備包括增加該第一間隔，使得該第一間隔與該第二間隔的一比值在0.02與0.03之間的範圍內；以及在該物理氣相沉積設備內的該晶圓上沉積一鈦層，其中該鈦層延伸至該源極/汲極的接觸開口內。
TW106135913A 2016-11-29 2017-10-19 半導體結構的形成方法 TWI647791B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427457P 2016-11-29 2016-11-29
US62/427,457 2016-11-29
US15/665,957 US10153203B2 (en) 2016-11-29 2017-08-01 Methods for forming metal layers in openings and apparatus for forming same
US15/665,957 2017-08-01

Publications (2)

Publication Number Publication Date
TW201820537A TW201820537A (zh) 2018-06-01
TWI647791B true TWI647791B (zh) 2019-01-11

Family

ID=62117797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135913A TWI647791B (zh) 2016-11-29 2017-10-19 半導體結構的形成方法

Country Status (5)

Country Link
US (1) US10153203B2 (zh)
KR (1) KR102090257B1 (zh)
CN (1) CN108122849B (zh)
DE (1) DE102017118485A1 (zh)
TW (1) TWI647791B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510598B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
KR20190044196A (ko) * 2017-10-20 2019-04-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process
US10418453B2 (en) * 2017-11-22 2019-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Forming metal contacts on metal gates
US10580886B2 (en) * 2018-05-29 2020-03-03 International Business Machines Corporation Increased source and drain contact edge width in two-dimensional material field effect transistors by directed self-assembly
US10446654B1 (en) * 2018-06-14 2019-10-15 Globalfoundries Inc. Gate contact structures and self-aligned contact process
US10985076B2 (en) 2018-08-24 2021-04-20 International Business Machines Corporation Single metallization scheme for gate, source, and drain contact integration
US11069784B2 (en) * 2019-05-17 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11532561B2 (en) 2019-09-30 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Different via configurations for different via interface requirements
US11309402B2 (en) 2020-03-05 2022-04-19 Sandisk Technologies Llc Semiconductor device containing tubular liner spacer for lateral confinement of self-aligned silicide portions and methods of forming the same
US11798846B2 (en) 2020-08-14 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Contact plug
US11626495B2 (en) 2021-02-26 2023-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Protective liner for source/drain contact to prevent electrical bridging while minimizing resistance
CN113644051B (zh) * 2021-07-29 2024-06-11 上海华力集成电路制造有限公司 高介电常数金属栅mos晶体管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100252417A1 (en) * 2009-04-03 2010-10-07 Applied Materials, Inc. High pressure rf-dc sputtering and methods to improve film uniformity and step-coverage of this process
US20130049219A1 (en) * 2011-08-31 2013-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method for Forming the Same
US20160043035A1 (en) * 2014-08-07 2016-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact Structure and Method of Forming

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065544A (ja) * 1992-06-22 1994-01-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100467021B1 (ko) * 2002-08-20 2005-01-24 삼성전자주식회사 반도체 소자의 콘택 구조체 및 그 제조방법
JP4212432B2 (ja) * 2003-08-29 2009-01-21 株式会社東芝 不揮発性半導体記憶装置とその製造方法
US20070051616A1 (en) * 2005-09-07 2007-03-08 Le Hienminh H Multizone magnetron assembly
KR20120010642A (ko) * 2010-07-22 2012-02-06 삼성전자주식회사 비휘발성 메모리 소자, 그 제조 방법 및 그 구동 방법
US20130299937A1 (en) * 2012-04-26 2013-11-14 Applied Materials, Inc. Method and apparatus for ultra-low contact resistance for semiconductor channel n-fet
US9379209B2 (en) * 2014-11-07 2016-06-28 Globalfoundries Inc. Selectively forming a protective conductive cap on a metal gate electrode
CN106486416B (zh) * 2015-09-02 2021-04-02 中芯国际集成电路制造(北京)有限公司 金属互联结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100252417A1 (en) * 2009-04-03 2010-10-07 Applied Materials, Inc. High pressure rf-dc sputtering and methods to improve film uniformity and step-coverage of this process
US20130049219A1 (en) * 2011-08-31 2013-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method for Forming the Same
US20160043035A1 (en) * 2014-08-07 2016-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact Structure and Method of Forming

Also Published As

Publication number Publication date
US20180151429A1 (en) 2018-05-31
KR20180060943A (ko) 2018-06-07
US10153203B2 (en) 2018-12-11
CN108122849B (zh) 2021-06-08
CN108122849A (zh) 2018-06-05
KR102090257B1 (ko) 2020-03-18
DE102017118485A1 (de) 2018-05-30
TW201820537A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
TWI647791B (zh) 半導體結構的形成方法
US10699946B2 (en) Method of enabling seamless cobalt gap-fill
KR102374898B1 (ko) 반도체 상호연결 구조물들을 위한 물리 기상 증착 프로세스
US9852947B1 (en) Forming sidewall spacers using isotropic etch
KR101626676B1 (ko) 반도체 구조물 및 그 제조 방법
US11972951B2 (en) Selective formation of titanium silicide and titanium nitride by hydrogen gas control
US9330915B2 (en) Surface pre-treatment for hard mask fabrication
US9224675B1 (en) Automatic capacitance tuning for robust middle of the line contact and silicide applications
US9281240B2 (en) Methods of manufacturing semiconductor devices
US9893144B1 (en) Methods for fabricating metal-insulator-metal capacitors
TW202139294A (zh) 半導體裝置及其製造方法
TW201725635A (zh) 半導體裝置之形成方法
TW202324503A (zh) 積體晶片結構及其製造方法