CN114975238A - 集成芯片 - Google Patents

集成芯片 Download PDF

Info

Publication number
CN114975238A
CN114975238A CN202210292224.9A CN202210292224A CN114975238A CN 114975238 A CN114975238 A CN 114975238A CN 202210292224 A CN202210292224 A CN 202210292224A CN 114975238 A CN114975238 A CN 114975238A
Authority
CN
China
Prior art keywords
interconnect
dielectric layer
conductive line
dielectric
removal process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210292224.9A
Other languages
English (en)
Inventor
姚欣洁
李忠儒
吕志伟
田希文
廖韦豪
戴羽腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114975238A publication Critical patent/CN114975238A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一些实施例中，本公开是关于包括在基板上的第一互连介电层的集成芯片。互连导线延伸穿过第一互连介电层，且导线结构上介电质直接设置于互连导线上。导线结构上介电质的外壁被第一互连介电层围绕。集成芯片更包括第二互连介电层，设置于第一互连介电层上，以及互连导孔，延伸穿过第二互连介电层及导线结构上介电质，以接触互连导线。

Description

集成芯片
技术领域
本发明实施例是关于集成芯片及其形成方法，且特别关于集成芯片中的互连结构。
背景技术
随着半导体集成电路(integrated circuits,ICs)尺寸和部件尺寸的缩小，构成IC的元件的密度增加并且元件之间的间距减小。这种间距减小受到微影的光绕射、遮罩对准、隔离和装置性能等因素的限制。随着任两个相邻导电部件之间的距离减小，产生的电容增加，这将增加功耗和时间延迟。因此，人们正在研究制造技术和装置设计，以在减小IC尺寸的同时保持或提高IC的性能。
发明内容
本发明实施例提供了一种集成芯片，包括：第一互连介电层，设置于基板上方；互连导线，延伸穿过第一互连介电层；导线结构上介电质，设置于互连导线的正上方且具有被第一互连介电层围绕的外壁；第二互连介电层，设置于第一互连介电层上方；以及互连导孔，延伸穿过第二互连介电层及导线结构上介电质，以接触互连导线。
本发明实施例提供了一种集成芯片，包括：第一互连介电层，设置于基板上；第一互连导线，设置于基板上且第二互连导线，设置于基板上，被第一互连介电层横向围绕，且通过第一互连介电层与第一互连导线间隔开；第一导线结构上介电质及第二导线结构上介电质，分别设置于第一互连导线及第二互连导线正上方，其中第一导线结构上介电质通过第一互连介电层与第二导线结构上介电质间隔开；第二互连介电层，设置于第一互连介电层上；以及互连导孔，延伸穿过第二互连介电层以及第一导线结构上介电质，以直接接触第一互连导线。
本发明实施例提供了一种集成芯片的形成方法，包括：于基板上形成第一互连介电层；于第一互连介电层内形成互连导线并延伸穿过第一互连介电层；执行第一移除制程，以移除互连导线的上部，使互连导线的上表面设置于第一互连介电层的上表面下方；于互连导线正上方形成导线结构上介电质；于第一互连介电层上方形成第二互连介电层；执行第二移除制程，以形成延伸穿过导线结构上介电质及第二互连介电层的空腔，以露出互连导线的上表面；以及于空腔中形成导电材料，以形成耦合到该互连导线的互连导孔。
附图说明
以下将配合所附图式详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。
图1A是根据一些实施列，绘示出具有位于第一互连导线上的导线结构上介电质的集成芯片的剖面图，其中互连导孔延伸穿过导线结构上介电质以接触第一互连导线。
图1B是根据一些实施列，绘示出对应于图1A的俯视图。
图2是根据另一些实施列，绘示出具有位于第一互连导线上的导线结构上介电质的集成芯片的剖面图。
图3是根据一些实施列，绘示出具有设置第一互连导线上的导线结构上介电质的集成芯片的剖面图，其中第一互连导线耦合至半导体装置。
图4-图11、图12A、图12B、图13A、图13B、图14A-图14C、图15-图17是根据一些实施列，绘示出形成具有设置第一互连导线上的导线结构上介电质的集成芯片的方法的各种视图，其中导线结构上介电质有助于防止上方的互连导孔在第一互连导线的最顶面下方形成。
图18是根据一些实施列，绘示出对应于图4-图11、图12A、图12B、图13A、图13B、图14A-图14C、图15-图17中示出的方法的流程图。
其中，附图标记说明如下：
100A：剖面图；
100B：俯视图；
102：基板；
104：互连结构；
106：下层互连导孔；
108：下层互连介电层；
110：第一蚀刻停止层；
112：第一互连导线；
112t：最顶面；
112u：上表面；
114：第一互连介电层；
114t：最顶面；
114s：侧壁；
116：导线结构上介电质；
116t：最顶面；
118：第二蚀刻停止层；
120：第二互连介电层；
120L：新下表面；
120t：最顶面；
120s：新侧壁；
122：互连导孔；
122s：水平面；
124：第二互连导线；
130：第一方向；
132：第二方向；
200：剖面图；
202：第一线；
204：界面；
300：剖面图；
302：半导体装置；
304：源极/漏极区；
306：栅电极；
308：栅极介电层；
310：第二线；
400：剖面图；
500：剖面图；
600：剖面图；
602：刻移除制程；
700：剖面图；
800：剖面图；
802：第一抗反射结构；
802a：第一抗反射层；
802b：第二抗反射层；
804：第一遮罩结构；
900：剖面图；
902：第一移除制程；
1000：剖面图；
1100：剖面图；
1102：第二抗反射结构；
1102a：第三抗反射层；
1102b：第四抗反射层；
1104：第二遮罩结构；
1106：第一开口；
1200A：剖面图；
1200B：剖面图；
1202：第一导孔移除制程；
1204：空腔；
1206：第一遮罩移除制程；
1300A：剖面图；
1300B：剖面图；
1302：第二导孔移除制程；
1304：第一子腔；
1306：第二遮罩移除制程；
1400A：剖面图；
1400B：剖面图；
1400C：剖面图；
1402：第三导孔移除制程；
1404：第二子腔；
1406：第三遮罩移除制程；
1408：第三子腔；
1410：第四导孔移除制程；
1500：俯视图；
1600：剖面图；
1602：导电材料；
1700：剖面图；
1800：方法；
1802：动作；
1804：动作；
1806：动作；
1808：动作；
1810：动作；
1812：动作；
1814：动作；
AA’：剖线；
a1：第一角度；
a2：第二角度；
d1：第一距离；
d2：第二距离；
d3：第三距离；
d4：第四距离。
具体实施方式
以下公开提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件和其配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明实施例。举例而言，叙述中若提及第一元件形成在第二元件上方，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在各种范例中重复参考数值及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
再者，其中可能用到与空间相对用词，例如「在……下方」、「下方」、「较低的」、「上方」、「较高的」等类似用词，是为了便于描述图式中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
集成芯片可以包括多个配置在半导体基板上方及/或之内的半导体装置(例如，晶体管、电感器、电容器等)及/或存储器装置。互连结构可以设置在半导体基板上方并且耦合至半导体装置。互连结构可以包括在互连介电结构内具有互连导线和互连导孔的导电互连层。互连导线及/或互连导孔提供配置于半导体基板之内及/或上方的不同半导体装置之间的电通路。
互连结构的一些实施例包括耦合到下方的半导体装置的第一互连导线，且互连导孔耦合至并设置于第一互连导线中的一者上方。在制造过程中，可以形成嵌入在第一互连介电层内的第一互连导线。然后，可以在第一互连介电层和第一互连导线上方沉积第二互连介电层。可以使用微影和移除制程在第二互连介电层内形成空腔，以露出第一互连导线中一者的顶面。接着，可以在空腔内形成导电材料，以形成耦合到第一互连导线中的一者的互连导孔。
然而，随着集成芯片的尺寸减小，第一互连导线以及第一互连导线之间的间隙也随之减小，并且由于制程限制，形成直接在第一互连导线中的一者上方置中的空腔变得更加困难。此类制程限制的一些示例包括重置(overlay)直接以第一互连导线中的一者为中心的用于微影的遮罩结构的精度/准确度及/或在与互连导线中的一者相对应的遮罩结构中实现用于形成空腔的足够小的开口。在某些情况下，如果空腔不在第一互连导线中的一者的上方置中，则空腔可能在第一互连介电层上方部分形成。在此类实施例中，用于形成空腔的移除制程可移除第一互连介电层的一部分。在此类实施例中，最终结构中的互连导孔的一部分可能会直接位于相邻的第一互连导线之间，这可能会增加电容及/或减少第一互连介电层在相邻的第一互连导线之间的击穿时间，从而降低整体集成芯片的可靠性。
本公开的各种实施例关于设置在互连结构中的第一互连导线的顶面上的导线结构上介电质的形成。导线结构上介电质具有被第一互连介电层围绕的外壁且包括与第一互连介电层不同的材料。在形成导线结构上介电质之后，可以在第一互连介电层上方形成第二互连介电层。然后，可以执行微影和移除制程以形成空腔，延伸穿过第二互连介电层和导线结构上介电质中的一者，以露出第一互连导线中的一者的上表面。在一些实施例中，可以使用蚀刻剂来移除导线结构上介电质中的一者的部分。在一些实施例中，第一互连介电层可以对蚀刻剂的移除大抵上具有抗性。
因此，在一些实施例中，就算由于制程的限制，空腔直接在第一互连介电层的一部分上形成，第一互连介电层与导线结构上介电质之间的蚀刻选择性防止空腔延伸进入第一互连介电层中。因此，形成在空腔内的所得互连导孔不直接位于相邻的第一互连导线之间。因此，在保持相邻第一互连导线之间的隔离的同时，增加了形成互连导孔的制程窗口，从而减少串扰(cross-talk)且增加整体集成芯片的可靠性。
图1A是根据一些实施列，绘示出具有延伸穿过导线结构上介电质以接触第一互连导线的互连导孔的集成芯片的剖面图。
图1A的集成芯片包括位于基板102上的互连结构104。在一些实施例中，互连结构104包括下层互连导孔106、耦合到并设置在下层互连导孔106上方的第一互连导线112、耦合到并设置在第一互连导线112中一者上方的互连导孔122、以及耦合到并设置于互连导孔122上方的第二互连导线124。在一些实施例中，互连结构104可更包括围绕下层互连导孔106的下层互连介电层108、围绕第一互连导线112的第一互连介电层114、以及围绕互连导孔122及/或第二互连导线124的第二互连介电层120。在一些实施例中，第一蚀刻停止层110可设置于下层互连介电层108上方，且位于下层互连介电层108与第一互连介电层114之间。在一些实施例中，第二蚀刻停止层118可设置于第一互连介电层114上方，且设置于第一互连介电层114与第二互连介电层120之间。
此外，根据一些实施例，互连结构104可耦合至配置于基板102之上及/或之内的一个或多个半导体装置(例如晶体管、电感器、电容器等)及/或存储器装置(未示出)。因此，互连结构104的导电部件(例如下层互连导孔106、第一互连导线112、互连导孔122、第二互连导线124)可彼此电耦合且与任何下方或上方的装置(未示出)电耦合，以为通过集成芯片的信号(例如，电压、电流)提供导电通路。
在一些实施例中，各个第一互连导线112的宽度等于例如在大约5纳米和大约1000纳米之间的范围内的第一距离d1。此外，在一些实施例中，第一互连导线112可以与相邻的第一互连导线112间隔开第二距离d2。在一些实施例中，第二距离d2可以在例如大约5纳米和大约1000纳米之间的范围内。在一些实施例中，第一互连导线112嵌入第一互连介电层114内，使第一互连导线112通过第一互连介电层114彼此间隔开。在一些实施例中，第一互连介电层114包括低介电常数介电材料，例如碳化硅、二氧化硅、碳化氧硅、氮化硅、氮化碳硅、氮氧化硅、碳氧氮化硅、或一些其他合适的介电材料。第一互连介电层114的低介电常数介电材料及/或横向设置在第一互连导线112之间的任何其他隔离结构(例如，其他介电层、空气间隔结构等)降低电容并防止相邻的第一互连导线112之间的串扰。
在一些实施例中，导线结构上介电质116设置于各个第一互连导线112上方。在一些实施例中，导线结构上介电质116也可具有等于第一距离d1的宽度，且导线上结构介电质116可具有完全和直接叠置(overlie)第一互连导线112的顶面的底面。在一些实施例中，导线结构上介电质116被第一互连介电层114横向围绕。在一些实施例中，导线结构上介电质116具有与第一互连介电层114的最顶面114t大抵共面的最顶面116t。在一些实施例中，导线结构上介电质116包括例如氧化铪、氧化铌锂、氧化锂氮、氧化镁、氧化锰、氧化钼、氧化铌、氧化氮、氧化硅、碳氧化硅、碳氧化氮硅、氮氧化硅、碳化硅、氧化锡、氧化锡硅、氧化锶、氧化钽、氮氧化钽、氧化钛、氧氮化钛、氧化钨、氧化锌、氧化锆或一些其他合适的介电材料或金属氧化物。
在一些实施例中，互连导孔122从第二互连导线124延伸，穿过第二互连介电层120及导线结构上介电质116，以直接接触第一互连导线112。在一些实施例中，由于第一互连导线112的第一距离d1及第一互连导线112之间的距离d2过小(例如大约5纳米和大约1000纳米之间)，由于加工限制，形成直接落在第一互连导线112上的互连导孔122更加困难。例如，在一些实施例中，在互连导孔122的形成期间，可以在第二互连介电层120上方形成包括开口的遮罩结构。在一些实施例中，由于遮罩结构形成期间的制程(例如，微影)限制，开口可能直接叠置第一互连导线112以及第一互连介电层114的一部分。之后，在一些实施例中，可以使用蚀刻剂移除直接设置在遮罩结构开口下方的导线结构上介电质116的部分，以形成露出第一互连导线112的空腔。在一些实施例中，第一互连介电层114包括与导线结构上介电质116不同的材料，且第一互连介电层114对用于移除导线结构上介电质116的蚀刻剂的移除大抵上具有抗性。在此类实施例中，形成在空腔内的互连导孔122可具有水平面122s，直接接触并在第一互连介电层114的最顶面114t上方延伸。
因此，在一些实施例中，即使用于形成互连导孔122的遮罩结构的开口的一部分直接设置在第一互连介电层114上，在形成互连导孔122的过程中也可以不移除第一互连介电层114。因此，互连导孔122不会延伸到第一互连导线112的上表面下方且不会直接设置在相邻的第一互连导线112之间。因此，至少由于导线结构上介电质116，由第一互连介电层114提供的相邻的第一互连导线112之间的隔离可以在互连导孔122的形成期间保持，从而减少相邻的第一互连导线112之间的串扰并保持及/或增加装置的可靠性。
图1B是根据一些实施列，绘示出对应于图1A的俯视图的俯视图100B。
在一些实施例中，从俯视图100B来看，第一互连导线112设置在第二互连介电层120下方，因此，使用链线示出第一互连导线112。类似地，在一些实施例中，从俯视图100B来看，互连导孔122设置在第二互连导线124下方，因此，互连导孔122使用虚线示出。在一些实施例中，第一互连导线112沿第一方向130延伸，且第二互连导线124沿第二方向132延伸。在一些实施例中，第一方向130不同于第二方向132，且第一方向130垂直于第二方向132。在一些实施例中，导线结构上介电质(图1A的116)至少在第二方向132上增加互连导孔122的制程窗口。
在一些实施例中，互连导孔122将第一互连导线112中的一者耦合到第二互连导线124。在一些实施例中，应当理解的是，从俯视图100B来看，虽然互连导孔122直接叠置第一互连导线112，互连导孔122不直接设置在第二方向132上的相邻第一互连导线112之间。在一些实施例中，从俯视图100B来看，互连导孔122可以具有圆形轮廓。在其他实施例中，从俯视图100B来看，互连导孔122可以呈矩形、椭圆形或一些其他形状的轮廓。此外，在一些实施例中，附加的第二互连导线(未示出)设置在第二互连介电层120中且附加互连导孔(未示出)将附加的第二互连导线耦合到第一互连导线112。
图2是根据另一些实施列，绘示出具有延伸穿过导线结构上介电质以接触第一互连导线的互连导孔的集成芯片的剖面图200，其中互连导孔大抵在第一互连导线上方置中。
在一些实施例中，直接设置在互连导孔122下方的第一互连导线112的中心设置在第一线202上。在此类实施例中，第一线202垂直于基板102的顶面并且还与第一互连导线112的中心相交。在一些实施例中，第一互连导线112的中心被确定为第一互连导线112的最顶面的宽度的中点。在一些实施例中，互连导孔122的中心类似地为确定为互连导孔122与第二互连导线124之间的界面204的中点。在一些实施例中，如图2的剖面图200所示，第一线202也与互连导孔122的中心相交。在此类实施例中，互连导孔122和下方的第一互连导线112可以被分类为彼此「对准(aligned)」或「置中」。此类实施例，其中互连导孔122与第一互连导线112对准，互连导孔122与第一互连导线112之间的接触面积增加。在此类实施例中，互连导孔122的整个下表面直接接触第一互连导线112。
然而，在一些实施例中，其中第一互连导线112的宽度过小(例如，在约5纳米和约1000纳米之间)，由于制程限制(例如，微影精度、蚀刻精度等)，互连导孔122和下方的第一互连导线112之间的对准是罕见的。因此，在互连导孔122和下方的第一互连导线112未对准的情况下(例如，图1A和图3)，导线结构上介电质116仍然包括在第一互连导线112上。
此外，应当理解的是，在一些其他实施例中，即使互连导孔122在下方的第一互连导线112上方置中，由于制程限制，互连导孔122可能比下方的第一互连导线112更宽。在此类实施例中，所得的互连导孔122仍可能具有直接叠置且接触第一互连介电层114的最顶面114t的部分。
此外，在一些实施例中，导线结构上介电质116具有等于第三距离d3的高度。在一些实施例中，第三距离d3在例如大约10埃和大约1000埃之间的范围内。在一些实施例中，第二蚀刻停止层118包括与第一互连介电层114不同的材料。类似地，在一些实施例中，第二蚀刻停止层118包括与导线结构上介电质116不同的材料。在一些实施例中，第二蚀刻停止层118包括例如碳化硅、二氧化硅、碳化氧硅、氮化硅、氮化碳硅、氮氧化硅、碳氮氧化硅、氧氮化铝、氧化铝或一些其他合适的材料。在一些实施例中，第二蚀刻停止层118的厚度在例如大约10埃和大约1000埃之间的范围内。
在一些实施例中，下层互连导孔106、第一互连导线112、互连导孔122和第二互连导线124可各自包括导电材料，例如钽、氮化钽、氮化钛、铜、钴、钌、钼、铱、钨或一些其他合适的导电材料。在一些实施例中，下层互连导孔106、第一互连导线112、互连导孔122和第二互连导线124可以各自包括相同的材料，可以各自包括不同的材料，或者可以包括相似和不同材料的组合。在一些实施例中，至少互连导孔122和第二互连导线124包括相同的材料，因为它们是通过双镶嵌制程形成的。在一些实施例中，下层互连导孔106、第一互连导线112、互连导孔122和第二互连导线124可以各自具有在例如大约10埃和大约1000埃之间的范围内的高度。
图3是根据一些实施列，绘示剖面图300，其中包括导线结构上介电质的互连结构耦合至下方的半导体装置。
在一些实施例中，可以省略第二蚀刻停止层(图2的118)。在此类实施例中，第二互连介电层120可以包括与第一互连介电层114不同的材料。此外，在一些实施例中，互连导孔122在下方的第一互连导线112上方「未对准」或「未置中(not centered)」。在此类实施例中，垂直于基板板102的顶面的第二线310与互连导孔122的中心相交，且第二线310平行于与第一互连导线112的中心相交的第一线202。在此类实施例中，当第一线202与第二线310平行且不相交时，互连导孔122与下方的第一互连导线112未对准。在此类实施例中，如根据图1A的剖面图100A所描述，导线结构上介电质116有助于在互连导孔122的形成期间保护第一互连介电层114，并且因此，互连导孔122不会延伸到第一互连导线112的上表面下方。
此外，在一些实施例中，下层互连导孔106耦合到下方的半导体装置302。在一些实施例中，下方的半导体装置302可以包括例如场效晶体管(field effect transistor,FET)。在此类实施例中，半导体装置302可以包括设置在基板102上方或之内的源极/漏极区304。源极/漏极区304可以包括基板102的掺杂部分。此外，在一些实施例中，半导体装置302可以包括栅电极306，设置在基板102上方和源极/漏极区304之间。在一些实施例中，栅极介电层308可以直接设置在栅电极306和基板102之间。在一些实施例中，下层互连导孔106耦合到源极/漏极区304中的一者，而在其他实施例中，下层互连导孔106可以耦合到半导体装置302的栅电极306。更在一些实施例中，应当理解的是，互连结构104可以将半导体装置302耦合到一些其他半导体装置、存储器装置、照相装置或一些其他电子装置。应当理解的是，除了图示为半导体装置302的FET之外的其他电子/半导体装置也在本公开的范围内。
图4-图11、图12A、图12B、图13A、图13B、图14A-图14C、图15-图17是根据一些实施列，绘示出利用第一互连导线上的导线结构上介电质，于第一互连导线上形成互连导孔，以增加形成互连导孔的制程窗口的方法的各种视图400～700。虽然图4-图11、图12A、图12B、图13A、图13B、图14A-图14C、图15-图17是关于一种方法的描述，但是应该理解，图4-图11、图12A、图12B、图13A、图13B、图14A-图14C、图15-图17中揭示的结构可以不限于这种方法，而是可以作为独立于该方法的结构而独立存在。
如图4的剖面图400所示，提供了基板102。在一些实施例中，基板102可以是或包括任何类型的半导体主体(例如，硅/CMOS块体、SiGe、SOI等)，例如半导体晶圆或晶圆上的一个或多个晶粒，以及形成在其上及/或与之相关联的任何其他类型的半导体及/或外延层。在一些实施例中，下互连介电层108形成在基板102上方。在一些实施例中，各种半导体装置(例如，晶体管、电感器、电容器等)及/或存储器装置(未示出)可以设置在基板102之上及/或之内且位于下层互连介电层108下方。在一些实施例中，下层互连导孔106可以形成在下层互连介电层108内并且耦合到各种半导体装置及/或存储器装置(未示出)中的一者或多者。
在一些实施例中，下层互连介电层108可以通过沉积制程(例如，旋涂、物理气相沉积(physical vapor deposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)、原子层沉积(atomic layer deposition,ALD)等)而形成。在一些实施例中，下层互连介电层108可以具有在例如大约30埃和大约800埃之间的范围内的厚度。在一些实施例中，下层互连介电层108可以包括例如低介电常数介电材料，例如碳化硅、二氧化硅、碳化氧硅、氮化硅、碳氮化硅、氮氧化硅、碳氧氮化硅、或一些其他合适的介电材料。
在一些实施例中，可以通过的图案化(例如，微影/蚀刻)、沉积(例如，PVD、CVD、等离子体增强化学气相沉积(plasma-enhanced chemical vapor deposition,PE-CVD)、ALD、溅射等)和移除(例如湿式蚀刻、干式蚀刻、化学机械平坦化(chemical mechanicalplanarization,CMP)等)制程的各种步骤在下层互连介电层108中形成下层互连导孔106。在一些实施例中，下层互连导孔106可以包括例如钽、氮化钽、氮化钛、铜、钴、钌、钼、铱、钨或一些其他合适的导电材料的导电材料。此外，在一些实施例中，下层互连导孔106的高度可以在例如大约10埃和大约1000埃之间的范围内。
在一些实施例中，第一蚀刻停止层110形成在下层互连导孔106上方和下层互连介电层108上方。在一些实施例中，第一蚀刻停止层110通过沉积制程(例如PVD、CVD、ALD、旋涂等)，且可以在设置为例如大约150℃和大约400℃之间的范围内的温度的腔室中形成。在一些实施例中，第一蚀刻停止层110可以形成为具有在例如大约10埃和大约1000埃之间的范围内的厚度。在一些实施例中，第一蚀刻停止层110可以包括例如碳化硅、二氧化硅、碳化氧硅、氮化硅、碳氮化硅、氧氮化硅、氧碳氮化硅、氧氮化铝、氧化铝或一些其他合适的材料。
如图5的剖面图500所示，在一些实施例中，嵌入第一互连介电层114中的第一互连导线112形成在第一蚀刻停止层110上方。在一些实施例中，第一互连介电层114可以先形成在第一蚀刻停止层110上方，然后第一互连介电层114可以经过图案化(例如，微影/蚀刻)、沉积(例如，PVD、CVD、PE-CVD、ALD、溅射等)和移除(例如，湿式蚀刻、干式蚀刻、CMP等)制程的各种步骤，以在第一互连介电层114内形成第一互连导线112。在其他实施例中，第一互连导线112可以先通过图案化(例如，微影/蚀刻)、沉积(例如，PVD、CVD、PE-CVD、ALD、溅射等)和移除(例如，湿式蚀刻、干式蚀刻、CMP等)制程的各种步骤，然后第一互连介电层114可以形成在第一互连导线112周围。
然而，在一些实施例中，第一互连介电层114通过沉积制程(例如，旋涂、PVD、CVD、ALD等)，在设定为大约400℃到大约500℃之间的范围内的温度的腔室中形成。在一些实施例中，第一互连介电层114可以形成为介于例如大约30埃和大约800埃之间的范围内的厚度。在其他实施例中，第一互连介电层114的厚度可介于例如约20埃至约2000埃之间的范围内。在一些实施例中，第一互连介电层114可以包括低介电常数介电材料，例如碳化硅、二氧化硅、碳化氧硅、氮化硅、碳氮化硅、氮氧化硅、碳氧氮化硅或一些其他合适的介电材料。
此外，在一些实施例中，第一互连导线112可以通过沉积制程(例如，旋涂、PVD、CVD、ALD等)在设置为大约150℃和大约400℃之间的范围内的温度的腔室中形成。在一些实施例中，在第一互连导线112刚刚形成之后，第一互连导线112的高度可以等于第一互连介电层114的高度。因此，在一些实施例中，在第一互连导线112刚刚形成之后，第一互连导线112的高度在大约20埃和大约2000埃之间的范围内。此外，在一些实施例中，各个第一互连导线112的宽度等于在例如大约5纳米和大约1000纳米之间的范围内的第一距离d1。在一些实施例中，第一互连导线112可以彼此间隔开在例如大约5纳米和大约1000纳米之间的范围内的第二距离d2。在一些实施例中，第一互连导线112可以包括导电材料，例如钽、氮化钽、氮化钛、铜、钴、钌、钼、铱、钨或一些其他合适的导电材料。
在一些实施例中，第一互连导线112中的一者或多者延伸穿过第一蚀刻停止层110以直接接触一个或多个下层互连导孔106。因此，在一些实施例中，第一互连导线112的形成还包括移除第一蚀刻停止层110的部分。应当理解的是，多于或少于4个第一互连导线112可以存在于第一互连介电层114中。
如图6的剖面图600所示，在一些实施例中，可以执行回蚀移除制程602以移除第一互连导线112的上部。在一些实施例中，回蚀移除制程602通过例如电感应偶合等离子体、电容耦合等离子体、远程等离子体、等向性化学蚀刻、湿式蚀刻或一些其他合适的干式或湿式蚀刻制程来实现。在一些实施例中，第一互连介电层114对回蚀移除制程602的移除大抵上具有抗性。因此，在一些实施例中，不需要从回蚀移除制程602保护第一互连介电层114的遮罩结构，从而提高了制造效率。
在一些实施例中，在回蚀移除制程602之后，第一互连导线112的最顶面112t设置在第一互连介电层114的最顶面114t下方的第三距离d3。在一些实施例中，第三距离d3可以在例如大约10埃和大约1000埃之间的范围内。因此，在一些实施例中，在回蚀移除制程602之后，第一互连导线112具有在大约10埃和大约1000埃之间的范围内的高度。
如图7的剖面图700所示，在一些实施例中，于第一互连导线112上方形成导线结构上介电质116。在一些实施例中，导线结构上介电质116包括例如氧化铪、氧化铌锂、氮氧化锂、氧化镁、氧化锰、氧化钼、氧化铌、氧化氮、氧化硅、碳氧化硅、碳氧氮化硅、氮氧化硅、碳化硅、氧化锡、氧化硅锡、氧化锶、氧化钽、氮氧化钽、氧化钛、氮氧化钛、氧化钨、氧化锌、氧化锆或一些其他合适的介电材料或金属氧化物。导线结构上介电质116包括与第一互连介电层114不同的材料。在一些实施例中，导线结构上介电质116可以通过沉积制程(例如，PVD、CVD、ALD、旋涂、等)在设定为例如约150℃至约400℃之间的范围内的温度的腔室中形成。在一些实施例中，导线结构上介电质116包括可以选择性沉积在第一互连导线112的最顶面112t上而不是第一互连介电层114上的材料。在一些实施例中，移除制程，例如，举例来说，执行平坦化制程(例如，CMP)以移除设置在第一互连介电层114的最顶面114t上方的导线结构上介电质116的任何多余材料。因此，在一些实施例中，导线结构上介电质116具有与第一互连介电层114的最顶面114t大抵共面的最顶面116t。在一些实施例中，省略了此类移除及/或平坦化制程。在一些实施例中，导线结构上介电质116具有等于第三距离d3的高度。
如图8的剖面图800所示，在一些实施例中，第二互连介电层120形成在第一互连介电层114和导线结构上介电质116上方。在一些实施例中，第二互连介电层120通过沉积制程(例如，PVD、CVD、ALD、溅射等)形成。在一些实施例中，第二互连介电层120包括介电材料，例如碳化硅、二氧化硅、碳化氧硅、氮化硅、碳氮化硅、氮氧化硅、碳氧氮化硅或一些其他合适的介电材的材料。在一些实施例中，第二互连介电层120包括与第一互连介电层114不同的材料。在其他实施例中，第二互连介电层120包括与第一互连介电层114相同的材料。在此类其他实施例中，在形成第二互连介电层120之前，可以在第一互连介电层114上方形成第二蚀刻停止层118。在一些实施例中，第二蚀刻停止层118可以在与第一蚀刻停止层110相同或相似的条件下形成及/或可以包括与第一蚀刻停止层110相同或相似的材料。在一些实施例中，如果第一互连介电层114和第二互连介电层120包括不同的材料，则第二蚀刻停止层118可以或可以不形成在第一互连介电层114和第二互连介电层120之间。
在一些实施例中，可以在第二互连介电层120上方形成第一抗反射结构802。在一些实施例中，第一抗反射结构802可包括，例如，第一抗反射层802a及第二抗反射层802b。在一些实施例中，第一抗反射结构802有助于之后的图案化/微影制程。在一些实施例中，第一抗反射结构802可通过沉积制程(例如，旋涂、CVD、PVD、ALD等)形成并包含有机或无机材料。在一些实施例中，第一遮罩结构804通过使用微影和移除(例如蚀刻)制程形成在第一抗反射结构802上。在一些实施例中，第一遮罩结构804包括光阻或硬遮罩材料。在一些实施例中，第一遮罩结构804直接覆盖第一互连导线112中的一者或多者，而第一互连导线112中的一者或多者并不直接位于第一遮罩结构804下方。
如图9的剖面图900所示，在一些实施例中，根据第一遮罩结构804执行第一移除制程902，以移除第二互连介电层120的部分。在一些实施例中，不直接位于第一遮罩结构804下方的第一抗反射结构802的部分在第一移除制程902期间完全被移除，且第二互连介电层120不直接位于第一遮罩结构804下方的上部在第一移除制程902期间被移除。在一些实施例中，在第一移除制程902后，第二互连介电层120仍然完全覆盖第二蚀刻停止层118。在一些实施例中，第二互连介电层120未被第一遮罩结构804覆盖的部分具有约等于第四距离d4的宽度。在一些实施例中，第四距离d4在例如大约5纳米和大约3000纳米之间的范围内。在一些实施例中，由第一移除制程902定义的第二互连介电层120的新侧壁120s可以位于相对于新下表面120L的第一角度a1。在一些实施例中，如图9所示，第一角度a1是从新下表面120L远离所测量的，并且可以在大约50度和大约95度之间的范围内。
在一些实施例中，第一移除制程902可为或包括蚀刻制程。例如，在一些实施例中，第一移除制程902可为或包括反应离子蚀刻、电感耦合等离子体及/或电容耦合等离子体。在此类实施例中，第一移除制程902可利用以下气体蚀刻剂中的一种或多种：碳氢气体(例如CH4)、氟化物气体(例如CH3F、CH2F2、C4F8、C4F6、CF4)、溴化氢、一氧化碳、二氧化碳、三氯化硼、氯气、氮气、氦气、氖气、氩气或其他一些合适的气体。在一些实施例中，第一移除制程902可在设定为介于约0℃与约100℃之间的范围内的温度；大约0.2毫托和大约120毫托之间范围内的压力；大约50瓦和大约3000瓦之间范围内的功率；以及大约0伏和大约1200伏之间的范围内的偏压的腔室中进行。
如图10的剖面图1000所示，在一些实施例中，从第二互连介电层120完全移除第一抗反射结构(图9的802)和第一遮罩结构(图9的804)。在一些实施例中，第一抗反射结构(图9的802)和第一遮罩结构(图9的804)通过湿式蚀刻剂移除，并且第二互连介电层120可以保持大抵上不受湿式蚀刻剂影响。
如图11的剖面图1100所示，在第二互连介电层120上方形成第二遮罩结构1104。在一些实施例中，第二遮罩结构1104包括直接设置在第一互连导线112中一者的上方的第一开口1106。在一些实施例中，在形成在第二遮罩结构1104之前，可以在第二互连介电层120上方形成第二抗反射结构1102。在一些实施例中，第二抗反射结构1102可以包括设置在第三抗反射层1102a上方的第四抗反射层1102b。在一些实施例中，第二抗反射结构1102有助于之后的图案化/微影制程。在一些实施例中，第二抗反射结构1102和第二遮罩结构1104可以分别使用与形成第一抗反射结构(图8的802)和第一遮罩结构(图8的804)类似的制程形成。类似地，在一些实施例中，第二抗反射结构1102和第二遮罩结构1104分别包括与第一抗反射结构(图8的802)和第一遮罩结构(图8的804)相似的材料。
在一些实施例中，第一线202与直接在第二遮罩结构1104的第一开口1106下方的第一互连导线112的中心相交。在一些实施例中，第二线310与第一开口1106的中心相交。在一些实施例中，第一互连导线112的中心可以定义为第一互连导线112的宽度的中点，类似地，第一开口1106的中心可以定义为第一开口1106的宽度的中点。在一些实施例中，第一线202和第二线310垂直于基板102的最顶面。在一些实施例中，由于微影精度及/或准确度的限制，例如，第一线202可以偏离第二线310。在此类实施例中，第一开口1106可能直接叠置第一互连介电层114的一部分。在此类实施例中，第二遮罩结构1104的第一开口1106可以被确定与下方的第一互连导线112中的一者「未对准」。
在一些实施例中，第一线202可以与第二线310共线，并且第一开口1106可以仅直接叠置下方的第一互连导线112中的一者。在此类其他实施例中，可以确定第一开口1106与下方的第一互连导线112中的一者对准。在其他实施例中，第一线202可以与第二线310共线，但是第一开口1106的宽度可以大于第一互连导线112的宽度。在此类的其他实施例中，第一开口1106仍然可以直接叠置第一互连介电层114的部分。在一些实施例中，第一开口1106的宽度可以在例如大约5纳米和大约300纳米之间的范围内。
图12A和图12B根据一些实施例，分别示出了执行微影和移除制程以露出第一互连导线中的一者的上表面的剖面图1200A和1200B。
如图12A的剖面图1200A所示，在一些实施例中，执行第一导孔移除制程1202以移除直接位于第二遮罩结构1104的第一开口(图11的1106)下方的部分的第二抗反射结构1102、第二互连介电层120、第二蚀刻停止层118，以及导线结构上介电质116。在此类实施例中，第一导孔移除制程1202形成穿过第二抗反射层反射结构1102、第二互连介电层120、第二蚀刻停止层118和导线结构上介电质116的空腔1204，以露出直接位于第二遮罩结构1104的第一开口(图11的1106)下方的第一互连导线112的上表面112u。在一些实施例中，空腔1204可以具有呈第二角度a2的侧壁。在一些实施例中，第二角度a2可以在例如大约90度和大约140度之间的范围内。
在一些实施例中，第一导孔移除制程1202包括一种或多种干式蚀刻剂，用于移除部分的第二抗反射结构1102、第二互连介电层120、第二蚀刻停止层118和导线结构上介电质116。在一些实施例中，可以使用与第一移除制程(图9的902)相同或相似的参数(例如，蚀刻剂气体、腔室条件)来实现第一导孔移除制程1202。因此，在一些实施例中，第一导孔移除制程1202可为或包括反应离子蚀刻、电感耦合等离子体、远程等离子体及/或电容耦合等离子体。在此类实施例中，第一导孔移除制程1202可以利用以下气体蚀刻剂中的一种或多种：碳氢气体(例如CH4)、氟化物气体(例如CH3F、CH2F2、C4F8、C4F6、CF4)、溴化氢、一氧化碳、二氧化碳、三氯化硼、氯气、氮气、氦气、氖气、氩气或一些其他合适的气体。在一些实施例中，第一导孔移除制程1202可以在设定为介于大约0℃和大约100℃之间的范围内的温度；大约0.2毫托和大约120毫托之间范围内的压力；大约50瓦和大约3000瓦之间范围内的功率；以及大约0伏和大约1200伏之间的范围内的偏压的腔室中进行。
在一些实施例中，空腔1204还可以露出第一互连介电层114的最顶面114t。此外，在一些实施例中，空腔1204可以露出第一互连介电层114的侧壁114s。然而，在此类实施例中，第一互连介电层114可以对第一导孔移除制程1202的一种或多种干式蚀刻剂的移除大抵上具有抗性。更具体而言，在一些实施例中，第一互连介电层114可以对用于移除第二蚀刻停止层118和导线结构上介电质116的干式蚀刻剂的移除具有抗性。在一些实施例中，第一互连介电层114还对用于移除第二互连介电层120的干式蚀刻剂的移除具有抗性。因此，第一互连介电层114包括与导线结构上介电质116不同的材料，使第一互连介电层114和导线结构上介电质116在第一导孔移除制程1202期间，具有不同的蚀刻选择性。在一些实施例中，第一互连介电层114和导线结构上介电层116之间的蚀刻选择性的差异在例如约15和约25。如此，可以在第一导孔移除制程1202期间可保护第一互连介电层114，从而保持由第一互连介电层114提供的第一互连导线112之间的隔离。
如图12B的剖面图1200B所示，在一些实施例中，执行第一遮罩移除制程1206以移除第二抗反射结构(图12A的1102)和第二遮罩结构(图12A的1104)。在一些实施例中，第一遮罩移除制程1206包括湿式清洁蚀刻剂。在此类实施例中，第二互连介电层120、第一互连介电层114、第二蚀刻停止层118、导线结构上介电质116和第一互连导线112可以大抵上不受第一遮罩移除制程1206的影响。
图13A和图13B根据一些其他实施例，分别示出了执行微影和移除制程以露出第一互连导线112中的一者的上表面112u的剖面图1300A和1300B。因此，在一些实施例中，方法可以从图11的剖面图1100接续图13A的剖面图1300A，从而跳过分别在图12A的剖面图1200A和图12B的剖面图1200B所示的动作。
如图13A的剖面图1300A所示，在一些实施例中，执行第二导孔移除制程1302以移除直接位于第二遮罩结构1104的第一开口(图11的1106)下方的部分的第二抗反射结构1102、第二互连介电层120和第二蚀刻停止层118。在此类实施例中，第二导孔移除制程1302可以形成穿过第二抗反射结构1102、第二互连介电层120和第二蚀刻停止层118的第一子腔1304以露出直接设置在第二遮罩结构1104的第一开口(图11的1106)下方的导线结构上介电质116。因此，在一些实施例中，导线结构上介电质116上不被第二导孔移除制程1302移除。在一些实施例中，第一子腔1304也露出第一互连介电层114的最顶面114t。在此类实施例中，第一互连介电层114对第二导孔移除制程1302的移除大抵上具有抗性。
在一些实施例中，第二导孔移除制程包括一种或多种用于除去部分的第二抗反射结构1102、第二互连介电层120和第二蚀刻停止层118的干式蚀刻剂。在一些实施例中，第二导孔移除制程1302可以借由使用与第一移除制程(图9的902)相同或相似的参数(例如，蚀刻剂气体、腔室条件)来实现。因此，在一些实施例中，第二导孔移除制程1302可为或包括反应离子蚀刻、电感耦合等离子体、远程等离子体及/或电容耦合等离子体。在此类实施例中，第二导孔移除制程1302可以利用以下气体蚀刻剂中的一种或多种：碳氢气体(例如CH4)、氟化物气体(例如CH3F、CH2F2、C4F8、C4F6、CF4)、溴化氢、一氧化碳、二氧化碳、三氯化硼、氯气、氮气、氦气、氖气、氩气或一些其他合适的气体。在一些实施例中，第二导孔移除制程1302可以在设定为大约0℃和大约100℃之间的范围内的温度；大约0.2毫托和大约120毫托之间范围内的压力；大约50瓦和大约3000瓦之间范围内的功率；以及大约0伏和大约1200伏之间的范围内的偏压的腔室中进行。
如图13B的剖面图1300B所示，在一些实施例中，执行第二遮罩移除制程1306以移除第二抗反射结构(图13A的1102)和第二遮罩结构(图13A的1104)。在一些实施例中，第二遮罩移除制程1306包括湿式清洁蚀刻剂。在一些实施例中，第二遮罩移除制程1306还移除直接设置在第一子腔(图13A的1304)下方的导线结构上介电质116的部分，从而形成延伸穿过第二互连介电层120、第二蚀刻停止层118和导线结构上介电质116的空腔1204，以露出第一互连导线112的上表面112u。在其他实施例中，在移除第二遮罩结构(图13A的1104)之后，使用不同的湿式蚀刻剂或干式蚀刻剂来移除导线结构上介电质116的部分。
在一些实施例中，在第二遮罩移除制程1306期间露出第一互连介电层114的最顶面114t和第一互连介电层114的侧壁114s。然而，在此类实施例中，第一互连介电层114可以对第二遮罩移除制程1306的移除大抵上具有抗性。因此，第一互连介电层114包括与导线结构上介电质116的不同的材料，使第一互连介电层114和导线结构上介电质116的在第二遮罩移除制程1306期间具有不同的蚀刻选择性。如此，可以在第二遮罩移除制程1306期间保护第一互连介电层114，从而保持由第一互连介电层114提供的第一互连导线112之间的隔离。
图14A、图14B和图14C根据又一些其他实施例，分别示出了执行微影和移除制程以露出第一互连导线中的一者的上表面112u的剖面图1400A、1400B和1400C。因此，在一些实施例中，方法可以从图11的剖面图1100接续图14A的剖面图1400A，从而跳过分别在图12A的剖面图1200A、图12B的1200B、图13A的1300A和图13B的1300B中所示的动作。
如图14A的剖面图1400A所示，在一些实施例中，执行第三导孔移除制程1402以移除直接位于第二遮罩结构1104的第一开口(图11的1106)下方的部分的第二抗反射结构1102和第二互连介电层120。在此类实施例中，第三导孔移除制程1402可以形成穿过第二抗反射结构1102和第二互连介电层120的第二子腔1404以露出直接设置在第二遮罩结构1104的第一开口(图11的1106)下方的第二蚀刻停止层118。因此，在一些实施例中，第二蚀刻停止层118未被第三导孔移除制程1402移除。
在一些实施例中，第三导孔移除制程1402包括用于移除第二抗反射结构1102和第二互连介电层120的部分的一种或多种干式蚀刻剂。在一些实施例中，第三导孔移除制程1402可以使用与第一移除制程(图9的902)相同的或相似的参数(例如，蚀刻剂气体、腔室条件)。因此，在一些实施例中，第三导孔移除制程1402可以是或包括反应离子蚀刻、电感耦合等离子体、远程等离子体及/或电容耦合等离子体。在此类实施例中，第三导孔移除制程1402可以利用以下气体蚀刻剂中的一种或多种：碳氢气体(例如CH4)、氟化物气体(例如CH3F、CH2F2、C4F8、C4F6、CF4)、溴化氢、一氧化碳、二氧化碳、三氯化硼、氯气、氮气、氦气、氖气、氩气或一些其他合适的气体。在一些实施例中，第三导孔移除制程1402可以在设置为大约0℃和大约100℃之间的范围内的温度；大约0.2毫托和大约120毫托之间范围内的压力；大约50瓦和大约3000瓦之间范围内的功率；以及大约0伏和大约1200伏之间的范围内的偏压的腔室中进行。
如图14B的剖面图1400B所示，在一些实施例中，执行第三遮罩移除制程1406以移除第二抗反射结构(图14A的1102)和第二遮罩结构(图14A的1104)。在一些实施例中，第三遮罩移除制程1406包括第一湿式清洁蚀刻剂以移除第二抗反射结构(图14A的1102)和第二遮罩结构(图14A的1104)。在一些实施例中，第三遮罩移除制程1406还使用第一湿式清洁蚀刻剂移除设置在第二子腔(图14A的1404)下方的第二蚀刻停止层118的一部分。在一些其他实施例中，在第一湿式清洁蚀刻剂之后使用第二蚀刻剂(例如，湿式蚀刻剂或干式蚀刻剂)以根据第二互连介电层120，选择性地移除设置在第二子腔(图14A的1404)下方的第二蚀刻停止层118。
根据一些实施例，第三遮罩移除制程1406形成露出导线结构上介电质116的第三子腔1408。在一些实施例中，通过第三遮罩移除制程1406形成的第三子腔1408也露出第一互连介电层114的最顶面114t。在此类实施例中，第一互连介电层114和导线结构上介电质116可以对第三遮罩移除制程1406的移除大抵上具有抗性。
如图14C的剖面图1400C所示，在一些实施例中，执行第四导孔移除制程1410以移除设置在第三子腔(图14B的1408)下方的导线结构上介电质116的部分。在此类实施例中，第二互连介电层120可以在第四导孔移除制程1410期间作为遮罩结构。在此类实施例中，第二互连介电层120可以对第四导孔移除制程1410的移除大抵上具有抗性。
在一些实施例中，第四导孔移除制程1410包括用于移除导线结构上介电质116的部分的湿式蚀刻剂或一种或多种干式蚀刻剂。在一些实施例中，第四导孔移除制程1410可以使用与第一移除制程(图9的902)相同或相似的参数(例如、蚀刻剂气体、腔室条件)而达成。因此，在一些实施例中，第四导孔移除制程1410可以是或包括反应离子蚀刻、电感耦合等离子体、远程等离子体及/或电容耦合等离子体。在此类实施例中，第四导孔移除制程1410可以利用以下气体蚀刻剂中的一种或多种：碳氢气体(例如CH4)、氟化物气体(例如CH3F、CH2F2、C4F8、C4F6、CF4)、溴化氢、一氧化碳、二氧化碳、三氯化硼、氯气、氮气、氦气、氖气、氩气或一些其他合适的气体。在一些实施例中，第四导孔移除制程1410可以在设置为大约0℃和大约100℃之间的范围内的温度；大约0.2毫托和大约120毫托之间范围内的压力；大约50瓦和大约3000瓦之间范围内的功率；以及大约0伏和大约1200伏之间的范围内的偏压的腔室中进行。
在一些这样实施例中，第一互连介电层114的最顶面114t和侧壁114s在第四导孔移除制程1410期间露出，并且对第四导孔移除制程1410的移除大抵上具有抗性。在一些实施例中，第四导孔移除制程1410形成延伸穿过第二互连介电层120、第二蚀刻停止层118和导线结构上介电质116的空腔1204以露出第一互连导线112中一者的上表面112u。因此，第一互连介电层114包括与导线结构上介电质116不同的材料，使第一互连介电层114和导线结构上介电质116在第四导孔移除制程1410期间具有不同的蚀刻选择性。如此，可以在第四导孔移除制程1410期间保护第一互连介电层114，从而保持由第一互连介电层114提供的第一互连导线112之间的隔离。
应当理解的是，图12A和图12B中所示的形成空腔1204的方法；图13A和图13B中所示的形成空腔1204的方法；图14A、图14B和图14C中所示的形成空腔1204的方法导致类似或大抵相同的空腔1204，延伸穿过第二互连介电层120、第二蚀刻停止层118和导线结构上介电质116中的一者，但不穿过第一互连介电层114，以露出第一互连导线112中的一者的上表面112u。
应当理解的是，用于形成空腔1204的湿式蚀刻和干式蚀刻的其他组合也在本公开的范围内。此外，在一些实施例中，其中第二遮罩结构(图11的1104)的第一开口(图11的1106)大抵在下方的第一互连导线112上方对准，空腔1204可以不露出第一互连介电层114的最顶面114t或侧壁114s。
在一些实施例中，方法可以从图12B、图13B或图14C中任一者接续图15。
图15根据一些实施例，示出了分别对应于图12B、图13B或图14C的剖线AA’的俯视图1500。
图15的俯视图1500示出了空腔1204露出第一互连导线(图14A的112)的上表面112u。此外，应当理解的是，其他空腔(未示出)可以与空腔1204同时形成，使得其他空腔(未示出)露出其他设置在导线结构上介电质116下方的其他第一互连导线(图14B的112)的上表面。
如图16的剖面图1600所示，在一些实施例中，导电材料1602形成在第二互连介电层120上以完全填充第二互连介电层120、第二蚀刻停止层118和导线结构上介电质116中的空腔(图14C的1204)。在此类实施例中，可以形成互连导孔122，延伸穿过第二互连介电层120、第二蚀刻停止层118和导线结构上介电质116，以接触第一互连导线112中的一者。在一些实施例中，导电材料可以包括例如钽、氮化钽、氮化钛、铜、钴、钌、钼、铱、钨或一些其他合适的导电材料。此外，在一些实施例中，导电材料1602可以通过沉积制程(例如，PVD、CVD、ALD、旋涂等)在设置为例如约150℃和大约400℃之间的温度的腔室中形成。在一些实施例中，导电材料1602的厚度可以在例如大约10埃和大约1000纳米之间的范围内。
如图17的剖面图1700所示，在一些实施例中，执行移除制程以移除设置在第二互连介电层120的最顶面120t上方的导电材料的部分(图16的1602)，从而形成耦合并设置在互连导孔122上方的第二互连导线124。在一些实施例中，移除制程包括平坦化制程(例如，CMP)。在一些实施例中，下层互连导孔106、第一互连导线112、互连导孔122和第二互连导线124组成位于基板102上方的互连结构104，并且提供设置于互连结构104上方和下方的各种电子装置(例如，半导体装置、照相装置、存储器装置等)之间的导电通路。
在一些实施例中，至少由于导线结构上介电质116包括与第一互连介电层114不同的材料，所以在形成空腔(图14C的1204)期间不移除第一互连介电层114以形成互连导孔122。在此类实施例中，即使空腔(图14C的1204)露出第一互连介电层114，互连导孔122也不会延伸进入第一互连介电层114中。因此，互连导孔122不延伸到第一互连导线112的上表面112u下方，并且互连导孔122不直接在相邻的第一互连导线112之间延伸。因此，导线结构上介电质116为互连导孔122的形成提供了更大的制程窗口，因为即使互连导孔122在第一互连导线112上方未对准，由第一互连介电层114提供的第一互连导线112之间的隔离被保持。因此，导线结构上介电质116在不牺牲下方的第一互连导线112之间的隔离的情况下增加了形成互连导孔122的制程窗口，以提供高性能和可靠的集成芯片。
图18示了与图4-图11、图12A、图12B、图13A、图13B、图14A-图14C、图15-图17中示出的方法相对应的方法1800的一些实施例的流程图。
虽然方法1800在下面被图示和描述为一系列动作或事件，但是应当理解的是，这些动作或事件的图示排序不应被解释为限制意义。例如，一些动作可以以不同的顺序发生及/或与除了在此示出及/或描述的那些动作或事件之外的其他动作或事件同时发生。此外，可能不需要所有图示的动作来实现本文描述的一个或多个方面或实施例。此外，这里描述的一个或多个动作可以在一个或多个单独的动作及/或阶段中执行。
在动作1802中，在基板上方形成第一互连介电层。
在动作1804中，互连导线形成在第一互连介电层内并延伸穿过第一互连介电层。图5示出了对应于动作1802和1804的一些实施例的剖面图500。
在动作1806中，执行第一移除制程以移除互连导线的上部，使互连导线的上表面设置在第一互连介电层的上表面下方。图6示出了对应于动作1806的一些实施例的剖面图600。
在动作1808中，导线结构上介电质直接形成在互连导线上方。图7示出了对应于动作1808的一些实施例的剖面图700。
在动作1810中，在第一互连介电层上方形成第二互连介电层。图8示出了对应于动作1810的一些实施例的剖面图800。
在动作1812中，执行第二移除制程以形成空腔延伸穿过导线结构上介电质和第二互连介电层以露出互连导线的上表面。图12A和图12B分别示出了对应于动作1812的一些实施例的剖面图1200A和1200B。
在动作1814中，在空腔内形成导电材料以形成耦合到互连导线的互连导孔。图17示出了对应于动作1814的一些实施例的剖面图1700。
所以，本公开关于一种在互连导线上形成互连导孔的方法，其中在互连导线上形成导线结构上介电质，在形成互连导孔时帮助选择性移除导线结构上介电质的部分而不是周围的第一互连介电层，以增加互连导孔的制程窗口。
因此，在一些实施例中，一种集成芯片，包括：第一互连介电层，设置于基板上方；互连导线，延伸穿过第一互连介电层；导线结构上介电质，设置于互连导线的正上方且具有被第一互连介电层围绕的外壁；第二互连介电层，设置于第一互连介电层上方；以及互连导孔，延伸穿过第二互连介电层及导线结构上介电质，以接触互连导线。
在一些实施例中，互连导孔的最底面直接接触互连导线的上表面，且其中互连导孔的最底面全部直接覆盖互连导线的上表面。
在一些实施例中，互连导孔的最底面具有小于或等于互连导线的上表面的宽度。
在一些实施例中，第一互连介电层包括不同于导线结构上介电质的一材料。
在一些实施例中，集成芯片更包括：蚀刻停止层，直接设置于第一互连介电层与第二互连介电层之间，且直接设置于导线结构上介电质与第二互连介电层之间。
在一些实施例中，第一互连介电层及第二互连介电层包括一相同材料。
在一些实施例中，集成芯片更包括：附加互连导线，横向设置于互连导线旁，且通过第一互连介电层与互连导线间隔开；以及附加导线结构上介电质，设置于附加互连导线正上方，且通过第一互连介电层与导线结构上介电质间隔开。
在一些实施例中，互连导孔不直接设置于互连导线与附加互连导线之间。
在一些实施例中，一种集成芯片，包括：第一互连介电层，设置于基板上；第一互连导线，设置于基板上且被第一互连介电层横向围绕；第二互连导线，设置于基板上，被第一互连介电层横向围绕，且通过第一互连介电层与第一互连导线间隔开；第一导线结构上介电质及第二导线结构上介电质，分别设置于第一互连导线及第二互连导线正上方，其中第一导线结构上介电质通过第一互连介电层与第二导线结构上介电质间隔开；第二互连介电层，设置于第一互连介电层上；以及互连导孔，延伸穿过第二互连介电层以及第一导线结构上介电质，以直接接触第一互连导线。
在一些实施例中，其中第一导线结构上介电质以及第二导线结构上介电质具有与第一互连介电层的上表面大抵平行的上表面。
在一些实施例中，第二导线结构上介电质具有大约等于第二互连导线的宽度。
在一些实施例中，互连导孔完全设置于第一互连导线上方。
在一些实施例中，第一导线结构上介电质及第二导线结构上介电质包括与第一互连介电层不同的材料。
在一些实施例中，互连导孔的一部分设置于第一互连介电层正上方，且包括水平面，直接接触第一互连介电层的最顶面并在其上方延伸。
在一些实施例中，集成芯片更包括：蚀刻停止层，设置于第一互连介电层及第一导线结构上介电质及第二导线结构上介电质上方，其中蚀刻停止层将第一互连介电层与第二互连介电层间隔开。
在一些实施例中，一种集成芯片形成的方法，包括：于基板上形成第一互连介电层；于第一互连介电层内形成互连导线并延伸穿过第一互连介电层；执行第一移除制程，以移除互连导线的上部，使互连导线的上表面设置于第一互连介电层的上表面下方；于互连导线正上方形成导线结构上介电质；于第一互连介电层上方形成第二互连介电层；执行第二移除制程，以形成延伸穿过导线结构上介电质及第二互连介电层的空腔，以露出互连导线的上表面；以及于空腔中形成导电材料，以形成耦合到互连导线的互连导孔。
在一些实施例中，第二移除制程包括一种或多种蚀刻剂，且其中第一互连介电层对于一种或多种蚀刻剂的移除大抵上具有抗性。
在一些实施例中，空腔露出第一互连介电层的上表面。
在一些实施例中，集成芯片形成的方法更包括：在形成第二互连介电层前，于第一互连介电层上形成蚀刻停止层。
在一些实施例中，第二移除制程包括用于移除第二互连介电层的一种或多种蚀刻剂，且其中蚀刻停止层对于一种或多种蚀刻剂的移除大抵上具有抗性。
以上概述数个实施例的部件，以便在本发明所属技术领域中具有通常知识者可更易理解本发明实施例的观点。在本发明所属技术领域中具有通常知识者应理解，他们能以本发明实施例为基础，设计或修改其他制程和结构，以达到与在此介绍的实施例相同的目的或优势。在本发明所属技术领域中具有通常知识者也应理解到，此类等效的制程和结构并无悖离本发明的精神与范围，且他们能在不违背本发明的精神和范围下方，做各式各样的改变、取代和替换。

Claims (1)

1.一种集成芯片，包括：
一第一互连介电层，设置于一基板上方；
一互连导线，延伸穿过该第一互连介电层；
一导线结构上介电质，设置于该互连导线的正上方且具有被该第一互连介电层围绕的外壁；
一第二互连介电层，设置于该第一互连介电层上方；以及
一互连导孔，延伸穿过该第二互连介电层及该导线结构上介电质，以接触该互连导线。
CN202210292224.9A 2021-04-21 2022-03-23 集成芯片 Pending CN114975238A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/236,234 US11652054B2 (en) 2021-04-21 2021-04-21 Dielectric on wire structure to increase processing window for overlying via
US17/236,234 2021-04-21

Publications (1)

Publication Number Publication Date
CN114975238A true CN114975238A (zh) 2022-08-30

Family

ID=82976294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210292224.9A Pending CN114975238A (zh) 2021-04-21 2022-03-23 集成芯片

Country Status (3)

Country Link
US (2) US11652054B2 (zh)
CN (1) CN114975238A (zh)
TW (1) TW202243058A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362030B2 (en) * 2020-05-29 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall spacer structure enclosing conductive wire sidewalls to increase reliability
US11923293B2 (en) * 2021-07-08 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structure on interconnect wire to increase processing window for overlying via

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287979B1 (en) 2000-04-17 2001-09-11 Chartered Semiconductor Manufacturing Ltd. Method for forming an air gap as low dielectric constant material using buckminsterfullerene as a porogen in an air bridge or a sacrificial layer
US7329613B2 (en) 2005-03-11 2008-02-12 International Business Machines Corporation Structure and method for forming semiconductor wiring levels using atomic layer deposition
WO2008056295A1 (en) 2006-11-09 2008-05-15 Nxp B.V. A semiconductor device and a method of manufacturing thereof
CN101589459A (zh) 2007-01-26 2009-11-25 应用材料股份有限公司 用于层间介电气隙的pevcd沉积牺牲聚合物薄膜的紫外光固化
US20090093100A1 (en) 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
JP2009147137A (ja) * 2007-12-14 2009-07-02 Toshiba Corp 半導体装置およびその製造方法
JP2009194286A (ja) 2008-02-18 2009-08-27 Panasonic Corp 半導体装置及びその製造方法
US7928003B2 (en) 2008-10-10 2011-04-19 Applied Materials, Inc. Air gap interconnects using carbon-based films
US8900988B2 (en) 2011-04-15 2014-12-02 International Business Machines Corporation Method for forming self-aligned airgap interconnect structures
KR102154112B1 (ko) 2013-08-01 2020-09-09 삼성전자주식회사 금속 배선들을 포함하는 반도체 장치 및 그 제조 방법
US9390965B2 (en) 2013-12-20 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap forming techniques for interconnect structures
KR102146705B1 (ko) 2013-12-23 2020-08-21 삼성전자주식회사 반도체 소자의 배선 구조물 및 그 형성 방법
KR102190654B1 (ko) 2014-04-07 2020-12-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9685368B2 (en) 2015-06-26 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure having an etch stop layer over conductive lines
US9837355B2 (en) 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification
CN107680953B (zh) 2017-11-09 2023-12-08 长鑫存储技术有限公司 金属内连线的互连结构及其形成方法、半导体器件
US10804199B2 (en) * 2018-09-25 2020-10-13 Globalfoundries Inc. Self-aligned chamferless interconnect structures of semiconductor devices
US11664305B2 (en) 2019-06-27 2023-05-30 Intel Corporation Staggered lines for interconnect performance improvement and processes for forming such
US11145540B2 (en) 2019-08-08 2021-10-12 Nanya Technology Corporation Semiconductor structure having air gap dielectric and the method of preparing the same

Also Published As

Publication number Publication date
TW202243058A (zh) 2022-11-01
US20220344264A1 (en) 2022-10-27
US20230275028A1 (en) 2023-08-31
US11652054B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
US7528493B2 (en) Interconnect structure and method of fabrication of same
US11594419B2 (en) Reduction of line wiggling
US11908794B2 (en) Protection liner on interconnect wire to enlarge processing window for overlying interconnect via
US11521896B2 (en) Selective deposition of a protective layer to reduce interconnect structure critical dimensions
US20230275028A1 (en) Dielectric on wire structure to increase processing window for overlying via
US20110108951A1 (en) Semiconductor device with mim capacitor and method for manufacturing the same
US11854965B2 (en) Sidewall spacer structure enclosing conductive wire sidewalls to increase reliability
US11538749B2 (en) Interconnect structure
US20240145380A1 (en) Barrier structure on interconnect wire to increase processing window for overlying via
US20240063057A1 (en) Dual etch-stop layer structure
US20170229390A1 (en) Interconnection and manufacturing method thereof
KR100643568B1 (ko) 반도체소자의 깊은 콘택홀 형성 방법
US11942364B2 (en) Selective deposition of a protective layer to reduce interconnect structure critical dimensions
US20220238636A1 (en) High capacitance mim device with self aligned spacer
TW202303896A (zh) 積體晶片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication