CN110034102A - 一种半导体器件的制作方法及半导体器件 - Google Patents
一种半导体器件的制作方法及半导体器件 Download PDFInfo
- Publication number
- CN110034102A CN110034102A CN201910318900.3A CN201910318900A CN110034102A CN 110034102 A CN110034102 A CN 110034102A CN 201910318900 A CN201910318900 A CN 201910318900A CN 110034102 A CN110034102 A CN 110034102A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- metal
- semiconductor device
- electrode plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 137
- 239000002184 metal Substances 0.000 claims abstract description 137
- 238000005530 etching Methods 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000005259 measurement Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 239000002905 metal composite material Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 7
- 239000003990 capacitor Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种半导体器件的制作方法及半导体器件，在本发明提供的半导体器件的制作方法中，先对部分介质层进行刻蚀，再对剩余的介质层和第一金属层进行刻蚀，对剩余的介质层和第一金属层进行刻蚀前，先对剩余的介质层的厚度进行量测，根据量测的结果调整对剩余的介质层和第一金属层进行刻蚀的刻蚀时间，根据调整后的刻蚀时间对剩余的介质层和第一金属层进行刻蚀以形成下极板和金属线，如此，便不会因为对所述介质层刻蚀不足而使得金属线之间形成金属桥，或对所述介质层过刻而使得金属线出现形貌缺陷，从而可以避免最终形成的半导体器件出现短路或断路。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制作方法及半导体器件。
背景技术
电容和电阻等被动元件被广泛应用于集成电路制作技术中，这些器件通常是采用标准的集成电路工艺，例如利用掺杂单晶硅或者是掺杂多晶硅以及氧化膜或氮氧化膜等制成平板式的极板，如PIP电容(Poly-Insulator-Poly)或类似的电容。由于其组件比较接近硅衬底，器件与衬底间的寄生电容使得器件的性能受到影响，尤其在射频电路中，随频率的上升器件的性能下降很快。MIM电容(Metal-Insulator-Metal)的开发为解决这些问题提供了有效途径，该技术将电容制作在桥连层也即后道工艺(Backend process)中，从而既可以与CMOS等类似的集成电路工艺相兼容，又可以通过拉远被动器件与导电衬底间的距离，从而克服寄生电容大以及器件性能随频率增大而明显下降的弊端，使得该技术逐渐成为了射频或其他领域集成电路中制作被动电容器件的主流方案。
传统的形成MIM电容器的工艺流程中，在进行刻蚀步骤之前，先依次在衬底上形成第一金属层、介质层以及第二金属层，而后进行刻蚀步骤，先对第二金属层和部分介质层进行刻蚀，然后再对残留介质层和第一金属层进行刻蚀。第一金属层除了需要被形成电容器的下极板之外，还需要用于形成一些金属线，但实际生产中，通过刻蚀第一金属层所形成的金属线容易发生桥连或出现形貌缺陷而导致最终形成的半导体器件出现短路或断路，从而影响产品良率。
发明内容
本发明的目的在于提供一种半导体器件的制作方法及半导体器件，以解决通过现有技术制备的半导体器件的金属线容易发生桥连或出现形貌缺陷而导致短路或断路的问题。
为解决上述技术问题，本发明提供一种半导体器件的制作方法，包括：
在一半导体衬底上依次形成第一金属层、介质层和第二金属层；
选择性刻蚀所述第二金属层以形成上极板，并使得所述介质层分为位于所述上极板下的第一介质层及暴露出来的第二介质层；
刻蚀部分厚度的所述第二介质层以形成第三介质层；
测量所述第三介质层的厚度，并根据测量结果确定对所述第三介质层和所述第一金属层进行刻蚀的刻蚀时间；
根据所述刻蚀时间选择性刻蚀所述第三介质层和所述第一金属层并停止在所述半导体衬底上以形成下极板以及一个或多个金属线，所述下极板的部分与所述上极板重叠，所述金属线与所述上极板不重叠。
可选的，在所述的半导体器件的制作方法中，所述第三介质层的厚度度为
可选的，在所述的半导体器件的制作方法中，形成所述下极板及金属线之后，所述方法还包括：去除位于所述下极板和所述金属线上的所述第三介质层。
可选的，在所述的半导体器件的制作方法中，选择性刻蚀所述第三介质层和所述第一金属层包括：
在所述上极板和所述第三介质层上依次形成抗反射层和图形化的光刻胶层；
以所述图形化的光刻胶层为掩膜选择性刻蚀所述抗反射层、所述第三介质层以及所述第一金属层。
可选的，在所述的半导体器件的制作方法中，形成所述下极板及金属线之后，所述方法还包括去除位于所述下极板和所述金属线上的所述抗反射层及所述第三介质层，以及去除位于所述上极板上的所述抗反射层。
可选的，在所述的半导体器件的制作方法中，所述抗反射层的材料为氮氧化硅。
可选的，在所述的半导体器件的制作方法中，所述第一金属层为金属复合层，所述金属复合层包括依次相叠加的第一金属子层、第二金属子层和第三金属子层，所述第二金属子层的材料为铝，所述第一金属子层和所述第三金属子层的材料为钛或氮化钛。
可选的，在所述的半导体器件的制作方法中，所述第二金属层的材料为钛或氮化钛，所述介质层的材料为氮化硅或氮氧化硅。
可选的，在所述的半导体器件的制作方法中，采用干法刻蚀的方法刻蚀所述第二金属层、所述介质层和所述第一金属层。
本发明还提供一种通过以上任一项所述的半导体器件的制作方法制作的半导体器件，包括：
一半导体衬底；
形成在所述半导体衬底上的下极板和金属线；
依次形成在所述下极板上的第一介质层和上极板，所述第一介质层及所述上极板与所述下极板的部分重叠。
在本发明提供的半导体器件的制作方法中，所述方法包括：在一半导体衬底上依次形成第一金属层、介质层和第二金属层；选择性刻蚀所述第二金属层以形成上极板，并使得所述介质层分为位于所述上极板下的第一介质层及暴露出来的第二介质层；刻蚀部分厚度的所述第二介质层以形成第三介质层；测量所述第三介质层的厚度，并根据测量结果确定对所述第三介质层和所述第一金属层进行刻蚀的刻蚀时间；第一介质层第二介质层根据调整后的刻蚀时间选择性刻蚀所述第三介质层和所述第一金属层以形成下极板和金属线，从而最终以形成半导体器件。
现有技术中，对所述介质层和所述第一金属层的刻蚀是分别进行的，先对所述介质层进行刻蚀，再对所述第一金属层进行刻蚀，对所述介质层进行刻蚀时，刻蚀的时间是固定的，而受图形密度变化或者工艺设备波动的影响，很容易因对所述介质层刻蚀不足，在所述第一金属层的底端侧边形成金属桥而造成短路，也很容易因对所述介质层过刻，使得所述第一金属层的顶端侧边凹陷而造成断路。而在本发明提供的半导体器件的制作方法中，先对部分所述介质层进行刻蚀，再对剩余的所述介质层(所述第三介质层)和所述第一金属层进行刻蚀，对剩余的所述介质层和所述第一金属层进行刻蚀前，先对剩余的介质层的厚度进行量测，根据量测的结果确定对剩余的所述介质层和所述第一金属层进行刻蚀的刻蚀时间，如此，便不会出现对所述介质层刻蚀不足或对所述介质层过刻的情况，从而可以避免最终形成的半导体器件出现短路或断路。
附图说明
图1是通过现有技术制得的半导体器件的金属线之间形成金属桥的示意图；
图2是通过现有技术制得的半导体器件的金属线出现形貌缺陷的示意图；
图3是本发明实施例的半导体器件的制作方法的流程示意图；
图4～图9是本发明实施例的半导体器件的制作方法各步骤对应的半导体器件的结构示意图。
其中，各附图标记说明如下：
10-金属线，101-金属桥，102-形貌缺陷，10-半导体衬底，11-第一金属层，12-介质层，13-第二金属层，131-上极板，121-第一介质层，122-第二介质层，123-第三介质层，111-下极板，121-金属线，14-抗反射层。
具体实施方式
如上所述，受MIM电容器制造工艺的限制，对介质层进行刻蚀容易因过刻蚀使得第一金属层的底端出现如图1所示的金属线100之间形成金属桥101的情况而造成最终形成的半导体器件短路，也容易因刻蚀不足使得形成最终形成的金属线100的顶端侧边出现如图2所示的形貌缺陷102而造成最终形成的半导体器件断路。
有鉴于此，本发明旨在通过对所述介质层分次刻蚀并通过对刻蚀时间进行调整以解决通过现有技术制备的半导体器件的金属线容易发生桥连或出现形貌缺陷而导致短路或断路的问题。
以下结合附图和具体实施例对本发明提出的半导体器件的制作方法及半导体器件作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
请参阅图3，本实施例提出的半导体器件的制作方法包括以下几个步骤：
S1，在一半导体衬底上依次形成第一金属层、介质层和第二金属层；
S2，选择性刻蚀所述第二金属层以形成上极板，并使得所述介质层分为位于所述上极板下的第一介质层及暴露出来的第二介质层；第一介质层第二介质层
S3，刻蚀部分厚度的所述第二介质层以形成第三介质层；
S4，测量所述第三介质层的厚度，并根据测量结果确定对所述第三介质层和所述第一金属层进行刻蚀的刻蚀时间；
S5，根据所述刻蚀时间选择性刻蚀所述第三介质层和所述第一金属层并停止在所述半导体衬底上以形成下极板以及一个或多个金属线，所述下极板的部分与所述上极板重叠，所述金属线与所述上极板不重叠。
与现有技术相比，在本实施例提供的所述半导体器件的制作方法中，对所述介质层的刻蚀分两次进行，首先对部分厚度的所述介质层进行刻蚀，再对剩余的所述介质层(所述第三介质层)和所述第一金属层进行刻蚀，而对剩余的所述介质层和所述第一金属层进行刻蚀之前，先对剩余的所述介质层的厚度进行量测以确定对剩余的所述介质层和所述第一金属层进行刻蚀的时间，如此，便不会出现对所述介质层刻蚀不足或对所述介质层过刻的情况，从而可以避免最终形成的半导体器件出现短路或断路。
以下结合对附图4～8对本实施例提供的半导体器件的制作方法进行详细说明。
首先，执行步骤S1，请参阅图4，在半导体衬底10上依次形成第一金属层11、介质层12和第二金属层13，本实施例中，所述第一金属层11为金属复合层，所述金属复合层包括依次相叠加的第一金属子层、第二金属子层和第三金属子层，其中，所述第二金属子层的材料可为铝，所述第一金属子层和所述第三金属子层的材料可为钛或氮化钛。另外，本实施例中，所述第二金属层13的材料可为钛或氮化钛，所述介质层12的材料可为氮化硅或氮氧化硅，所述介质层12用以形成MIM电容器上极板和下极板之间的绝缘层。
接着，执行步骤S2和步骤S3，请参阅图5，选择性刻蚀所述第二金属层13以形成上极板131，具体的，可在所述第二金属层13上形成一图形化的光刻胶层(未图示)，以图形化的光刻胶层为掩膜对所述第二金属层13进行刻蚀以形成上极板131，从而使得所述介质层12按照相对所述上极板131的位置被分为第一介质层121和第二介质层122，所述第一介质层121位于所述上极板131下方，所述第二介质层122暴露出来。
为避免出现所述介质层12刻蚀不足或过刻蚀的情况，本实施例中，请参阅图6，步骤S2只对第二介质层122进行部分厚度的刻蚀以形成第三介质层123，使得所述第三介质层123的厚度为例如可为 或等。
其中，对所述第二金属层13和所述第二介质层122的刻蚀均可采用干法刻蚀，对所述第二金属层13刻蚀所采用的气体可为Cl2、CHF3以及CF4的组合气体，对所述第二介质层122刻蚀所采用的气体可为Cl2、BCl3、CHF3以及Ar的组合气体。
对第二介质层122进行部分厚度的刻蚀后，由于图形密度变化或者工艺设备波动，所述第三介质层123的厚度也会存在一定的波动，故本实施例执行步骤S4，对所述第三介质层123的厚度进行测量，并根据测量结果确定对所述第三介质层123和所述第一金属层11进行刻蚀的刻蚀时间第三介质层123以进一步避免出现对所述介质层12刻蚀不足或过刻蚀的情况。例如，假设现有工艺中，所述第一金属层11的厚度为刻蚀时间为1000秒，若步骤S3测得的所述第三介质层123的厚度为对应的刻蚀时间为200秒，则对所述第三介质层123和所述第一金属层11进行刻蚀的总时间为1200秒，而若步骤S3测得的所述第三介质层123的厚度为则调整对所述介质层12进行刻蚀的时间为300秒，进而调整对所述第三介质层123和所述第一金属层11进行刻蚀的总时间为1300秒。这里需要说明的是，实际工艺中，对所述第三介质层123和所述第一金属层11的刻蚀虽然是通过一次刻蚀完成，但刻蚀工艺参数例如刻蚀时间、刻蚀速率等是分别设置的。
最后，执行步骤S5，请参阅图9，根据所述刻蚀时间选择性刻蚀所述第三介质层123和所述第一金属层11并停止在所述半导体衬底10上以形成下极板111以及一个或多个金属线121，以及去除位于所述下极板111和所述金属线121上的所述第三介质层123。
这里需要说明的是，图9示例的是所述金属线121为1个的情况，当所述金属线121的数量为多个时，多个所述金属线121并行排布，在此不再赘述。
具体的刻蚀过程可包括：首先，如图7所示，在所述上极板131和所述第三介质层123上依次形成抗反射层14和图形化的光刻胶层(未示出)，通过所述抗反射层14来提高刻蚀精度，其次，如图8所示，以图形化的光刻胶层为掩膜选择性刻蚀所述抗反射层14、所述第三介质层123以及所述第一金属层11，以及如图9所示，刻蚀完所述第一金属层11之后，去除位于所述金属线121上的所述抗反射层14和所述第三介质层123，以及去除位于所述上极板131上的所述抗反射层14。最终，所述下极板111的部分与所述上极板131重叠，所述金属线121全部暴露出来。
其中，本步骤中的刻蚀方法可采用干法刻蚀，例如，对所述第三介质层123刻蚀所采用的气体可为Cl2、BCl3、CHF3以及Ar的组合气体，对所述第一金属层11刻蚀所采用的气体可为Cl2、CHF3以及CF4的组合气体。
对应的，请继续参阅图9，通过本实施例提供的方法制作的半导体器件，包括：
一半导体衬底10；
形成在所述半导体衬底上的下极板111和金属线121；
依次形成在所述下极板111上的第一介质层121和上极板131，所述第一介质层121及所述上极板131与所述下极板111的部分重叠。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，包括：
在一半导体衬底上依次形成第一金属层、介质层和第二金属层；
选择性刻蚀所述第二金属层以形成上极板，并使得所述介质层分为位于所述上极板下的第一介质层及暴露出来的第二介质层；
刻蚀部分厚度的所述第二介质层以形成第三介质层；
测量所述第三介质层的厚度，并根据测量结果确定对所述第三介质层和所述第一金属层进行刻蚀的刻蚀时间；
根据所述刻蚀时间选择性刻蚀所述第三介质层和所述第一金属层并停止在所述半导体衬底上以形成下极板以及一个或多个金属线，所述下极板的部分与所述上极板重叠，所述金属线与所述上极板不重叠。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第三介质层的厚度为
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，形成所述下极板及金属线之后，所述方法还包括：去除位于所述下极板和所述金属线上的所述第三介质层。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，选择性刻蚀所述第三介质层和所述第一金属层包括：
在所述上极板和所述第三介质层上依次形成抗反射层和图形化的光刻胶层；
以所述图形化的光刻胶层为掩膜选择性刻蚀所述抗反射层、所述第三介质层以及所述第一金属层。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于，形成所述下极板及金属线之后，所述方法还包括去除位于所述下极板和所述金属线上的所述抗反射层及所述第三介质层，以及去除位于所述上极板上的所述抗反射层。
6.根据权利要求4所述的半导体器件的制作方法，其特征在于，所述抗反射层的材料为氮氧化硅。
7.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第一金属层为金属复合层，所述金属复合层包括依次相叠加的第一金属子层、第二金属子层和第三金属子层，所述第二金属子层的材料为铝，所述第一金属子层和所述第三金属子层的材料为钛或氮化钛。
8.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第二金属层的材料为钛或氮化钛，所述介质层的材料为氮化硅或氮氧化硅。
9.根据权利要求1所述的半导体器件的制作方法，其特征在于，采用干法刻蚀的方法刻蚀所述第二金属层、所述介质层和所述第一金属层。
10.一种通过权利要求1～9中任一项所述的半导体器件的制作方法制作的半导体器件，其特征在于，包括：
一半导体衬底；
形成在所述半导体衬底上的下极板和金属线；
依次形成在所述下极板上的第一介质层和上极板，所述第一介质层及所述上极板与所述下极板的部分重叠。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910318900.3A CN110034102A (zh) | 2019-04-19 | 2019-04-19 | 一种半导体器件的制作方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910318900.3A CN110034102A (zh) | 2019-04-19 | 2019-04-19 | 一种半导体器件的制作方法及半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110034102A true CN110034102A (zh) | 2019-07-19 |
Family
ID=67239254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910318900.3A Pending CN110034102A (zh) | 2019-04-19 | 2019-04-19 | 一种半导体器件的制作方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110034102A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148137A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | Mim电容器及其形成工艺 |
| CN104465368A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种接触孔刻蚀装置及刻蚀方法 |
| CN105225981A (zh) * | 2014-05-30 | 2016-01-06 | 盛美半导体设备（上海）有限公司 | 一种半导体基板的刻蚀装置和方法 |
| CN105514092A (zh) * | 2015-12-29 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 金属-绝缘体-金属电容及其形成方法 |
-
2019
- 2019-04-19 CN CN201910318900.3A patent/CN110034102A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148137A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | Mim电容器及其形成工艺 |
| CN105225981A (zh) * | 2014-05-30 | 2016-01-06 | 盛美半导体设备（上海）有限公司 | 一种半导体基板的刻蚀装置和方法 |
| CN104465368A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种接触孔刻蚀装置及刻蚀方法 |
| CN105514092A (zh) * | 2015-12-29 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 金属-绝缘体-金属电容及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103811310B (zh) | 电阻结构及其形成方法 | |
| CN105514092A (zh) | 金属-绝缘体-金属电容及其形成方法 | |
| CN102324427B (zh) | 一种金属薄膜电阻结构及其制造方法 | |
| CN105304616B (zh) | Mim电容及其形成方法 | |
| CN109243971B (zh) | 一种半导体器件介质膜低角度蚀刻方法 | |
| CN111627812B (zh) | 应用于mim电容的刻蚀方法 | |
| CN106876371A (zh) | Mim电容的制造方法 | |
| CN103839877B (zh) | 半导体结构及其形成方法 | |
| CN110034102A (zh) | 一种半导体器件的制作方法及半导体器件 | |
| CN110718559B (zh) | 阵列基板、制备方法及显示面板 | |
| CN118251122A (zh) | 一种mim电容结构的制造方法 | |
| CN109994421A (zh) | 形成接触洞的方法 | |
| JPH0313744B2 (zh) | ||
| JPH0714931A (ja) | 半導体装置の製造方法 | |
| CN114203890B (zh) | 显示面板及显示面板的制备方法 | |
| CN106229296A (zh) | 阵列基板中金属层的形成方法以及tft阵列基板 | |
| CN107799386A (zh) | 半导体装置及其制造方法 | |
| CN114121905B (zh) | 一种mim电容及其形成方法 | |
| CN110098259A (zh) | 非晶硅薄膜晶体管及其制作方法 | |
| KR20040057628A (ko) | 반도체소자의 캐패시터 제조방법 | |
| CN108538819B (zh) | 提取soi衬底寄生电容的方法 | |
| CN107644866B (zh) | 一种mip平板电容结构及其形成方法 | |
| CN108735714A (zh) | 半导体元件及其关键尺寸的定义方法 | |
| Zhang et al. | Optimization of Protective Layer Process for Micro-bridge Structure based MEMS/Sensors Application | |
| KR20040008477A (ko) | 반도체 소자의 게이트전극의 불연속성 테스트 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190719 |
|
| RJ01 | Rejection of invention patent application after publication |