CN107895687B - 一种改善金属电容tddb性能的方法 - Google Patents

一种改善金属电容tddb性能的方法 Download PDF

Info

Publication number
CN107895687B
CN107895687B CN201711127709.8A CN201711127709A CN107895687B CN 107895687 B CN107895687 B CN 107895687B CN 201711127709 A CN201711127709 A CN 201711127709A CN 107895687 B CN107895687 B CN 107895687B
Authority
CN
China
Prior art keywords
dielectric layer
upper electrode
metal capacitor
etching
alloying process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711127709.8A
Other languages
English (en)
Other versions
CN107895687A (zh
Inventor
梁肖
孙琪
段新一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201711127709.8A priority Critical patent/CN107895687B/zh
Publication of CN107895687A publication Critical patent/CN107895687A/zh
Application granted granted Critical
Publication of CN107895687B publication Critical patent/CN107895687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提供了一种改善金属电容TDDB性能的方法，所述方法包括：对所述上电极进行蚀刻并清洗，暴露出部分介质层；进行合金化工艺，修复暴露出的部分介质层；形成一氮氧化硅层，所述氮氧化硅层覆盖所述上电极和所述暴露出的部分介质层；进行光刻；对所述下电极进行蚀刻并且清洗。本发明在传统工艺的基础上，通过增加合金化工艺，能够修复plasma对介质层的损伤，提高电介质的抗击穿性，从而提高TDDB性能，增加芯片的使用时间。

Description

一种改善金属电容TDDB性能的方法
技术领域
本发明涉半导体制造领域，特别涉及一种改善金属电容TDDB性能的方法。
背景技术
金属电容是IC芯片制造中常用的器件。但是，在金属电容的生产工艺过程中，金属电容层干法刻蚀后，电容边缘容易受到电浆损伤5(plasma damage，如图1所示)，此外，后续金属干法刻蚀时也会对电容边缘产生影响。
请结合图1和图2，传统的金属电容制造方法流程包括：
步骤1、金属电容上电极4蚀刻(metal capacitor top etch，MCT-ET)，并清洗；
步骤2、SiON(氮氧化硅)沉积；
步骤3、光刻；
步骤4、下电极(包括第一金属层1和第二金属层2)蚀刻并且清洗。
当需要的金属电容量越大，在选用相同介质3的情况下，电容介质3的厚度就要变得更薄，plasma damage的影响也变得更大，进而会容易造成TDDB问题，TDDB(timedependent dielectric breakdown)是与时间相关电解质击穿，是评价电介质层质量的可靠性标准之一，在器件两端加恒定的电压，使器件处于积累状态，经过一段时间后，电介质就会击穿，这期间经历的时间就是在该条件下的寿命，如果器件的TDDB性能下降，那么该电容器就容易击穿造成芯片失效。
发明内容
本发明的目的在于提供一种改善金属电容TDDB性能的方法，能够提升金属电容器的抗击穿性，增加芯片的使用寿命。
本发明提供一种改善金属电容TDDB性能的方法，所述金属电容包括相对设置的上电极、下电极以及位于上电极和下电极之间的介质层，所述方法包括：
对所述上电极进行蚀刻并清洗，暴露出部分介质层；
进行合金化工艺，修复暴露出的部分介质层；
形成一氮氧化硅层，所述氮氧化硅层覆盖所述上电极和所述暴露出的部分介质层；
进行光刻；
对所述下电极进行蚀刻并且清洗。
可选的，所述合金化工艺为利用氢气或者氮气来进行。
可选的，所述合金化工艺的温度为300～450℃。
可选的，所述合金化工艺的作用时间大于20min。
可选的，所述金属电容的下电极包括铝-钛-氮化钛或钛-氮化钛，所述介质层包括氮化硅，所述上电极包括氮化钛。
可选的，对上电极进行的蚀刻是干法蚀刻；对下电极进行的蚀刻是干法蚀刻。
本发明还一种改善金属电容TDDB性能的方法，所述金属电容包括相对设置的上电极、下电极以及位于上电极和下电极之间的介质层，所述方法包括：
对所述上电极进行蚀刻并清洗，暴露出第一部分介质层；
形成一氮氧化硅层，所述氮氧化硅层覆盖所述上电极和所述暴露出的第一部分介质层；
进行光刻；
对所述下电极进行蚀刻并且清洗，暴露出第二部分介质层；
进行合金化工艺，修复暴露出的第一部分介质层和第二部分介质层。
可选的，所述合金化工艺为利用氢气或者氮气来进行。
可选的，其特征在于，所述合金化工艺的温度为300～450℃。
可选的，所述合金化工艺的作用时间为大于20min。
可选的，所述金属电容的下电极包括铝-钛-氮化钛或钛-氮化钛，所述介质层包括氮化硅，所述上电极包括氮化钛。
可选的，对上电极进行的蚀刻是干法蚀刻；对下电极进行的蚀刻是干法蚀刻。
本发明还一种改善金属电容TDDB性能的方法，所述金属电容包括相对设置的上电极、下电极以及位于上电极和下电极之间的介质层，所述方法包括：
对所述上电极进行蚀刻并清洗，暴露出第一部分介质层；
进行第一次合金化工艺，修复暴露出的第一部分介质层；
形成一氮氧化硅层，所述氮氧化硅层覆盖所述上电极和所述暴露出的第一部分介质层；
进行光刻；
对所述下电极进行蚀刻并且清洗，暴露出第二部分介质层；
进行第二次合金化工艺，修复暴露出的第一部分介质层和第二部分介质层。
可选的，所述合金化工艺为利用氢气或者氮气来进行。
可选的，所述合金化工艺的温度为300～450℃。
可选的，所述合金化工艺的作用时间为大于20min。
可选的，所述金属电容的下电极包括铝-钛-氮化钛或钛-氮化钛，所述介质层包括氮化硅，所述上电极包括氮化钛。
可选的，对上电极进行的蚀刻是干法蚀刻；对下电极进行的蚀刻是干法蚀刻。
本发明在传统工艺的基础上，通过增加合金化工艺，能够修复电浆对介质层的损伤，提高电介质的抗击穿性，从而提高TDDB性能，增加芯片的使用寿命。
附图说明
图1是现有技术中电容边缘受到电浆损伤的示意图；
图2是现有技术中金属电容制造方法的流程图；
图3是本发明中实施例一方法的流程图；
图4是本发明中实施例二方法的流程图；
图5是本发明中实施例三方法的流程图；
图6是采用本发明的方法和未采用本发明方法的韦伯分布图。
图中标号：1-第一金属层；2-第二金属层；3-电容介质；4-金属电容上电极；5-电浆损伤
具体实施方式
以下结合附图和具体实施例对本发明提出的改善金属电容TDDB性能的方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
现有的金属电容蚀刻方法存在电浆对介质层损伤的问题，进而影响其TDDB性能，发明人经过长期的研究实验发现，在原有工艺方法的基础上，增加合金化工艺，可以有效的解决上述问题。
实施例一
一种改善金属电容TDDB性能的方法的流程如图3所示：所述金属电容包括相对设置的上电极、下电极以及位于上电极和下电极之间的介质层，所述方法包括：
步骤1：对所述上电极进行蚀刻并清洗，暴露出部分介质层；
步骤2：进行合金化工艺，修复暴露出的部分介质层；
步骤3：形成一氮氧化硅层，所述氮氧化硅层覆盖所述上电极和所述暴露出的部分介质层；
步骤4：进行光刻；
步骤5：对所述下电极进行蚀刻并且清洗；
所述合金化工艺利用氢气或者氮气来进行作用，作用温度为300-450℃，作用时间大于20min，在上电极蚀刻完之后，暴露出的介质层会存在一定的电浆损伤，通过合金化工艺来修复介质层的plasma damage。
金属电容的下电极包括铝-钛-氮化钛或钛-氮化钛，所述介质层包括氮化硅，所述上电极包括氮化钛。
对上电极进行的蚀刻是干法蚀刻，对下电极进行的蚀刻是干法蚀刻，具体的是指利用电浆中的离子轰击电容表面，形成所需要的图形。
在两次蚀刻完之后，都需要对晶片进行清洗，所述清洗的方法包括干式清洗和湿式清洗法，以去除刻蚀残留物。
所述氮氧化硅层的作用是铺在晶片(可以理解的是，损伤金属电极是形成在晶片上)表面，形成一层反射层，提高后续的光刻效果。
本实施例主要是对上电极蚀刻后介质层存在的电浆损伤，对介质层进行修复，提高电介质的抗击穿性，从而提高TDDB性能，增加芯片的使用寿命。
实施例二
一种改善金属电容TDDB性能的方法的流程如图4所示：所述金属电容包括相对设置的上电极、下电极以及位于上电极和下电极之间的介质层，所述方法包括：
步骤1：对所述上电极进行蚀刻并清洗，暴露出第一部分介质层；
步骤2：形成一氮氧化硅层，所述氮氧化硅层覆盖所述上电极和所述暴露出的第一部分介质层；
步骤3：进行光刻；
步骤4：对所述下电极进行蚀刻并且清洗，暴露出第二部分介质层；
步骤5：进行合金化工艺，修复暴露出的第一部分介质层和第二部分介质层；
所述合金化工艺利用氢气或者氮气来进行作用，作用温度为300-450℃，作用时间大于20min。
在上电极蚀刻完之后，所暴露出的介质层会存在一定的电浆损伤，在下电极蚀刻完之后，所暴露出的介质层也会存在一定的电浆损伤，在下电极蚀刻完之后通过合金化工艺，来修复介质层的plasma damage。
金属电容的下电极包括铝-钛-氮化钛或钛-氮化钛，所述介质层包括氮化硅，所述上电极包括氮化钛。
对上电极进行的蚀刻是干法蚀刻；对下电极进行的蚀刻是干法蚀刻，具体的是指利用电浆中的离子轰击电容表面，形成所需要的图形。
在两次蚀刻完之后，都需要对晶片进行清洗，所述清洗的方法包括干式清洗和湿式清洗法，以去除刻蚀残留物。
所述氮氧化硅层的作用是铺在晶片表面，形成一层反射层，提高后续的光刻效果。
本实施例主要是对上电极和下电极蚀刻后介质层存在的plasma damage，对介质层进行修复，提高电介质的抗击穿性，从而提高TDDB性能，增加芯片的使用寿命。
实施例三
一种改善金属电容TDDB性能的方法如图5所述，所述金属电容包括相对设置的上电极、下电极以及位于上电极和下电极之间的介质层，所述方法包括：
步骤1：对所述上电极进行蚀刻并清洗，暴露出第一部分介质层；
步骤2：进行第一次合金化工艺，修复暴露出的第一部分介质层；
步骤3：形成一氮氧化硅层，所述氮氧化硅层覆盖所述上电极和所述暴露出的第一部分介质层；
步骤4：进行光刻；
步骤5：对所述下电极进行蚀刻并且清洗，暴露出第二部分介质层；
步骤6：进行第二次合金化工艺，修复暴露出的第一部分介质层和第二部分介质层
所述第一次合金化工艺和第二次合金化工艺利用氢气或者氮气来进行作用，作用温度为300-450℃，作用时间大于20min。
在上电极蚀刻完之后，所暴露出的介质层会存在一定的电浆损伤，在上电极蚀刻完之后通过第一次合金化工艺，来修复介质层的plasma damage；在下电极蚀刻完之后，所暴露出的介质层也会存在一定的电浆损伤，在下电极蚀刻完之后通过第二次合金化工艺，来修复介质层的plasma damage。
金属电容的下电极包括铝-钛-氮化钛或钛-氮化钛，所述介质层包括氮化硅，所述上电极包括氮化钛。
对上电极进行的蚀刻是干法蚀刻；对下电极进行的蚀刻是干法蚀刻，具体的是指利用电浆中的离子轰击电容表面，形成所需要的图形。
在两次蚀刻完之后，都需要对晶片进行清洗，所述清洗的方法包括干式清洗和湿式清洗法，以去除刻蚀残留物。
所述氮氧化硅层的作用是铺在晶片表面，形成一层反射层，提高后续的光刻效果。
本实施例主要利用两次合金化工艺对介质层进行修复，提高电介质的抗击穿性，从而提高TDDB性能，增加芯片的使用寿命。
如图6所示，是一张韦伯分布图，横坐标为时间(s)，纵坐标为失效百分比(％)，#6是按照原始方法得到的电容器件，#7是按照实施例1得到的电容器件，#8是按照实施例2得到的电容器件，该图表示在一定条件下，失效的百分比和时间的关系。
主要指标有两个：
α(s)：63.2％失效时所对应的时间，时间越长性能越好；
β：评价取值在围绕回归线的收敛程度，越大越好：
下表是图5的数字特征，可以看出，采用实施例1所提供的方法与传统方法相比，α值更大，β值也更大，具有明显的改进，提高了TDDB性能；实施例2所提供的方法的α值与传统方法接近，β值比传统方法大很多，具有很高的收敛程度，具有明显的改进，同样也提高了TDDB性能。
Figure GDA0002447803600000071
本发明所述的一种改善金属电容TDDB性能的方法只是整个半导体生产流程中一小段流程，在这之前和后续的流程都和现有的生产流程一样，并无改进，这里就不在进行赘述。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种改善金属电容TDDB性能的方法，所述金属电容包括相对设置的上电极、下电极以及位于上电极和下电极之间的介质层，所述方法包括：
对所述上电极进行蚀刻并清洗，暴露出部分介质层；
进行合金化工艺，修复暴露出的部分介质层，其中，所述合金化工艺为利用氢气或者氮气来进行；所述合金化工艺的温度为300～450℃；
形成一氮氧化硅层，所述氮氧化硅层覆盖所述上电极和所述暴露出的部分介质层；
进行光刻；
对所述下电极进行蚀刻并且清洗。
2.如权利要求1所述的改善金属电容TDDB性能的方法，其特征在于，所述合金化工艺的作用时间大于20min。
3.如权利要求1所述的改善金属电容TDDB性能的方法，其特征在于，所述金属电容的下电极包括铝-钛-氮化钛或钛-氮化钛，所述介质层包括氮化硅，所述上电极包括氮化钛。
4.如权利要求1所述的改善金属电容TDDB性能的方法，其特征在于，对上电极进行的蚀刻是干法蚀刻；对下电极进行的蚀刻是干法蚀刻。
5.一种改善金属电容TDDB性能的方法，所述金属电容包括相对设置的上电极、下电极以及位于上电极和下电极之间的介质层，所述方法包括：
对所述上电极进行蚀刻并清洗，暴露出第一部分介质层；
形成一氮氧化硅层，所述氮氧化硅层覆盖所述上电极和所述暴露出的第一部分介质层；
进行光刻；
对所述下电极进行蚀刻并且清洗，暴露出第二部分介质层；
进行合金化工艺，修复暴露出的第一部分介质层和第二部分介质层，其中，所述合金化工艺为利用氢气或者氮气来进行；所述合金化工艺的温度为300～450℃。
6.如权利要求5所述的改善金属电容TDDB性能的方法，其特征在于，所述合金化工艺的作用时间为大于20min。
7.如权利要求5所述的改善金属电容TDDB性能的方法，其特征在于，所述金属电容的下电极包括铝-钛-氮化钛或钛-氮化钛，所述介质层包括氮化硅，所述上电极包括氮化钛。
8.如权利要求5所述的改善金属电容TDDB性能的方法，其特征在于，对上电极进行的蚀刻是干法蚀刻；对下电极进行的蚀刻是干法蚀刻。
9.一种改善金属电容TDDB性能的方法，所述金属电容包括相对设置的上电极、下电极以及位于上电极和下电极之间的介质层，所述方法包括：
对所述上电极进行蚀刻并清洗，暴露出第一部分介质层；
进行第一次合金化工艺，修复暴露出的第一部分介质层；
形成一氮氧化硅层，所述氮氧化硅层覆盖所述上电极和所述暴露出的第一部分介质层；
进行光刻；
对所述下电极进行蚀刻并且清洗，暴露出第二部分介质层；
进行第二次合金化工艺，修复暴露出的第一部分介质层和第二部分介质层，其中，所述第一次合金化工艺和第二次合金化工艺为利用氢气或者氮气来进行；所述第一次合金化工艺和第二次合金化工艺的温度为300～450℃。
10.如权利要求9所述的改善金属电容TDDB性能的方法，其特征在于，所述第一次合金化工艺和第二次合金化工艺的作用时间为大于20min。
11.如权利要求9所述的改善金属电容TDDB性能的方法，其特征在于，所述金属电容的下电极包括铝-钛-氮化钛或钛-氮化钛，所述介质层包括氮化硅，所述上电极包括氮化钛。
12.如权利要求9所述的改善金属电容TDDB性能的方法，其特征在于，对上电极进行的蚀刻是干法蚀刻；对下电极进行的蚀刻是干法蚀刻。
CN201711127709.8A 2017-11-15 2017-11-15 一种改善金属电容tddb性能的方法 Active CN107895687B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711127709.8A CN107895687B (zh) 2017-11-15 2017-11-15 一种改善金属电容tddb性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711127709.8A CN107895687B (zh) 2017-11-15 2017-11-15 一种改善金属电容tddb性能的方法

Publications (2)

Publication Number Publication Date
CN107895687A CN107895687A (zh) 2018-04-10
CN107895687B true CN107895687B (zh) 2020-07-17

Family

ID=61805309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711127709.8A Active CN107895687B (zh) 2017-11-15 2017-11-15 一种改善金属电容tddb性能的方法

Country Status (1)

Country Link
CN (1) CN107895687B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517400B (zh) * 2021-09-13 2021-12-31 广州粤芯半导体技术有限公司 金属电容结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514092A (zh) * 2015-12-29 2016-04-20 上海华虹宏力半导体制造有限公司 金属-绝缘体-金属电容及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3851910B2 (ja) * 2004-03-26 2006-11-29 株式会社東芝 半導体装置
CN101577227B (zh) * 2008-05-05 2011-07-06 中芯国际集成电路制造(北京)有限公司 氮化硅薄膜及mim电容的形成方法
CN102044474B (zh) * 2009-10-13 2015-04-29 中芯国际集成电路制造(上海)有限公司 铜金属层化学机械抛光后的表面处理方法
US20120100716A1 (en) * 2010-10-20 2012-04-26 Globalfoundries Singapore Pte., Ltd Method to improve reliability (EM and TDDB) with post silylation plasma treatment process for copper damascene structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514092A (zh) * 2015-12-29 2016-04-20 上海华虹宏力半导体制造有限公司 金属-绝缘体-金属电容及其形成方法

Also Published As

Publication number Publication date
CN107895687A (zh) 2018-04-10

Similar Documents

Publication Publication Date Title
US5656554A (en) Semiconductor chip reclamation technique involving multiple planarization processes
US6403464B1 (en) Method to reduce the moisture content in an organic low dielectric constant material
US8114733B2 (en) Semiconductor device for preventing the leaning of storage nodes and method for manufacturing the same
CN108565216B (zh) 双大马士革通孔工艺的返工方法
JP4808232B2 (ja) 金属絶縁体金属キャパシタの製造方法
CN107895687B (zh) 一种改善金属电容tddb性能的方法
JPH07335831A (ja) 薄膜抵抗体を有する半導体装置の製造方法
US7928000B2 (en) Method for forming self aligned contacts for integrated circuit devices
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
US6607989B2 (en) Method for forming an interconnect pattern in a semiconductor device
TW201901896A (zh) 半導體元件以及其製造方法
US20090160022A1 (en) Method of fabricating mim structure capacitor
US9761486B2 (en) Method of chip packaging
CN104037120A (zh) Mim电容的制造方法
US20050164512A1 (en) Method of manufacturing semiconductor device
CN1460290A (zh) 有助于残留物去除的各向同性电阻器保护蚀刻
JPH10270519A (ja) 半導体装置の評価方法
KR100638984B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
US6218218B1 (en) Method for reducing gate oxide damage caused by charging
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
US6222228B1 (en) Method for reducing gate oxide damage caused by charging
CN108666262B (zh) 熔丝结构电路及其形成方法
CN110880450A (zh) 改善ild氧化层剥落的方法
KR100693785B1 (ko) 반도체 메모리 소자의 층간절연막 형성 방법
CN117279491A (zh) 提高mim电容结构tddb的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant