CN114121905A - 一种mim电容及其形成方法 - Google Patents
一种mim电容及其形成方法 Download PDFInfo
- Publication number
- CN114121905A CN114121905A CN202210089607.6A CN202210089607A CN114121905A CN 114121905 A CN114121905 A CN 114121905A CN 202210089607 A CN202210089607 A CN 202210089607A CN 114121905 A CN114121905 A CN 114121905A
- Authority
- CN
- China
- Prior art keywords
- photoresist layer
- layer
- initial
- metal layer
- initial photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 110
- 239000003990 capacitor Substances 0.000 title claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 204
- 239000002184 metal Substances 0.000 claims abstract description 204
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 238000002161 passivation Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 227
- 238000001312 dry etching Methods 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 36
- 238000004380 ashing Methods 0.000 claims description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 32
- 239000001301 oxygen Substances 0.000 claims description 32
- 229910052760 oxygen Inorganic materials 0.000 claims description 32
- 238000001039 wet etching Methods 0.000 claims description 14
- 230000006835 compression Effects 0.000 abstract description 2
- 238000007906 compression Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 372
- 239000000463 material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种MIM电容及其形成方法，本发明通过分次刻蚀所述第一光刻胶层，并钝化处理所述直角台阶，以形成钝角台阶，从而形成MIM电容。本发明通过对顶层金属层的直角台阶钝化处理，减少MIM电容的压应力集中，避免裂缝的产生，从而提高了芯片良率，改善了半导体器件的可靠性。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种MIM电容及其形成方法。
背景技术
电容元件常用于如射频IC、单片微波IC等集成电路中作为电子无源器件。常见的电容元件包括金属氧化物半导体（MOS）电容、PN结电容以及MIM（metal-insulator-metal，金属层-顶层绝缘层-金属层）电容等。其中，MIM电容在某些特殊应用中提供较优于MOS电容以及PN结电容的电学特性，这是由于MOS电容以及PN结电容均受限于其本身结构，在工作时电极容易产生空穴层，导致其频率特性降低。而MIM电容可以提供较好的频率以及温度相关特性。
如图1所示，为了寻求较大的面积，MIM电容通常会靠近顶端的金属层或者保护层（例如介电层20）设置，由于MIM电容的自身形状，即存在直角转折（即直角台阶A）的金属层（例如顶层金属层10），该直角转折在后续打线接合（Bonding）工艺流程中，由于作用在介电层表面的压应力扩散至MIM电容上，使得MIM电容的周围需要承受非常大的压应力，该压应力在MIM电容的转折A处应力集中，从而产生MIM电容内部裂缝，裂缝沿着MIM电容的顶层绝缘层、金属层和最外层的介电层裂开，造成组件破裂。
发明内容
本发明的目的在于，提供一种MIM电容及其形成方法，可以减少MIM电容的压应力集中，避免裂缝的产生。
为了实现上述目的，本发明提供一种MIM电容的形成方法，包括以下步骤：
步骤S10：提供半导体衬底，所述半导体衬底上形成有堆叠设置的至少一个第一金属层，以及设置在相邻所述第一金属层之间的第一绝缘层；
步骤S20：形成顶层绝缘层和顶层金属层，所述顶层绝缘层部分位于与其相邻的所述第一金属层上，所述顶层金属层位于所述顶层绝缘层上，其中，所述顶层金属层在垂直于厚度方向上包括第一部分和第二部分，所述第一部分位于所述第一金属层上方，所述第二部分位于所述第一金属层外侧，所述第一部分和第二部分之间具有直角台阶；
步骤S30：在所述顶层金属层上形成图形化的第一光刻胶层，并以图形化的所述第一光刻胶层为掩模依次刻蚀所述顶层金属层和顶层绝缘层，以暴露出与所述顶层金属层相邻的所述第一金属层；以及
步骤S40：分次刻蚀所述第一光刻胶层，并钝化处理所述直角台阶，以形成钝角台阶，从而形成MIM电容。
可选的，步骤S40包括：
分两次干法刻蚀位于所述第一部分上的所述第一光刻胶层，并钝化处理所述直角台阶，以形成钝角台阶；以及
通过氧气灰化工艺去除剩余的所述第一光刻胶层，从而形成MIM电容。
进一步的，步骤S40具体包括：
第一次干法刻蚀大部分厚度的所述第一光刻胶层，位于所述第一部分上的所述第一光刻胶层的表面与位于所述第二部分上的所述第一光刻胶层的表面齐平；
第二次干法刻蚀所述第一光刻胶层，暴露出所述第一部分，且位于所述第二部分上的所述第一光刻胶层的表面低于所述第一部分的表面，以钝化处理所述直角台阶，并形成钝角台阶；以及
通过氧气灰化工艺去除剩余的所述第一光刻胶层。
进一步的，步骤S40包括：
第一次干法刻蚀大部分厚度的所述第一光刻胶层，位于所述第一部分上的所述第一光刻胶层的表面与位于所述第二部分上的所述第一光刻胶层的表面齐平；
增大刻蚀功率，并第二次干法刻蚀所述第一光刻胶层，暴露出所述第一部分，且位于所述第二部分上的所述第一光刻胶层的表面与所述第一部分的表面齐平，或位于所述第二部分上的所述第一光刻胶层的表面低于所述第一部分的表面，以钝化处理所述直角台阶，并形成钝角台阶；以及
通过氧气灰化工艺去除剩余的所述第一光刻胶层。
进一步的，在清除所述第一光刻胶层之后还包括：
通过湿法刻蚀工艺对所述顶层金属层进行刻蚀，以进一步钝化处理所述钝角台阶。
可选的，步骤S40包括：
干法刻蚀所述第一光刻胶层，暴露出所述第一部分，且位于所述第二部分上的所述第一光刻胶层的表面与所述第一部分的表面齐平；
通过氧气灰化工艺去除剩余的所述第一光刻胶层；以及
通过湿法刻蚀工艺对所述顶层金属层进行刻蚀，并钝化处理所述直角台阶，以形成钝角台阶，从而形成MIM电容。
可选的，每个所述第一金属层的形成方法包括：
在所述半导体衬底上形成第一金属膜层；
在所述第一金属膜层上形成图形化的初始光刻胶层，以图形化的所述初始光刻胶层为掩模，刻蚀所述第一金属膜层，暴露出所述半导体衬底，以形成第一金属层；以及
清除所述初始光刻胶层。
进一步的，当所述第一金属层仅包括第三部分，所述第三部分具有直角边缘时，清除所述初始光刻胶层的方法包括：
干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且所述第三部分的表面与位于所述第三部分外侧的所述初始光刻胶层的表面齐平；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
进一步的，当所述第一金属层仅包括第三部分，所述第三部分具有直角边缘时，清除所述初始光刻胶层的方法包括：
分两次干法刻蚀位于所述第三部分上的所述初始光刻胶层，并钝化处理所述直角边缘，以形成钝角边缘；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
进一步的，清除所述初始光刻胶层的方法具体包括：
第一次干法刻蚀大部分厚度的所述初始光刻胶层，位于所述第三部分上的所述初始光刻胶层的表面与位于所述第三部分外侧的所述初始光刻胶层的表面齐平；
第二次干法刻蚀所述初始光刻胶层，暴露出所述第三部分，位于所述第三部分外侧的所述初始光刻胶层的表面低于所述第三部分的表面，以钝化处理所述直角边缘，并形成钝角边缘；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
进一步的，清除所述初始光刻胶层的方法具体包括：
第一次干法刻蚀大部分厚度的所述初始光刻胶层；
增大刻蚀功率，并第二次干法刻蚀所述初始光刻胶层，暴露出所述第三部分，位于所述第三部分外侧的所述初始光刻胶层的表面低于所述第一金属层的表面，或位于所述第三部分外侧的所述初始光刻胶层的表面与所述第一金属层的表面齐平，以钝化处理所述直角边缘，并形成钝角边缘；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
进一步的，当所述第一金属层包括第三部分和第四部分，且所述第三部分和第四部分之间具有直角台阶时，清除所述初始光刻胶层的方法包括：
干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且位于所述第四部分上的所述初始光刻胶层的表面与所述第三部分的表面齐平；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
进一步的，当所述第一金属层包括第三部分和第四部分，且所述第三部分和第四部分之间具有直角台阶时，清除所述初始光刻胶层的方法包括：
分两次干法刻蚀位于所述第三部分上的所述初始光刻胶层，并钝化处理所述直角台阶，以形成钝角台阶；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
进一步的，清除所述初始光刻胶层的方法具体包括：
第一次干法刻蚀大部分厚度的所述初始光刻胶层，位于所述第三部分上的所述初始光刻胶层的表面与位于所述第四部分上的所述初始光刻胶层的表面齐平；
第二次干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且位于所述第四部分上的所述初始光刻胶层的表面低于所述第三部分的表面，以钝化处理所述直角台阶，并形成钝角台阶；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
进一步的，清除所述初始光刻胶层的方法具体包括：
第一次干法刻蚀大部分厚度的所述初始光刻胶层，位于所述第三部分上的所述初始光刻胶层的表面与位于所述第四部分上的所述初始光刻胶层的表面齐平；
增大刻蚀功率，并第二次干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且位于所述第四部分上的所述初始光刻胶层的表面与所述第三部分的表面齐平，或位于所述第四部分上的所述初始光刻胶层的表面低于所述第三部分的表面，以钝化处理所述直角台阶，并形成钝角台阶；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
进一步的，清除所述初始光刻胶层之后还包括：
通过湿法刻蚀工艺对所述第三部分的表面进行刻蚀，以钝化处理所述第三部分的边缘位置处。
另一方面，本发明还提供一种MIM电容，包括半导体衬底、至少一个第一金属层、第一绝缘层、顶层绝缘层和顶层金属层，至少一个所述第一金属层堆叠设置在所述半导体衬底上，所述第一绝缘层设置在相邻所述第一金属层之间，所述顶层绝缘层部分位于远离所述半导体衬底的所述第一金属层上，所述顶层金属层位于所述顶层绝缘层上；
其中，所述顶层金属层在垂直于厚度方向上包括第一部分和第二部分，所述第一部分位于所述第一金属层上方，所述第二部分位于所述第一金属层外侧，所述第一部分和第二部分之间具有钝角台阶。
与现有技术相比，本发明至少具有以下有益效果：
本发明提供一种MIM电容及其形成方法，所述形成方法包括：步骤S10：提供半导体衬底，所述半导体衬底上形成有至少一个第一金属层和设置在相邻所述第一金属层之间的第一绝缘层；步骤S20：形成顶层绝缘层和顶层金属层，所述顶层绝缘层部分位于与其相邻的所述第一金属层上，所述顶层金属层位于所述顶层绝缘层上，其中，所述顶层金属层在垂直于厚度方向上包括第一部分和第二部分，所述第一部分位于所述第一金属层上方，所述第二部分位于所述第一金属层外侧，所述第一部分和第二部分之间具有直角台阶；步骤S30：在所述顶层金属层上形成图形化的第一光刻胶层，并以图形化的所述第一光刻胶层为掩模依次刻蚀所述顶层金属层和顶层绝缘层，以暴露出与所述顶层金属层相邻的所述第一金属层；以及步骤S40：分次刻蚀所述第一光刻胶层，并钝化处理所述直角台阶，以形成钝角台阶，从而形成MIM电容。本发明通过对顶层金属层的直角台阶钝化处理，减少MIM电容的压应力集中，避免裂缝的产生，从而提高了芯片良率，改善了半导体器件的可靠性。
进一步的，对若干个第一金属层的边缘进行钝化处理，进一步的减少MIM电容的压应力集中，避免裂缝的产生，从而提高了芯片良率，改善了半导体器件的可靠性。
附图说明
图1为一种MIM电容的结构示意图；
图2为本发明的一种MIM电容的形成方法的流程示意图；
图3a-3i为本发明实施例一的一种MIM电容在形成过程中的结构示意图。
图4a-4c为本发明实施例五的一种MIM电容在形成过程中的结构示意图。
附图标记说明：
图1中：
A-直角台阶；10-顶层金属层；20-介电层；
图3a-3i中：
A-直角台阶；B-钝角台阶；100-半导体衬底；201-开口；210-第一金属膜层；210’-第一金属层；220-顶层绝缘层；230-顶层金属层；231-第一部分；232-第二部分；310-初始光刻胶层；320-第一光刻胶层；410-保护层；420-金属接触。
具体实施方式
本发明的核心思想在于，提供一种MIM电容的形成方法，包括以下步骤：
步骤S10：提供半导体衬底，所述半导体衬底上形成有堆叠设置的至少一个第一金属层，以及设置在相邻所述第一金属层之间的第一绝缘层；
步骤S20：形成顶层绝缘层和顶层金属层，所述顶层绝缘层部分位于与其相邻的所述第一金属层上，所述顶层金属层位于所述顶层绝缘层上，其中，所述顶层金属层在垂直于厚度方向上包括第一部分和第二部分，所述第一部分位于所述第一金属层上方，所述第二部分位于所述第一金属层外侧，所述第一部分和第二部分之间具有直角台阶；
步骤S30：在所述顶层金属层上形成图形化的第一光刻胶层，并以图形化的所述第一光刻胶层为掩模依次刻蚀所述顶层金属层和顶层绝缘层，以暴露出与所述顶层金属层相邻的所述第一金属层；以及
步骤S40：分次刻蚀所述第一光刻胶层，并钝化处理所述直角台阶，以形成钝角台阶，从而形成MIM电容。
以下将对本发明的一种MIM电容及其形成方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图2为本发明的一种MIM电容的形成方法的流程示意图。如图2所示，本实施例提供一种MIM电容的形成方法，包括以下步骤：
步骤S10：提供半导体衬底，所述半导体衬底上形成有堆叠设置的至少一个第一金属层，以及设置在相邻所述第一金属层之间的第一绝缘层；
步骤S20：形成顶层绝缘层和顶层金属层，所述顶层绝缘层部分位于与其相邻的所述第一金属层上，所述顶层金属层位于所述顶层绝缘层上，其中，所述顶层金属层在垂直于厚度方向上包括第一部分和第二部分，所述第一部分位于所述第一金属层上方，所述第二部分位于所述第一金属层外侧，所述第一部分和第二部分之间具有直角台阶；
步骤S30：在所述顶层金属层上形成图形化的第一光刻胶层，并以图形化的所述第一光刻胶层为掩模依次刻蚀所述顶层金属层和顶层绝缘层，以暴露出与所述顶层金属层相邻的所述第一金属层；以及
步骤S40：分次刻蚀所述第一光刻胶层，并钝化处理所述直角台阶，以形成钝角台阶，从而形成MIM电容。
以下结合图2-3i对本实施例提供的一种MIM电容的形成方法进行详细的说明。
如图3a-3b所示，首先执行步骤S10，提供半导体衬底100，所述半导体衬底100上形成有堆叠设置的至少一个第一金属层210’和设置在相邻所述第一金属层之间的第一绝缘层。
所述半导体衬底100可以为单层结构，所述半导体衬底100的材料可以为氧化硅、氮化硅、低K介电材料或超低K介电材料等；所述半导体衬底100还可以为多层堆积结构，包括衬底和位于衬底上的至少一层层间介质层，所述衬底材料可以为单晶硅（Si）、单晶锗（Ge）、硅锗（GeSi）、或碳化硅（SiC）；所述半导体衬底100也可以为绝缘体上硅（SOI）或绝缘体上锗（GOI）；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。所述半导体衬底100内还可以形成有半导体器件，例如MOS晶体管等。本实施例中，所述半导体衬底100上形成有一个第一金属层210’，且每个所述第一金属层均仅包括第三部分，且所述第三部分没有直角台阶，仅具有直角边缘，因此，每个第一金属层的形成方法相同。
本步骤中每个第一金属层210的形成方法包括：
如图3a所示，首先，在所述半导体衬底100上形成有第一金属膜层210，其中，所述第一金属膜层210的材料较小电阻率的合金、金属或金属化合物，具体的可以为括Ti、Ta、Ru、TiN或TaN中的一种或几种。
如图3b所示，接着，在所述第一金属膜层210上形成图形化的初始光刻胶层310，图形化的所述初始光刻胶层310具有初始开口，在所述初始开口处，以图形化的所述初始光刻胶层310为掩模，刻蚀（具体例如干法刻蚀）所述第一金属膜层210，以暴露出所述半导体衬底100，从而形成MIM结构的第一金属层210’。
接着，清除所述初始光刻胶层310。具体的，干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且所述第三部分的表面与位于所述第三部分外侧的所述初始光刻胶层的表面齐平；以及再通过氧气灰化工艺去除剩余的所述初始光刻胶层。
如图3c所示，接着执行步骤S20，形成顶层绝缘层220和顶层金属层230，所述顶层绝缘层220位于与其相邻的所述第一金属层210’上，所述顶层金属层230位于所述顶层绝缘层220上，其中，所述顶层金属层230在垂直于厚度方向上包括第一部分231和第二部分232，所述第一部分231位于所述第一金属层210’上方，所述第二部分232位于所述第一金属层210’外侧，所述第一部分231和第二部分232之间具有高度差，且形成直角台阶A。
本步骤通过物理气相沉积或化学气相沉积工艺依次形成顶层绝缘层220和顶层金属层230。
其中，所述顶层绝缘层220的材料可以为HfO2、ZrO2或Al2O3；还可以为介电常数ε>3.9的任何高介电材料；所述顶层金属层230的材料可以与所述第一金属层210’的材料相同，也就是所述顶层金属层230的材料为较小电阻率的合金、金属或金属化合物，具体的可以为括Ti、Ta、Ru、TiN或TaN中的一种或几种。
本步骤的所述顶层金属层230均具有直角台阶A，该直角台阶A在后续打线接合工艺流程中，由于作用在介电层表面的压应力扩散至MIM电容上，使得MIM电容的周围需要承受非常大的压应力，该压应力在顶层金属层230的直角台阶A处应力集中，从而产生MIM电容内部裂缝，裂缝沿着MIM电容的顶层绝缘层220、顶层金属层和最外层的介电层裂开，造成组件破裂。
为了解决上述问题，如图3d-3e所示，接着执行步骤S30，在所述顶层金属层230上形成图形化的第一光刻胶层320，并以图形化的第一光刻胶层320为掩模依次刻蚀所述顶层金属层230和顶层绝缘层220，以暴露出与所述顶层金属层230相邻的所述第一金属层210’。
本步骤具体包括：
首先，在所述顶层金属层230上形成第一光刻胶层320，所述第一光刻胶层320在第一部分231的表面与其在第二部分232的表面齐平，且位于第一部分231上的第一光刻胶的厚度小于位于第二部分232上的光刻胶的厚度。
如图3d所示，接着，在所述顶层金属层230上形成图形化的第一光刻胶层320，图形化的所述第一光刻胶层320具有开口201。
如图3e所示，接着，在所述开口处201，以图形化的第一光刻胶层320为掩模，通过干法刻蚀工艺依次刻蚀所述顶层金属层230和顶层绝缘层220，以暴露出所述第一金属层210’，暴露出的所述第一金属层210’用于形成金属接触。
如图3f-3g所示，接着执行步骤S40，分次刻蚀所述第一光刻胶层320，并钝化处理所述直角台阶A，以形成钝角台阶B，从而形成MIM电容。具体的，分两次干法刻蚀位于所述第一部分231上的所述第一光刻胶层320，并钝化处理所述直角台阶A，以形成钝角台阶B，再通过氧气灰化工艺去除位于所述第二部分232上剩余的第一光刻胶层320，从而形成MIM电容。
本步骤具体包括：
如图3f所示，首先，第一次干法刻蚀大部分厚度的第一光刻胶层320，使得所述第一光刻胶层320依然覆盖所述第一部分231，但是其厚度大幅度减薄，同时，位于第一部分231上的第一光刻胶层320和位于第二部分232上的第一光刻胶层320依然齐平，位于第一部分231上的第一光刻胶层320的厚度小于位于第二部分232上的第一光刻胶层320的厚度。
如图3g所示，接着，第二次干法刻蚀所述第一光刻胶层320，以暴露出顶层金属层230的第一部分231，此时，位于所述第一部分231上的边缘位置处的刻蚀速率较快，直角台阶A处的顶层金属层230由于刻蚀工艺的影响受到的损伤较多，很容易形成初始钝角台阶B，而位于第二部分232上的第一光刻胶层320没有被刻蚀完，且位于第二部分232上的第一光刻胶层320与第一部分231的表面齐平。接着，在暴露出第一部分231之后，继续干法刻蚀位于第二部分232上的所述第一光刻胶层320，本步骤通过继续干法刻蚀所述第一光刻胶层320，以延长干法刻蚀工艺时间，使得位于所述第二部分232上的所述第一光刻胶层320的表面低于所述第一部分231的表面，此时顶层金属层230的第一部分231的初始钝角台阶B更加明显。本步骤还可以为：加大刻蚀功率，并第二次干法刻蚀所述第一光刻胶层320，暴露出所述第一部分231，且位于所述第二部分232上的所述第一光刻胶层的表面与所述第一部分231的表面齐平，或位于所述第二部分232上的所述第一光刻胶层的表面低于所述第一部分231的表面，此时，位于第二部分232上的第一光刻胶层320的边缘位置处的刻蚀速率很快，很容易形成很明显的钝角台阶B。本步骤结束之后，第一部分231的表面受到干法刻蚀公司的损伤，特别是钝角台阶B处，而位于第二部分232上的第二光刻胶层还没有被完全去除掉。
接着，通过氧气灰化工艺去除位于第二部分232上的剩余的第一光刻胶层320。
如图3i所示，接着，在所述第一金属层210’和顶层金属层230表面形成保护层410和金属接触420，所述金属接触420嵌设在所述保护层410中，其一端连接第一金属层210’或顶层金属层230，另一端引出保护层410的表面在其表面形成焊垫，或者与其他半导体器件或无源器件电性互连。其中，所述保护层410例如为介电层。本实施例的MIM电容的形成方法，在顶层金属层230的边缘处形成钝角台阶，使得MIM电容中至少最顶层金属层可以形成有钝角台阶，减少了应力集中，避免了裂缝的产生。
本实施例还提供一种MIM电容，由上述方法制备而成。
实施例二
与实施例一相比，本实施例的所有第一金属层的形状与顶层金属层的形状相同；或者，至少部分的第一金属层的形状与顶层金属层的形状相同，且不需要对所有第一金属层进行钝化处理。其中，与顶层金属层的形状相同的第一金属层包括第三部分和第四部分，所述第三部分和第四部分之间具有直角台阶时，清除该第一金属层上的所述初始光刻胶层的方法包括：
干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且位于所述第四部分上的所述初始光刻胶层的表面与所述第三部分的表面齐平；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
本实施例依然仅对顶层金属层的直角台阶进行了钝化处理，减少了应力集中，避免了裂缝的产生。
实施例三
与实施例一相比，本实施例的步骤S40包括：
干法刻蚀所述第一光刻胶层，暴露出所述第一部分，且位于所述第二部分上的所述第一光刻胶层的表面与所述第一部分的表面齐平；
通过氧气灰化工艺去除剩余的所述第一光刻胶层；以及
请参阅图3h，通过湿法刻蚀工艺对所述顶层金属层进行刻蚀，并钝化处理所述直角台阶，以形成钝角台阶，从而形成MIM电容。
本实施例的形成第二金属层的方法与现有技术相比，在干法刻蚀工艺之后增加了湿法刻蚀工艺，仅通过湿法刻蚀工艺钝化处理所述顶层金属层的直角台阶，以形成钝角台阶，减少了应力集中，避免的裂缝的产生。
实施例四
与实施例一相比，在清除了第一光刻胶层之后，如图3h所示，接着，通过湿法刻蚀工艺对所述顶层金属层230的表面进一步的刻蚀，以进一步钝化处理所述钝角台阶B，从而形成MIM电容。
本步骤使用湿法刻蚀溶液（例如双氧水、硫酸等）去除对初始钝角台阶进一步的刻蚀，最终形成明显的钝角台阶，即最终的钝角台阶。本实施例通过干刻刻蚀钝化处理直角台阶，还通过湿法刻蚀进一步的钝化处理所述顶层金属层的钝角台阶，该台阶使得MIM电容的周围的压应力不会集中在转折处，不会产生MIM电容内部裂缝，提高芯片良率，减少报废，改善元件可靠性。
实施例五
与实施例一相比，至少部分的所述第一金属层的边缘处也进行了钝化处理。具体的，本实施例的步骤S10中每个所述第一金属层的形成方法包括：
在所述半导体衬底上形成所述第一金属膜层；
在所述第一金属膜层上形成图形化的初始光刻胶层，以图形化的所述初始光刻胶层为掩模，刻蚀所述第一金属膜层，暴露出所述半导体衬底，以形成第一金属层；以及
清除所述初始光刻胶层。
在本实施例中，所有所述第一金属层中，一部分所述第一金属层可以仅第三部分，另一部分所述第一金属层可以包括第三部分和第四部分，而本实施例可以对仅包括第三部分的所述第一金属层中的至少一个进行钝化处理，和/或对包括第三部分和第四部分的所述第一金属层中的至少一个进行钝化处理。
详细的：
当所述第一金属层仅包括第三部分，所述第三部分具有直角边缘，且需要对至少一个第一金属层进行钝化处理，即对所述第三部分的直角边缘进行钝化处理时，清除所述初始光刻胶层的方法包括：
首先，分两次干法刻蚀位于所述第三部分上的所述初始光刻胶层，并钝化处理所述直角边缘，以形成钝角边缘。具体的，如图4a-4b所示，先第一次干法刻蚀大部分厚度的所述初始光刻胶层，位于所述第三部分上的所述初始光刻胶层的表面与位于所述第三部分外侧的所述初始光刻胶层的表面齐平；如图4c所示，再第二次干法刻蚀所述初始光刻胶层，暴露出所述第三部分，本步骤通过第二次干法刻蚀所述初始光刻胶层，以延长干法刻蚀工艺时间，位于所述第三部分外侧的所述初始光刻胶层的表面低于所述第三部分的表面，以钝化处理所述直角边缘，并形成钝角边缘。或者，如图4a-4b所示，先第一次干法刻蚀大部分厚度的所述初始光刻胶层；如图4c所示，再增大刻蚀功率，并第二次干法刻蚀所述初始光刻胶层，暴露出所述第三部分，位于所述第三部分外侧的所述初始光刻胶层的表面低于所述第一金属层的表面，或位于所述第三部分外侧的所述初始光刻胶层的表面与所述第一金属层的表面齐平，以钝化处理所述直角边缘，并形成钝角边缘。
接着，通过氧气灰化工艺去除剩余的所述初始光刻胶层。
接着，可选的，通过湿法刻蚀工艺对所述第三部分的表面进行刻蚀，以钝化处理所述第三部分的边缘位置处。
当所述第一金属层包括第三部分和第四部分，所述第三部分和第四部分之间具有直角台阶，且不需要对所有第一金属层进行钝化处理，即对所述直角台阶进行钝化处理时，清除所述初始光刻胶层的方法包括：首先，干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且位于所述第四部分上的所述初始光刻胶层的表面与所述第三部分的表面齐平；以及接着，通过氧气灰化工艺去除剩余的所述初始光刻胶层。
当所述第一金属层包括第三部分和第四部分，所述第三部分和第四部分之间具有直角台阶，且需要对至少一个所述第一金属层进行钝化处理，即对所述直角台阶进行钝化处理时，在形成需要钝化处理的所述第一金属层后的清除所述初始光刻胶层的方法包括：
首先，分两次干法刻蚀位于所述第三部分上的所述初始光刻胶层，并钝化处理所述直角台阶，以形成钝角台阶。具体的，首先，第一次干法刻蚀大部分厚度的所述初始光刻胶层，位于所述第三部分上的所述初始光刻胶层的表面与位于所述第四部分上的所述初始光刻胶层的表面齐平；接着，第二次干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且位于所述第四部分上的所述初始光刻胶层的表面低于所述第三部分的表面，本步骤通过第二次干法刻蚀所述初始光刻胶层，以延长干法刻蚀工艺时间，从而钝化处理所述直角台阶，并形成钝角台阶。或者，第一次干法刻蚀大部分厚度的所述初始光刻胶层，位于所述第三部分上的所述初始光刻胶层的表面与位于所述第四部分上的所述初始光刻胶层的表面齐平；增大刻蚀功率，并第二次干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且位于所述第四部分上的所述初始光刻胶层的表面与所述第三部分的表面齐平，或位于所述第四部分上的所述初始光刻胶层的表面低于所述第三部分的表面，以钝化处理所述直角台阶，并形成钝角台阶。
接着，通过氧气灰化工艺去除剩余的所述初始光刻胶层。
接着，可选的，通过湿法刻蚀工艺对所述第三部分的表面进行刻蚀，以钝化处理所述第三部分的边缘位置处。
本实施例通过钝化处理顶层金属层的直角台阶的同时，还钝化处理了至少一个第一金属层的边缘位置处，可以进一步的减少了应力集中，避免了MIM电容裂缝的产生。
综上所述，本发明通过钝化处理顶层金属层的直角台阶，或者钝化处理顶层金属层的直角台阶的同时还钝化处理第一金属层的边缘处，使得MIM电容中至少顶层金属层形成有钝角台阶，减少了应力集中，避免了裂缝的产生，从而提高了芯片良率，改善了半导体器件的可靠性。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语 “第一”、“第二”等的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (17)
1.一种MIM电容的形成方法，其特征在于，包括以下步骤：
步骤S10：提供半导体衬底，所述半导体衬底上形成有堆叠设置的至少一个第一金属层，以及设置在相邻所述第一金属层之间的第一绝缘层；
步骤S20：形成顶层绝缘层和顶层金属层，所述顶层绝缘层部分位于与其相邻的所述第一金属层上，所述顶层金属层位于所述顶层绝缘层上，其中，所述顶层金属层在垂直于厚度方向上包括第一部分和第二部分，所述第一部分位于所述第一金属层上方，所述第二部分位于所述第一金属层外侧，所述第一部分和第二部分之间具有直角台阶；
步骤S30：在所述顶层金属层上形成图形化的第一光刻胶层，并以图形化的所述第一光刻胶层为掩模依次刻蚀所述顶层金属层和顶层绝缘层，以暴露出与所述顶层金属层相邻的所述第一金属层；以及
步骤S40：分次刻蚀所述第一光刻胶层，并钝化处理所述直角台阶，以形成钝角台阶，从而形成MIM电容。
2.如权利要求1所述的MIM电容的形成方法，其特征在于，步骤S40包括：
分两次干法刻蚀位于所述第一部分上的所述第一光刻胶层，并钝化处理所述直角台阶，以形成钝角台阶；以及
通过氧气灰化工艺去除剩余的所述第一光刻胶层，从而形成MIM电容。
3.如权利要求2所述的MIM电容的形成方法，其特征在于，步骤S40具体包括：
第一次干法刻蚀大部分厚度的所述第一光刻胶层，位于所述第一部分上的所述第一光刻胶层的表面与位于所述第二部分上的所述第一光刻胶层的表面齐平；
第二次干法刻蚀所述第一光刻胶层，暴露出所述第一部分，且位于所述第二部分上的所述第一光刻胶层的表面低于所述第一部分的表面，以钝化处理所述直角台阶，并形成钝角台阶；以及
通过氧气灰化工艺去除剩余的所述第一光刻胶层。
4.如权利要求2所述的MIM电容的形成方法，其特征在于，步骤S40包括：
第一次干法刻蚀大部分厚度的所述第一光刻胶层，位于所述第一部分上的所述第一光刻胶层的表面与位于所述第二部分上的所述第一光刻胶层的表面齐平；
增大刻蚀功率，并第二次干法刻蚀所述第一光刻胶层，暴露出所述第一部分，且位于所述第二部分上的所述第一光刻胶层的表面与所述第一部分的表面齐平，或位于所述第二部分上的所述第一光刻胶层的表面低于所述第一部分的表面，以钝化处理所述直角台阶，并形成钝角台阶；以及
通过氧气灰化工艺去除剩余的所述第一光刻胶层。
5.如权利要求3或4所述的MIM电容的形成方法，其特征在于，在清除所述第一光刻胶层之后还包括：
通过湿法刻蚀工艺对所述顶层金属层进行刻蚀，以进一步钝化处理所述钝角台阶。
6.如权利要求1所述的MIM电容的形成方法，其特征在于，步骤S40包括：
干法刻蚀所述第一光刻胶层，暴露出所述第一部分，且位于所述第二部分上的所述第一光刻胶层的表面与所述第一部分的表面齐平；
通过氧气灰化工艺去除剩余的所述第一光刻胶层；以及
通过湿法刻蚀工艺对所述顶层金属层进行刻蚀，并钝化处理所述直角台阶，以形成钝角台阶，从而形成MIM电容。
7.如权利要求1所述的MIM电容的形成方法，其特征在于，每个所述第一金属层的形成方法包括：
在所述半导体衬底上形成第一金属膜层；
在所述第一金属膜层上形成图形化的初始光刻胶层，以图形化的所述初始光刻胶层为掩模，刻蚀所述第一金属膜层，暴露出所述半导体衬底，以形成第一金属层；以及
清除所述初始光刻胶层。
8.如权利要求7所述的MIM电容的形成方法，其特征在于，当所述第一金属层仅包括第三部分，所述第三部分具有直角边缘时，清除所述初始光刻胶层的方法包括：
干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且所述第三部分的表面与位于所述第三部分外侧的所述初始光刻胶层的表面齐平；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
9.如权利要求7所述的MIM电容的形成方法，其特征在于，当所述第一金属层仅包括第三部分，所述第三部分具有直角边缘时，清除所述初始光刻胶层的方法包括：
分两次干法刻蚀位于所述第三部分上的所述初始光刻胶层，并钝化处理所述直角边缘，以形成钝角边缘；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
10.如权利要求9所述的MIM电容的形成方法，其特征在于，清除所述初始光刻胶层的方法具体包括：
第一次干法刻蚀大部分厚度的所述初始光刻胶层，位于所述第三部分上的所述初始光刻胶层的表面与位于所述第三部分外侧的所述初始光刻胶层的表面齐平；
第二次干法刻蚀所述初始光刻胶层，暴露出所述第三部分，位于所述第三部分外侧的所述初始光刻胶层的表面低于所述第三部分的表面，以钝化处理所述直角边缘，并形成钝角边缘；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
11.如权利要求9所述的MIM电容的形成方法，其特征在于，清除所述初始光刻胶层的方法具体包括：
第一次干法刻蚀大部分厚度的所述初始光刻胶层；
增大刻蚀功率，并第二次干法刻蚀所述初始光刻胶层，暴露出所述第三部分，位于所述第三部分外侧的所述初始光刻胶层的表面低于所述第一金属层的表面，或位于所述第三部分外侧的所述初始光刻胶层的表面与所述第一金属层的表面齐平，以钝化处理所述直角边缘，并形成钝角边缘；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
12.如权利要求7所述的MIM电容的形成方法，其特征在于，当所述第一金属层包括第三部分和第四部分，且所述第三部分和第四部分之间具有直角台阶时，清除所述初始光刻胶层的方法包括：
干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且位于所述第四部分上的所述初始光刻胶层的表面与所述第三部分的表面齐平；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
13.如权利要求7所述的MIM电容的形成方法，其特征在于，当所述第一金属层包括第三部分和第四部分，且所述第三部分和第四部分之间具有直角台阶时，清除所述初始光刻胶层的方法包括：
分两次干法刻蚀位于所述第三部分上的所述初始光刻胶层，并钝化处理所述直角台阶，以形成钝角台阶；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
14.如权利要求13所述的MIM电容的形成方法，其特征在于，清除所述初始光刻胶层的方法具体包括：
第一次干法刻蚀大部分厚度的所述初始光刻胶层，位于所述第三部分上的所述初始光刻胶层的表面与位于所述第四部分上的所述初始光刻胶层的表面齐平；
第二次干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且位于所述第四部分上的所述初始光刻胶层的表面低于所述第三部分的表面，以钝化处理所述直角台阶，并形成钝角台阶；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
15.如权利要求13所述的MIM电容的形成方法，其特征在于，清除所述初始光刻胶层的方法具体包括：
第一次干法刻蚀大部分厚度的所述初始光刻胶层，位于所述第三部分上的所述初始光刻胶层的表面与位于所述第四部分上的所述初始光刻胶层的表面齐平；
增大刻蚀功率，并第二次干法刻蚀所述初始光刻胶层，暴露出所述第三部分，且位于所述第四部分上的所述初始光刻胶层的表面与所述第三部分的表面齐平，或位于所述第四部分上的所述初始光刻胶层的表面低于所述第三部分的表面，以钝化处理所述直角台阶，并形成钝角台阶；以及
通过氧气灰化工艺去除剩余的所述初始光刻胶层。
16.如权利要求8~15中任一项所述的MIM电容的形成方法，其特征在于，清除所述初始光刻胶层之后还包括：
通过湿法刻蚀工艺对所述第三部分的表面进行刻蚀，以钝化处理所述第三部分的边缘位置处。
17.一种MIM电容，其特征在于，包括半导体衬底、至少一个第一金属层、第一绝缘层、顶层绝缘层和顶层金属层，至少一个所述第一金属层堆叠设置在所述半导体衬底上，所述第一绝缘层设置在相邻所述第一金属层之间，所述顶层绝缘层部分位于远离所述半导体衬底的所述第一金属层上，所述顶层金属层位于所述顶层绝缘层上；
其中，所述顶层金属层在垂直于厚度方向上包括第一部分和第二部分，所述第一部分位于所述第一金属层上方，所述第二部分位于所述第一金属层外侧，所述第一部分和第二部分之间具有钝角台阶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210089607.6A CN114121905B (zh) | 2022-01-26 | 2022-01-26 | 一种mim电容及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210089607.6A CN114121905B (zh) | 2022-01-26 | 2022-01-26 | 一种mim电容及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114121905A true CN114121905A (zh) | 2022-03-01 |
| CN114121905B CN114121905B (zh) | 2022-08-09 |
Family
ID=80361456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210089607.6A Active CN114121905B (zh) | 2022-01-26 | 2022-01-26 | 一种mim电容及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114121905B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221266A (ja) * | 1994-02-08 | 1995-08-18 | Mitsubishi Electric Corp | Ｍｉｍキャパシタ及びその製造方法，並びに半導体装置の製造方法 |
| JP2002043530A (ja) * | 2000-07-28 | 2002-02-08 | Alps Electric Co Ltd | 導体パターンの形成方法および薄膜キャパシタ素子の製造方法 |
| CN104658902A (zh) * | 2015-01-28 | 2015-05-27 | 株洲南车时代电气股份有限公司 | 沟槽栅蚀刻方法 |
| CN105514092A (zh) * | 2015-12-29 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 金属-绝缘体-金属电容及其形成方法 |
-
2022
- 2022-01-26 CN CN202210089607.6A patent/CN114121905B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221266A (ja) * | 1994-02-08 | 1995-08-18 | Mitsubishi Electric Corp | Ｍｉｍキャパシタ及びその製造方法，並びに半導体装置の製造方法 |
| JP2002043530A (ja) * | 2000-07-28 | 2002-02-08 | Alps Electric Co Ltd | 導体パターンの形成方法および薄膜キャパシタ素子の製造方法 |
| CN104658902A (zh) * | 2015-01-28 | 2015-05-27 | 株洲南车时代电气股份有限公司 | 沟槽栅蚀刻方法 |
| CN105514092A (zh) * | 2015-12-29 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 金属-绝缘体-金属电容及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114121905B (zh) | 2022-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI497591B (zh) | 製造具有自動對準介電帽之互連結構的結構及方法 | |
| KR20090038599A (ko) | 반도체 소자의 스택 커패시터 및 그의 형성방법 | |
| US9461106B1 (en) | MIM capacitor and method forming the same | |
| US20240363681A1 (en) | Three dimensional metal insulator metal capacitor structure | |
| US11107726B2 (en) | Method for manufacturing bonding pad in semiconductor device | |
| US6924207B2 (en) | Method of fabricating a metal-insulator-metal capacitor | |
| CN105304616B (zh) | Mim电容及其形成方法 | |
| TW380320B (en) | Semiconductor device and method of manufacturing the same in which degradation due to plasma can be prevented | |
| CN112447663B (zh) | 半导体结构及其形成方法 | |
| US7417319B2 (en) | Semiconductor device with connecting via and dummy via and method of manufacturing the same | |
| CN113764582B (zh) | 堆叠式电容器结构及其形成方法 | |
| TW407299B (en) | Semiconductor device and manufacture thereof | |
| CN110544682A (zh) | 形成并联电容器的方法及并联电容器 | |
| CN108695239A (zh) | 具有接触插塞的半导体结构及其制作方法 | |
| US20030231458A1 (en) | Metal-insulator-metal (MIM) capacitor and method for fabricating the same | |
| CN113130746B (zh) | 半导体结构及其形成方法 | |
| CN114121905A (zh) | 一种mim电容及其形成方法 | |
| CN109994421B (zh) | 形成接触洞的方法 | |
| CN112838048A (zh) | 互连结构以及其制作方法 | |
| TWI769503B (zh) | 電容裝置及電容結構與其形成方法 | |
| US11127683B2 (en) | Semiconductor structure with substantially straight contact profile | |
| KR100329072B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100781446B1 (ko) | 반도체 소자의 ｍｉｍ 커패시터 제조 방법 | |
| TWI288457B (en) | Method for filling dielectric layer between metal lines | |
| US9171897B1 (en) | Area efficient series MIM capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |