CN111128957A - 嵌入结构的mim电容及其制造方法 - Google Patents

嵌入结构的mim电容及其制造方法 Download PDF

Info

Publication number
CN111128957A
CN111128957A CN201911363247.9A CN201911363247A CN111128957A CN 111128957 A CN111128957 A CN 111128957A CN 201911363247 A CN201911363247 A CN 201911363247A CN 111128957 A CN111128957 A CN 111128957A
Authority
CN
China
Prior art keywords
capacitor
layer
lower electrode
metal
mim capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911363247.9A
Other languages
English (en)
Other versions
CN111128957B (zh
Inventor
陈瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN201911363247.9A priority Critical patent/CN111128957B/zh
Publication of CN111128957A publication Critical patent/CN111128957A/zh
Priority to US17/122,265 priority patent/US11239153B2/en
Application granted granted Critical
Publication of CN111128957B publication Critical patent/CN111128957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers

Abstract

本发明公开了一种嵌入结构的MIM电容，层间膜形成在第一层金属连线和第二层金属连线之间；MIM电容形成于层间膜表面且包括依次叠加的电容下电极、电容绝缘介质层和电容上电极；电容下电极通过底部第一通孔和第一层金属连线连接，第一层金属连线延伸到电容下电极外部并通过位于电容下电极外部第二通孔将第一层金属连线连接到第二层金属连线形成的下电极引出结构；在MIM电容的侧面形成有侧墙；第二层金属连线形成的上电极引出结构覆盖在MIM电容的所述电容上电极的表面并延伸到MIM电容外的层间膜表面；上电极引出结构和电容下电极通过侧墙隔离。本发明还公开了一种嵌入结构的MIM电容的制造方法。本发明能提高电容的性能和可靠性。

Description

嵌入结构的MIM电容及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种嵌入结构的MIM电容；本发明还涉及一种嵌入结构的MIM电容的制造方法。
背景技术
如图1所示，是现有嵌入结构的MIM电容的结构示意图；现有嵌入结构的MIM电容形成在上下相邻的第一层金属连线101和第二层金属连线106之间。
其中，所述第一层金属连线101直接作为所述MIM电容的电容下电极。
在所述MIM电容形成区域中，在所述第一层金属连线101的表面依次形成有电容绝缘介质层102和电容上电极103。
层间膜104覆盖在形成有所述电容绝缘介质层102和所述电容上电极103的所述第一层金属连线101的表面以及所述第一层金属连线101的外部区域的表面。
第二层金属连线106的图形化结构包括下电极引出结构106b和上电极引出结构106a
穿过所述层间膜104的通孔包括通孔105a和105b。
所述电容上电极103通过通孔105a连接所述上电极引出结构106a。通孔105b位于延伸到所述MIM电容外部的所述第一层金属连线101的顶部，且通孔105b的顶部连接所述下电极引出结构106b。
由图1所示可知，通孔105a和105b的深度并不一致，通孔105a和105b的开口通常是采用相同的刻蚀工艺同时形成，故通孔105a通常会产生过刻蚀且过刻蚀的量不太容易控制，最后容易对MIM电容的性能和可靠性产生不利影响。
发明内容
本发明所要解决的技术问题是提供一种嵌入结构的MIM电容，能提高电容的性能和可靠性。为此，本发明还提供一种嵌入结构的MIM电容的制造方法。
为解决上述技术问题，本发明提供的嵌入结构的MIM电容形成在上下相邻的第一层金属连线和第二层金属连线之间。
层间膜形成在所述第一层金属连线和所述第二层金属连线之间。
所述MIM电容形成于所述层间膜表面且包括依次叠加的电容下电极、电容绝缘介质层和电容上电极。
所述电容下电极通过穿过所述层间膜的第一通孔和所述第一层金属连线连接，所述第一层金属连线延伸到所述电容下电极外部并通过位于所述电容下电极外部的穿过所述层间膜的第二通孔将所述第一层金属连线连接到所述第二层金属连线形成的下电极引出结构。
在所述MIM电容的侧面形成有侧墙。
所述第二层金属连线的图形结构包括所述下电极引出结构和上电极引出结构。
所述上电极引出结构覆盖在所述MIM电容的所述电容上电极的表面并延伸到所述MIM电容外的所述层间膜表面；所述上电极引出结构和所述电容下电极通过所述侧墙隔离。
进一步的改进是，所述电容下电极的材料包括金属或导电介质层。
进一步的改进是，所述电容下电极的金属材料包括Al、Cu或TiN。
进一步的改进是，所述电容绝缘介质层的材料包括氧化硅或氮化硅。
进一步的改进是，所述电容上电极的材料包括金属。
进一步的改进是，所述电容下电极的金属材料包括Al、Cu或TiN。
进一步的改进是，所述第一层金属连线和所述第二层金属连线的金属材料相同且包括Al或Cu。
进一步的改进是，所述层间膜的材料包括氧化硅或低K材料层；
所述侧墙的材料包括氧化硅或氮化硅。
为解决上述技术问题，本发明提供的嵌入结构的MIM电容的制造方法包括如下步骤：
步骤一、在半导体衬底上形成第一正面金属层并对所述第一正面金属层进行图形化形成第一层金属连线。
步骤二、在形成有所述第一层金属连线的所述半导体衬底上形成层间膜。
步骤三、在所述层间膜中形成穿过所述层间膜的通孔。所述通孔包括第一通孔和第二通孔。
步骤四、在所述层间膜表面上依次形成电容下电极、电容绝缘介质层和电容上电极。
步骤五、光刻定义出MIM电容的形成区域，采用刻蚀工艺将所述MIM电容的形成区域外的所述电容上电极、所述电容绝缘介质层和所述电容下电极去除，由保留于所述MIM电容的形成区域的所述电容上电极、所述电容绝缘介质层和所述电容下电极叠加形成所述MIM电容。
所述电容下电极通过所述第一通孔和所述第一层金属连线连接。
所述第二通孔位于延伸到所述电容下电极外部的所述第一层金属连线的顶部；
步骤六、在所述MIM电容的侧面形成侧墙。
步骤七、形成第二正面金属层并对所述第二正面金属层进行图形化形成第二层金属连线。
所述第二层金属连线的图形结构包括下电极引出结构和上电极引出结构。
所述下电极引出结构的底部和所述第二通孔接触并通过所述第二通孔连接所述第一层金属连线。
所述上电极引出结构覆盖在所述MIM电容的所述电容上电极的表面并延伸到所述MIM电容外的所述层间膜表面，所述上电极引出结构和所述电容下电极通过所述侧墙隔离。
进一步的改进是，所述电容下电极的材料包括金属或导电介质层。
进一步的改进是，所述电容下电极的金属材料包括Al、Cu或TiN。
进一步的改进是，所述电容绝缘介质层的材料包括氧化硅或氮化硅。
进一步的改进是，所述电容上电极的材料包括金属。
进一步的改进是，所述电容下电极的金属材料包括Al、Cu或TiN。
进一步的改进是，所述第一层金属连线的金属材料包括Al或Cu，所述第二层金属连线的金属材料包括Al或Cu。
所述层间膜的材料包括氧化硅或低K材料层。
所述侧墙的材料包括氧化硅或氮化硅。
步骤一中，所述半导体衬底包括硅衬底，在所述半导体衬底中形成有半导体器件，在所述第一正面金属层形成之前，在所述半导体衬底中形成有一层以上的底部层间膜，各所述底部层间膜之间形成有相应的底部正面金属层。
本发明的MIM电容采用形成于层间膜上的电容下电极、电容绝缘介质层和电容上电极的叠加结构，和现有技术中电容下电极直接和底部的金属连线接触以及电容上电极通过穿过层间膜的通孔和顶部的金属连线连接不同，本发明中电容下电极通过通孔连接底部的第一层金属连线，而电容上电极则直接接触顶部的第二层金属连线，同时，在MIM电容的侧面形成有侧墙以实现在保证电容上电极和第二层金属连线接触时使电容下电极和第二层金属连线隔离，本发明的的结构中，由于MIM电容直接位于层间膜的表面，且在MIM电容的顶部不需要形成通孔，故能防止通孔对MIM电容产生不利影响，例如通孔的开口的刻蚀工艺对MIM电容的电容上电极或电容绝缘介质层产生刻蚀的影响，所以，本发明能提高电容的性能和可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有嵌入结构的MIM电容的结构示意图；
图2是本发明实施例嵌入结构的MIM电容的结构示意图；
图3A-图3F是本发明实施例嵌入结构的MIM电容的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例嵌入结构的MIM电容的结构示意图；本发明实施例嵌入结构的MIM电容形成在上下相邻的第一层金属连线1和第二层金属连线8之间。
层间膜2形成在所述第一层金属连线1和所述第二层金属连线8之间。
通常，所述第一层金属连线1形成在半导体衬底上。所述半导体衬底包括硅衬底，在所述半导体衬底中形成有半导体器件，在所述第一正面金属层形成之前，在所述半导体衬底中形成有一层以上的底部层间膜，各所述底部层间膜之间形成有相应的底部正面金属层。
所述MIM电容形成于所述层间膜2表面且包括依次叠加的电容下电极4、电容绝缘介质层5和电容上电极6。
所述电容下电极4通过穿过所述层间膜2的第一通孔3a和所述第一层金属连线1连接，所述第一层金属连线1延伸到所述电容下电极4外部并通过位于所述电容下电极4外部的穿过所述层间膜2的第二通孔3b将所述第一层金属连线1连接到所述第二层金属连线8形成的下电极引出结构8a。
在所述MIM电容的侧面形成有侧墙7。
所述第二层金属连线8的图形结构包括所述下电极引出结构8a和上电极引出结构8b。
所述上电极引出结构8b覆盖在所述MIM电容的所述电容上电极6的表面并延伸到所述MIM电容外的所述层间膜2表面；所述上电极引出结构8b和所述电容下电极4通过所述侧墙7隔离。
本发明实施例中，所述电容下电极4的材料包括金属或导电介质层。较佳选择为，所述电容下电极4的金属材料包括Al、Cu或TiN。
所述电容绝缘介质层5的材料包括氧化硅或氮化硅。
所述电容上电极6的材料包括金属。较佳选择为，所述电容下电极4的金属材料包括Al、Cu或TiN。
所述第一层金属连线1的金属材料包括Al或Cu，所述第二层金属连线8的金属材料包括Al或Cu。
所述层间膜2的材料为氧化硅。在其他实施例中也能为：所述层间膜2的材料为低K材料层；
所述侧墙7的材料包括氧化硅或氮化硅。
本发明实施例的MIM电容采用形成于层间膜2上的电容下电极4、电容绝缘介质层5和电容上电极6的叠加结构，和现有技术中电容下电极4直接和底部的金属连线接触以及电容上电极6通过穿过层间膜2的通孔和顶部的金属连线连接不同，本发明实施例中电容下电极4通过通孔连接底部的第一层金属连线1，而电容上电极6则直接接触顶部的第二层金属连线8，同时，在MIM电容的侧面形成有侧墙7以实现在保证电容上电极6和第二层金属连线8接触时使电容下电极4和第二层金属连线8隔离，本发明实施例的的结构中，由于MIM电容直接位于层间膜2的表面，且在MIM电容的顶部不需要形成通孔，故能防止通孔对MIM电容产生不利影响，例如通孔的开口的刻蚀工艺对MIM电容的电容上电极6或电容绝缘介质层5产生刻蚀的影响，所以，本发明实施例能提高电容的性能和可靠性。
如图3A至图3G所示，是本发明实施例嵌入结构的MIM电容的制造方法各步骤中的器件结构示意图；本发明实施例嵌入结构的MIM电容的制造方法包括如下步骤：
步骤一、如图3A所示，在半导体衬底上形成第一正面金属层并对所述第一正面金属层进行图形化形成第一层金属连线1。
所述第一层金属连线1的金属材料包括Al或Cu。
所述半导体衬底包括硅衬底，在所述半导体衬底中形成有半导体器件，在所述第一正面金属层形成之前，在所述半导体衬底中形成有一层以上的底部层间膜，各所述底部层间膜之间形成有相应的底部正面金属层。
步骤二、如图3A所示，在形成有所述第一层金属连线1的所述半导体衬底上形成层间膜2。
所述层间膜2的材料包括氧化硅或低K材料层。
步骤三、如图3A所示，在所述层间膜2中形成穿过所述层间膜2的通孔。所述通孔包括第一通孔3a和第二通孔3b。
步骤四、如图3B所示，在所述层间膜2表面上依次形成电容下电极4、电容绝缘介质层5和电容上电极6。
所述电容下电极4的材料包括金属或导电介质层。较佳选择为：所述电容下电极4的金属材料包括Al、Cu或TiN。
所述电容绝缘介质层5的材料包括氧化硅或氮化硅。
所述电容上电极6的材料包括金属。较佳选择为：所述电容下电极4的金属材料包括Al、Cu或TiN。
步骤五、如图3C所示，采用光刻工艺形成光刻胶图形201定义出MIM电容的形成区域，采用刻蚀工艺将所述MIM电容的形成区域外的所述电容上电极6、所述电容绝缘介质层5和所述电容下电极4去除，由保留于所述MIM电容的形成区域的所述电容上电极6、所述电容绝缘介质层5和所述电容下电极4叠加形成所述MIM电容。
所述电容下电极4通过穿过所述第一通孔3a和所述第一层金属连线1连接。
所述第二通孔3b位于延伸到所述电容下电极4外部的所述第一层金属连线1的顶部。
之后，去除所述光刻胶图形201。
步骤六、如图3D所示，沉积形成侧墙材料层202，所述侧墙材料层202覆盖在所述MIM电容的正面和侧面以及所述MIM电容外部的表面上。
所述侧墙材料层202的材料包括氧化硅或氮化硅。
如图3E所示，对所述侧墙材料层202进行全面刻蚀在所述MIM电容的侧面形成侧墙7。
步骤七、如图3F所示，形成第二正面金属层203。
所述第二正面金属层203的金属材料包括Al或Cu
如图2所示，对所述第二正面金属层203进行图形化形成第二层金属连线8。
所述第二层金属连线8的图形结构包括下电极引出结构8a和上电极引出结构8b。
所述下电极引出结构8a的底部和所述第二通孔3b接触并通过所述第二通孔3b连接所述第一层金属连线1。
所述上电极引出结构8b覆盖在所述MIM电容的所述电容上电极6的表面并延伸到所述MIM电容外的所述层间膜2表面，所述上电极引出结构8b和所述电容下电极4通过所述侧墙7隔离。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种嵌入结构的MIM电容，其特征在于：MIM电容形成在上下相邻的第一层金属连线和第二层金属连线之间；
层间膜形成在所述第一层金属连线和所述第二层金属连线之间；
所述MIM电容形成于所述层间膜表面且包括依次叠加的电容下电极、电容绝缘介质层和电容上电极；
所述电容下电极通过穿过所述层间膜的第一通孔和所述第一层金属连线连接，所述第一层金属连线延伸到所述电容下电极外部并通过位于所述电容下电极外部的穿过所述层间膜的第二通孔将所述第一层金属连线连接到所述第二层金属连线形成的下电极引出结构；
在所述MIM电容的侧面形成有侧墙；
所述第二层金属连线的图形结构包括所述下电极引出结构和上电极引出结构；
所述上电极引出结构覆盖在所述MIM电容的所述电容上电极的表面并延伸到所述MIM电容外的所述层间膜表面；所述上电极引出结构和所述电容下电极通过所述侧墙隔离。
2.如权利要求1所述的嵌入结构的MIM电容，其特征在于：所述电容下电极的材料包括金属或导电介质层。
3.如权利要求2所述的嵌入结构的MIM电容，其特征在于：所述电容下电极的金属材料包括Al、Cu或TiN。
4.如权利要求1所述的嵌入结构的MIM电容，其特征在于：所述电容绝缘介质层的材料包括氧化硅或氮化硅。
5.如权利要求1所述的嵌入结构的MIM电容，其特征在于：所述电容上电极的材料包括金属。
6.如权利要求5所述的嵌入结构的MIM电容，其特征在于：所述电容下电极的金属材料包括Al、Cu或TiN。
7.如权利要求1所述的嵌入结构的MIM电容，其特征在于：所述第一层金属连线的金属材料包括Al或Cu，所述第二层金属连线的金属材料包括Al或Cu。
8.如权利要求1所述的嵌入结构的MIM电容，其特征在于：所述层间膜的材料包括氧化硅或低K材料层；
所述侧墙的材料包括氧化硅或氮化硅。
9.一种嵌入结构的MIM电容的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上形成第一正面金属层并对所述第一正面金属层进行图形化形成第一层金属连线；
步骤二、在形成有所述第一层金属连线的所述半导体衬底上形成层间膜；
步骤三、在所述层间膜中形成穿过所述层间膜的通孔；所述通孔包括第一通孔和第二通孔；
步骤四、在所述层间膜表面上依次形成电容下电极、电容绝缘介质层和电容上电极；
步骤五、光刻定义出MIM电容的形成区域，采用刻蚀工艺将所述MIM电容的形成区域外的所述电容上电极、所述电容绝缘介质层和所述电容下电极去除，由保留于所述MIM电容的形成区域的所述电容上电极、所述电容绝缘介质层和所述电容下电极叠加形成所述MIM电容；
所述电容下电极通过所述第一通孔和所述第一层金属连线连接；
所述第二通孔位于延伸到所述电容下电极外部的所述第一层金属连线的顶部；
步骤六、在所述MIM电容的侧面形成侧墙；
步骤七、形成第二正面金属层并对所述第二正面金属层进行图形化形成第二层金属连线；
所述第二层金属连线的图形结构包括下电极引出结构和上电极引出结构；
所述下电极引出结构的底部和所述第二通孔接触并通过所述第二通孔连接所述第一层金属连线；
所述上电极引出结构覆盖在所述MIM电容的所述电容上电极的表面并延伸到所述MIM电容外的所述层间膜表面，所述上电极引出结构和所述电容下电极通过所述侧墙隔离。
10.如权利要求9所述的嵌入结构的MIM电容的制造方法，其特征在于：所述电容下电极的材料包括金属或导电介质层。
11.如权利要求10所述的嵌入结构的MIM电容的制造方法，其特征在于：所述电容下电极的金属材料包括Al、Cu或TiN。
12.如权利要求9所述的嵌入结构的MIM电容的制造方法，其特征在于：所述电容绝缘介质层的材料包括氧化硅或氮化硅。
13.如权利要求9所述的嵌入结构的MIM电容的制造方法，其特征在于：所述电容上电极的材料包括金属。
14.如权利要求13所述的嵌入结构的MIM电容的制造方法，其特征在于：所述电容下电极的金属材料包括Al、Cu或TiN。
15.如权利要求9所述的嵌入结构的MIM电容的制造方法，其特征在于：所述第一层金属连线和所述第二层金属连线的金属材料相同且包括Al或Cu；
所述层间膜的材料包括氧化硅或低K材料层；
所述侧墙的材料包括氧化硅或氮化硅；
步骤一中，所述半导体衬底包括硅衬底，在所述半导体衬底中形成有半导体器件，在所述第一正面金属层形成之前，在所述半导体衬底中形成有一层以上的底部层间膜，各所述底部层间膜之间形成有相应的底部正面金属层。
CN201911363247.9A 2019-12-26 2019-12-26 嵌入结构的mim电容及其制造方法 Active CN111128957B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911363247.9A CN111128957B (zh) 2019-12-26 2019-12-26 嵌入结构的mim电容及其制造方法
US17/122,265 US11239153B2 (en) 2019-12-26 2020-12-15 MIM capacitor of embedded structure and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911363247.9A CN111128957B (zh) 2019-12-26 2019-12-26 嵌入结构的mim电容及其制造方法

Publications (2)

Publication Number Publication Date
CN111128957A true CN111128957A (zh) 2020-05-08
CN111128957B CN111128957B (zh) 2021-11-09

Family

ID=70502769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911363247.9A Active CN111128957B (zh) 2019-12-26 2019-12-26 嵌入结构的mim电容及其制造方法

Country Status (2)

Country Link
US (1) US11239153B2 (zh)
CN (1) CN111128957B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1253661A (zh) * 1997-04-29 2000-05-17 艾利森电话股份有限公司 集成电路中的电容器
US6452779B1 (en) * 2002-03-25 2002-09-17 International Business Machines Corporation One-mask metal-insulator-metal capacitor and method for forming same
CN1444279A (zh) * 2002-03-08 2003-09-24 富士通株式会社 半导体器件及其制作方法
US20050037568A1 (en) * 1996-04-01 2005-02-17 Greco Nancy Anne Metal-insulator-metal capacitor
CN1627477A (zh) * 2003-12-10 2005-06-15 三星电子株式会社 具有金属－绝缘体－金属电容器的半导体器件及制造方法
CN102074588A (zh) * 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法、集成电路的制造方法
KR20110078533A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 커패시터 및 커패시터의 제조 방법
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法
CN107799503A (zh) * 2016-08-30 2018-03-13 住友电工光电子器件创新株式会社 具有mim电容器的半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181627A (ja) * 2010-02-26 2011-09-15 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050037568A1 (en) * 1996-04-01 2005-02-17 Greco Nancy Anne Metal-insulator-metal capacitor
CN1253661A (zh) * 1997-04-29 2000-05-17 艾利森电话股份有限公司 集成电路中的电容器
CN1444279A (zh) * 2002-03-08 2003-09-24 富士通株式会社 半导体器件及其制作方法
US6452779B1 (en) * 2002-03-25 2002-09-17 International Business Machines Corporation One-mask metal-insulator-metal capacitor and method for forming same
CN1627477A (zh) * 2003-12-10 2005-06-15 三星电子株式会社 具有金属－绝缘体－金属电容器的半导体器件及制造方法
CN102074588A (zh) * 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法、集成电路的制造方法
KR20110078533A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 커패시터 및 커패시터의 제조 방법
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法
CN107799503A (zh) * 2016-08-30 2018-03-13 住友电工光电子器件创新株式会社 具有mim电容器的半导体器件

Also Published As

Publication number Publication date
CN111128957B (zh) 2021-11-09
US20210202376A1 (en) 2021-07-01
US11239153B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
US8841749B2 (en) Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method
CN111244065A (zh) 集成电路电容器阵列结构、半导体存储器及制备方法
US11715757B2 (en) Three-dimensional metal-insulator-metal (MIM) capacitor
US11101208B2 (en) Metal-insulator-metal (MIM) capacitor
KR100591148B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
CN111128957B (zh) 嵌入结构的mim电容及其制造方法
CN1380690A (zh) 芯片上电感组件的制造方法
JP2001203329A (ja) 半導体装置およびその製造方法
KR100684432B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
US20050266633A1 (en) Method for fabricating capacitor
KR100741874B1 (ko) 금속-절연체-금속 구조의 커패시터를 제조하는 방법
KR101094380B1 (ko) 금속콘택을 갖는 반도체장치 제조 방법
JP3987703B2 (ja) 容量素子及びその製造方法
JP2001339048A (ja) 半導体装置およびその製造方法
JP2002299558A (ja) 半導体装置及びその製造方法
KR100718456B1 (ko) 반도체 소자 및 이의 제조 방법
KR100866115B1 (ko) 엠아이엠 캐패시터 형성방법
KR20090064805A (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
KR100607662B1 (ko) 메탈 절연체 메탈 커패시터 형성방법
KR100322882B1 (ko) 3전극 구조의 안티퓨즈 및 그 통합 메모리로직 반도체 소자 제조방법
KR100324341B1 (ko) 반도체 장치의 패드 형성방법
KR100943485B1 (ko) 반도체소자의 제조방법
JP2004253481A (ja) 半導体装置およびその製造方法
KR20040009749A (ko) 반도체 소자의 제조방법
KR101100755B1 (ko) 아날로그 회로의 캐패시터 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant