JP2002359152A - 薄膜コンデンサ及び薄膜コンデンサの製造方法 - Google Patents
薄膜コンデンサ及び薄膜コンデンサの製造方法Info
- Publication number
- JP2002359152A JP2002359152A JP2001165110A JP2001165110A JP2002359152A JP 2002359152 A JP2002359152 A JP 2002359152A JP 2001165110 A JP2001165110 A JP 2001165110A JP 2001165110 A JP2001165110 A JP 2001165110A JP 2002359152 A JP2002359152 A JP 2002359152A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating
- capacitor
- thin film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 絶縁基板上に作製された薄膜コンデンサにお
いて、高周波信号が基板内を通過することによって生ず
る寄生容量の影響を減少させ、高周波特性を向上させ
る。 【解決手段】 絶縁基板をシリコンウェハとし、シリコ
ン異方性エッチング技術を用いてコンデンサの下部に空
洞を形成することによって、高周波信号が基板内を通過
することを防止する。
いて、高周波信号が基板内を通過することによって生ず
る寄生容量の影響を減少させ、高周波特性を向上させ
る。 【解決手段】 絶縁基板をシリコンウェハとし、シリコ
ン異方性エッチング技術を用いてコンデンサの下部に空
洞を形成することによって、高周波信号が基板内を通過
することを防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波用途の電子
回路に用いる薄膜コンデンサ及び薄膜コンデンサの製造
方法に係わり、特に絶縁基板上に電極の次に誘電膜を更
にその上に電極を形成した形式の薄膜コンデンサ及び薄
膜コンデンサの製造方法の改良に関する。
回路に用いる薄膜コンデンサ及び薄膜コンデンサの製造
方法に係わり、特に絶縁基板上に電極の次に誘電膜を更
にその上に電極を形成した形式の薄膜コンデンサ及び薄
膜コンデンサの製造方法の改良に関する。
【０００２】
【従来の技術】従来から、ＩＣ等に用いる薄膜コンデン
サはｐｎ接合に逆バイアスをかける形式のものと、絶縁
基板上に下部電極としての金属膜を形成し、次に誘電体
膜を形成し、更に電極としての金属膜を形成したものが
ある。本発明は後者の型式の薄膜コンデンサに係わるも
のである。
サはｐｎ接合に逆バイアスをかける形式のものと、絶縁
基板上に下部電極としての金属膜を形成し、次に誘電体
膜を形成し、更に電極としての金属膜を形成したものが
ある。本発明は後者の型式の薄膜コンデンサに係わるも
のである。
【０００３】図３は、従来の上述の型式の薄膜コンデン
サの製作工程を示す断面図及び平面図を示すものであ
る。
サの製作工程を示す断面図及び平面図を示すものであ
る。
【０００４】図３Ａ，Ａ′に於いて、石英或はアルミナ
基板等から成る絶縁基板１を所定外形寸法（例えば、
０．５ｍｍＬ×０．５ｍｍＷ×０．２ｍｍＴ）に形成し
たものについて説明する。実際には大面積の絶縁基板上
に複数のコンデンサを同時にパターニングしている。
基板等から成る絶縁基板１を所定外形寸法（例えば、
０．５ｍｍＬ×０．５ｍｍＷ×０．２ｍｍＴ）に形成し
たものについて説明する。実際には大面積の絶縁基板上
に複数のコンデンサを同時にパターニングしている。
【０００５】この様な絶縁基板１上に図３Ｂ，Ｂ′の様
にＡｕ，Ａｇ，Ｃｒ等の下部電極２を方形状に蒸着し、
更に図３Ｃ，Ｃ′の様に誘電体としての誘電膜を下部電
極２の一部と絶縁基板１上に方形状に蒸着する。誘電体
としては酸化アルミニウム（Ａｌ2 Ｏ3 ）や酸化シリコ
ン（ＳｉＯ2 ）等を真空蒸着等で形成する。
にＡｕ，Ａｇ，Ｃｒ等の下部電極２を方形状に蒸着し、
更に図３Ｃ，Ｃ′の様に誘電体としての誘電膜を下部電
極２の一部と絶縁基板１上に方形状に蒸着する。誘電体
としては酸化アルミニウム（Ａｌ2 Ｏ3 ）や酸化シリコ
ン（ＳｉＯ2 ）等を真空蒸着等で形成する。
【０００６】次の工程では図３Ｄ，Ｄ′の様にＡｕ，Ａ
ｇ，Ｃｒ等の金属薄膜からなる上部左右電極４Ｌ及び４
Ｒが誘電膜３及び絶縁基板１上の一部に互に上部左右電
極を所定の間隔を配して対向する様に蒸着されて、単一
の薄膜コンデンサでは静電容量Ｃｏが形成される。
ｇ，Ｃｒ等の金属薄膜からなる上部左右電極４Ｌ及び４
Ｒが誘電膜３及び絶縁基板１上の一部に互に上部左右電
極を所定の間隔を配して対向する様に蒸着されて、単一
の薄膜コンデンサでは静電容量Ｃｏが形成される。
【０００７】
【発明が解決しようとする課題】近年の情報通信技術の
発展は目覚ましい。大容量の情報を高速で送受信するこ
とを目的として、利用される信号の周波数は高くなる傾
向にある。これらの情報通信機器に搭載される電子回路
も高周波に対応させるため、電子部品は小型化され、回
路基板は配線パターンが短縮される等の対策が施されて
いる。
発展は目覚ましい。大容量の情報を高速で送受信するこ
とを目的として、利用される信号の周波数は高くなる傾
向にある。これらの情報通信機器に搭載される電子回路
も高周波に対応させるため、電子部品は小型化され、回
路基板は配線パターンが短縮される等の対策が施されて
いる。
【０００８】抵抗やコンデンサ等の電子部品において高
周波に対応させるための手段は、目標とする特性値以外
の寄生成分を低減させることである。コンデンサに注目
すると、誘電膜３の薄膜化及び絶縁基板１の低誘電率化
が挙げられる。高周波領域においては下部電極と、上部
左右電極４Ｌ，４Ｒで抵抗やインダクタンス等の寄生成
分が発生する。これらの寄生成分を低減させるためには
寸法の小型化が有効である。コンデンサの静電容量Ｃｏ
は誘電膜３の厚みが薄くなるほど大きくなるため、薄膜
化によって寸法を小型化することができ、寄生成分を低
減させることができる。
周波に対応させるための手段は、目標とする特性値以外
の寄生成分を低減させることである。コンデンサに注目
すると、誘電膜３の薄膜化及び絶縁基板１の低誘電率化
が挙げられる。高周波領域においては下部電極と、上部
左右電極４Ｌ，４Ｒで抵抗やインダクタンス等の寄生成
分が発生する。これらの寄生成分を低減させるためには
寸法の小型化が有効である。コンデンサの静電容量Ｃｏ
は誘電膜３の厚みが薄くなるほど大きくなるため、薄膜
化によって寸法を小型化することができ、寄生成分を低
減させることができる。
【０００９】従来の薄膜コンデンサはアルミナ基板や石
英基板上に作製される場合が多い。低周波信号は絶縁物
であるこれらの基板内を通過することはできないが、高
周波信号は容易に通過する。このため絶縁基板１の誘電
率の大きさに比例した寄生静電容量Ｃｓが図３Ｄの様に
発生し、これが寄生成分として作用し高周波特性に悪影
響を与える。一例として誘電率９．８のアルミナ基板を
使用し、外形寸法０．５ｍｍＬ×０．５ｍｍＷ×０．２
ｍｍＴの薄膜コンデンサを作成した場合は約０．０５ｐ
Ｆ、誘電率３．９の石英基板を使用した同様の外形寸法
の場合は約０．００５ｐＦの寄生静電容量Ｃｓが発生す
る。このように誘電率の小さい基板を使用すれば、寄生
容量を低減させることができる。
英基板上に作製される場合が多い。低周波信号は絶縁物
であるこれらの基板内を通過することはできないが、高
周波信号は容易に通過する。このため絶縁基板１の誘電
率の大きさに比例した寄生静電容量Ｃｓが図３Ｄの様に
発生し、これが寄生成分として作用し高周波特性に悪影
響を与える。一例として誘電率９．８のアルミナ基板を
使用し、外形寸法０．５ｍｍＬ×０．５ｍｍＷ×０．２
ｍｍＴの薄膜コンデンサを作成した場合は約０．０５ｐ
Ｆ、誘電率３．９の石英基板を使用した同様の外形寸法
の場合は約０．００５ｐＦの寄生静電容量Ｃｓが発生す
る。このように誘電率の小さい基板を使用すれば、寄生
容量を低減させることができる。
【００１０】しかし、現在絶縁基板１として選択可能な
材料の中で最も誘電率が低い材料は石英であり、寄生静
電容量Ｃｓを低減させるとしても限界がある。石英基板
で対応できる周波数は数１０ＧＨｚまでと考えられてお
り、これ以上の周波数に対応させるためにはコンデンサ
構造の見直しが必要となる。
材料の中で最も誘電率が低い材料は石英であり、寄生静
電容量Ｃｓを低減させるとしても限界がある。石英基板
で対応できる周波数は数１０ＧＨｚまでと考えられてお
り、これ以上の周波数に対応させるためにはコンデンサ
構造の見直しが必要となる。
【００１１】一方シリコンマイクロマシニング技術は各
種センサ、高周波部品、光学部品等の製造に応用されは
じめ、現在最も研究が盛んな分野である。シリコンウェ
ハを基板として用いれば比較的容易に３次元の構造物が
作製でき、２次元的な加工では実現できなかった薄膜部
品が得られるようになる。
種センサ、高周波部品、光学部品等の製造に応用されは
じめ、現在最も研究が盛んな分野である。シリコンウェ
ハを基板として用いれば比較的容易に３次元の構造物が
作製でき、２次元的な加工では実現できなかった薄膜部
品が得られるようになる。
【００１２】本発明は叙上の様に上部電極４Ｌ及び４Ｒ
間に印加した高周波信号が誘電膜３を通過して得られる
静電容量Ｃｏに対し、絶縁基板１内を通過し、誘電膜３
に並列に発生する寄生静電容量Ｃｓを減少させることで
自己共振周波数を高め、高周波特性を向上させる様にし
た薄膜コンデンサ及び薄膜コンデンサの製造方法を提供
しようとするものである。
間に印加した高周波信号が誘電膜３を通過して得られる
静電容量Ｃｏに対し、絶縁基板１内を通過し、誘電膜３
に並列に発生する寄生静電容量Ｃｓを減少させることで
自己共振周波数を高め、高周波特性を向上させる様にし
た薄膜コンデンサ及び薄膜コンデンサの製造方法を提供
しようとするものである。
【００１３】
【課題を解決するための手段】請求項１に係わる本発明
は絶縁基板１０上に絶縁膜１２を有し、絶縁膜１２上に
下部電極１３及び誘電膜１４並びに上部電極１５Ｌ，１
５Ｒを形成した薄膜コンデンサであって、上下電極１
３，１５Ｌ，１５Ｒと誘電膜１４で形成したコンデンサ
部の下部に上記絶縁膜１２を残して、絶縁基板１０に空
洞部１１を設け、絶縁膜１２のコンデンサ部をダイアフ
ラム構成と成した薄膜コンデンサとしたものである。
は絶縁基板１０上に絶縁膜１２を有し、絶縁膜１２上に
下部電極１３及び誘電膜１４並びに上部電極１５Ｌ，１
５Ｒを形成した薄膜コンデンサであって、上下電極１
３，１５Ｌ，１５Ｒと誘電膜１４で形成したコンデンサ
部の下部に上記絶縁膜１２を残して、絶縁基板１０に空
洞部１１を設け、絶縁膜１２のコンデンサ部をダイアフ
ラム構成と成した薄膜コンデンサとしたものである。
【００１４】請求項２に係わる本発明は絶縁膜１２がシ
リコン酸化膜或はシリコン窒化膜であることを特徴とす
る請求項１記載の薄膜コンデンサとしたものである。
リコン酸化膜或はシリコン窒化膜であることを特徴とす
る請求項１記載の薄膜コンデンサとしたものである。
【００１５】請求項３に係わる本発明は絶縁膜１２がシ
リコン酸化膜及びシリコン窒化膜の積層膜であることを
特徴とする請求項１又は請求項２記載の薄膜コンデンサ
としたものである。
リコン酸化膜及びシリコン窒化膜の積層膜であることを
特徴とする請求項１又は請求項２記載の薄膜コンデンサ
としたものである。
【００１６】請求項４に係わる本発明は絶縁基板１０が
シリコン基板であり、空洞部１１はエッチングによって
形成させて成ることを特徴とする請求項１乃至請求項３
記載のいづれか１項記載の薄膜コンデンサとしたもので
ある。
シリコン基板であり、空洞部１１はエッチングによって
形成させて成ることを特徴とする請求項１乃至請求項３
記載のいづれか１項記載の薄膜コンデンサとしたもので
ある。
【００１７】請求項５に係わる本発明は絶縁基板１０上
に絶縁膜１２を形成する工程と、絶縁膜１２上に下部電
極１３を形成する工程と、下部電極１３上に誘電膜１４
を形成する工程と、誘電膜１４上に上部電極１５Ｌ，１
５Ｒを形成する工程と、上下部電極１３，１５Ｌ，１５
Ｒ及び誘電膜１４が重なってコンデンサ部を形成した絶
縁基板１０の下部より上記絶縁膜の下面に達するまで、
エッチングを施して空洞部１１を形成する工程とより成
ることを特徴とする薄膜コンデンサの製造方法としたも
のである。
に絶縁膜１２を形成する工程と、絶縁膜１２上に下部電
極１３を形成する工程と、下部電極１３上に誘電膜１４
を形成する工程と、誘電膜１４上に上部電極１５Ｌ，１
５Ｒを形成する工程と、上下部電極１３，１５Ｌ，１５
Ｒ及び誘電膜１４が重なってコンデンサ部を形成した絶
縁基板１０の下部より上記絶縁膜の下面に達するまで、
エッチングを施して空洞部１１を形成する工程とより成
ることを特徴とする薄膜コンデンサの製造方法としたも
のである。
【００１８】請求項６に係わる本発明は絶縁基板１０が
シリコン基板であり、絶縁膜１２がシリコン酸化膜又は
／及びシリコン窒化膜であり、絶縁基板１０の空洞部１
１の形成は異方性エッチングによる工程を経て成された
ことを特徴とする請求項５記載の薄膜コンデンサの製造
方法としたものである。
シリコン基板であり、絶縁膜１２がシリコン酸化膜又は
／及びシリコン窒化膜であり、絶縁基板１０の空洞部１
１の形成は異方性エッチングによる工程を経て成された
ことを特徴とする請求項５記載の薄膜コンデンサの製造
方法としたものである。
【００１９】本発明は、従来のアルミナ基板や石英基板
の代替としてシリコン基板を使用し、絶縁層を形成した
上部に薄膜コンデンサを作製した後、シリコンマイクロ
マシニング技術で用いられている異方性エッチングによ
りシリコン基板に空洞部を作製してダイアフラム構造と
することによって高周波信号が基板内を通過することを
防止する様にしたので絶縁基板による誘電率に起因する
寄生静電容量Ｃｓの発生を抑えることが出来て、より高
い周波数で使用可能な薄膜コンデンサ及び薄膜コンデン
サの製造方法を得ることが出来る。
の代替としてシリコン基板を使用し、絶縁層を形成した
上部に薄膜コンデンサを作製した後、シリコンマイクロ
マシニング技術で用いられている異方性エッチングによ
りシリコン基板に空洞部を作製してダイアフラム構造と
することによって高周波信号が基板内を通過することを
防止する様にしたので絶縁基板による誘電率に起因する
寄生静電容量Ｃｓの発生を抑えることが出来て、より高
い周波数で使用可能な薄膜コンデンサ及び薄膜コンデン
サの製造方法を得ることが出来る。
【００２０】
【発明の実施の形態】以下、本発明の薄膜コンデンサ及
び薄膜コンデンサの製造方法の１形態例を図１及び図２
を用いて詳記する。
び薄膜コンデンサの製造方法の１形態例を図１及び図２
を用いて詳記する。
【００２１】図１Ａは本発明の薄膜コンデンサの平面
図、図１Ａ′は図１ＡのＡ−Ａ′断面図を示し、図２は
図１Ａ，Ａ′の薄膜コンデンサの製作工程を説明するた
めの断面図と平面図を示すものである。
図、図１Ａ′は図１ＡのＡ−Ａ′断面図を示し、図２は
図１Ａ，Ａ′の薄膜コンデンサの製作工程を説明するた
めの断面図と平面図を示すものである。
【００２２】本発明の薄膜コンデンサの１形態例の製造
方法を図２を用いて説明する。
方法を図２を用いて説明する。
【００２３】図２Ａ，Ａ′は単一の絶縁基板１０を示し
ているが、実際にはシリコンウェハ上に複数の薄膜コン
デンサが同時に形成されて、最終的にカッティングされ
た薄膜コンデンサ単体の絶縁基板１０を示している。
ているが、実際にはシリコンウェハ上に複数の薄膜コン
デンサが同時に形成されて、最終的にカッティングされ
た薄膜コンデンサ単体の絶縁基板１０を示している。
【００２４】上述の絶縁基板１０は結晶面（１００）を
有するシリコン基板であり、このシリコン基板１０の表
面は熱酸化して得られるシリコン酸化膜（ＳｉＯ2 ）や
ＣＶＤ法（化学気相成長法）或はプラズマＣＶＤ法でシ
リコン基板上に図２Ａ，Ａ′の様に窒化シリコン（Ｓｉ
3 Ｎ4 ）が蒸着される。又、必要に応じて、ＳｉＯ2と
Ｓｉ3 Ｎ4 の積層膜を形成して絶縁膜１２としてもよ
い。
有するシリコン基板であり、このシリコン基板１０の表
面は熱酸化して得られるシリコン酸化膜（ＳｉＯ2 ）や
ＣＶＤ法（化学気相成長法）或はプラズマＣＶＤ法でシ
リコン基板上に図２Ａ，Ａ′の様に窒化シリコン（Ｓｉ
3 Ｎ4 ）が蒸着される。又、必要に応じて、ＳｉＯ2と
Ｓｉ3 Ｎ4 の積層膜を形成して絶縁膜１２としてもよ
い。
【００２５】次の工程では図２Ｂ，Ｂ′に示す様に、フ
ォトリソグラフィ（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈ
ｙ）によって、下部電極１３からなる金属膜を形成する
ために、スパッタ等でＴｉ（チタン）、Ｐｄ（パラジウ
ム）等の金属膜を絶縁膜１２上に蒸着し、例えば金属膜
１２上にポシ型のフォトレジストを形成し、マスク上に
蒸着したＣｒ（クローム）等の下部電極パターン１３を
通して露光転写し、現像後に絶縁膜１２上からフォトレ
ジストを取り除いて、所定のパターン形状の下部電極１
３を形成する。この場合は方形状の下部電極１３を形成
する。
ォトリソグラフィ（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈ
ｙ）によって、下部電極１３からなる金属膜を形成する
ために、スパッタ等でＴｉ（チタン）、Ｐｄ（パラジウ
ム）等の金属膜を絶縁膜１２上に蒸着し、例えば金属膜
１２上にポシ型のフォトレジストを形成し、マスク上に
蒸着したＣｒ（クローム）等の下部電極パターン１３を
通して露光転写し、現像後に絶縁膜１２上からフォトレ
ジストを取り除いて、所定のパターン形状の下部電極１
３を形成する。この場合は方形状の下部電極１３を形成
する。
【００２６】次工程では図２Ｃ，Ｃ′に示す様に誘電膜
１４を形成する工程に入る。誘電膜１４はチタン酸スト
ロンチウム（ＳｔＴｉＯ2 ）等をスパッタ法で下部電極
１３と絶縁膜１２上にスパッタリングして、下部電極１
３と同様にフォトリソグラフィによって図２Ｃ′の様に
下部電極１３及び絶縁膜１２の一部に略方形状のパター
ンから成る誘電膜１４を形成する。
１４を形成する工程に入る。誘電膜１４はチタン酸スト
ロンチウム（ＳｔＴｉＯ2 ）等をスパッタ法で下部電極
１３と絶縁膜１２上にスパッタリングして、下部電極１
３と同様にフォトリソグラフィによって図２Ｃ′の様に
下部電極１３及び絶縁膜１２の一部に略方形状のパター
ンから成る誘電膜１４を形成する。
【００２７】更に、次の工程では図２Ｄ，Ｄ′に示す様
に誘電膜１４及び下部電極１３の一部及び絶縁膜１２上
に金（Ａｕ），Ｐｄ等の金属膜をスパッタリングして、
上述と同様にフォトリソグラフィによって図２Ｄ′の様
に上部左右電極１５Ｌ及び１５Ｒを略方形状に且つ上部
左右電極１５Ｌ，１５Ｒの対向面に所定寸法ｗ1 を設け
てパターニングすることで、下部電極１２、誘電膜１
４、上部左右電極１５Ｌ，１５Ｒの３層が重なった部分
に所定の静電容量Ｃｏを有するコンデンサ部が形成され
て薄膜コンデンサが得られる。
に誘電膜１４及び下部電極１３の一部及び絶縁膜１２上
に金（Ａｕ），Ｐｄ等の金属膜をスパッタリングして、
上述と同様にフォトリソグラフィによって図２Ｄ′の様
に上部左右電極１５Ｌ及び１５Ｒを略方形状に且つ上部
左右電極１５Ｌ，１５Ｒの対向面に所定寸法ｗ1 を設け
てパターニングすることで、下部電極１２、誘電膜１
４、上部左右電極１５Ｌ，１５Ｒの３層が重なった部分
に所定の静電容量Ｃｏを有するコンデンサ部が形成され
て薄膜コンデンサが得られる。
【００２８】一般にコンデンサ部の求める容量Ｃｏは次
の（１）式で求められる。 ここでε：誘電膜の誘電率、Ａ：誘電膜の面積、ｄ：誘
電膜の厚さ、Ｎ：使用する電極の枚数で求められるの
で、（１）式に従って誘電膜１４の面積や厚みを選択す
ればよい。
の（１）式で求められる。 ここでε：誘電膜の誘電率、Ａ：誘電膜の面積、ｄ：誘
電膜の厚さ、Ｎ：使用する電極の枚数で求められるの
で、（１）式に従って誘電膜１４の面積や厚みを選択す
ればよい。
【００２９】次の工程では図２Ｄ，Ｄ′に１点鎖線で示
すようにエッチャントに浸漬されない保護膜１６をコン
デンサ部が形成される絶縁基板１０の上面に形成する。
すようにエッチャントに浸漬されない保護膜１６をコン
デンサ部が形成される絶縁基板１０の上面に形成する。
【００３０】次に図１Ａ，Ａ′に示すように絶縁基板か
ら成るシリコン基板１０のコンデンサ部が形成されてい
ない下面（裏面）から絶縁膜１２に達するまでＴＭＡＨ
（４メチル水酸化アンモニウム水溶液）等のエッチャン
トを用いて異方性（ａｎｉｓｏｔｒｏｐｙ）エッチング
を行なうことで図１Ａ，Ａ′の様に空洞部１１を形成し
た後に保護膜１６を除去すればよい。
ら成るシリコン基板１０のコンデンサ部が形成されてい
ない下面（裏面）から絶縁膜１２に達するまでＴＭＡＨ
（４メチル水酸化アンモニウム水溶液）等のエッチャン
トを用いて異方性（ａｎｉｓｏｔｒｏｐｙ）エッチング
を行なうことで図１Ａ，Ａ′の様に空洞部１１を形成し
た後に保護膜１６を除去すればよい。
【００３１】かくすれば、コンデンサ部の周囲をリジッ
ドする様なダイアフラム構成の薄膜コンデンサＣｏが得
られて図１Ａ，Ａ′に示す様にシリコン基板１０の上部
左右電極１５Ｌ及び１５Ｒ間に高周波信号を供給した場
合でも、空洞部１１は誘電率ε＝１とシリコン基板１０
に比べて小さく出来るので寄生静電容量Ｃｓを大幅に小
さくすることが出来る。
ドする様なダイアフラム構成の薄膜コンデンサＣｏが得
られて図１Ａ，Ａ′に示す様にシリコン基板１０の上部
左右電極１５Ｌ及び１５Ｒ間に高周波信号を供給した場
合でも、空洞部１１は誘電率ε＝１とシリコン基板１０
に比べて小さく出来るので寄生静電容量Ｃｓを大幅に小
さくすることが出来る。
【００３２】上述の説明では絶縁膜１２を単一のＳｉＯ
2 膜或はＳｉ3 Ｎ4 膜を用いた例を説明したがコンデン
サ外形寸法の大小によっては前記絶縁膜１２の応力が無
視できなくなるため、外形寸法に適した素材を選択し、
ＳｉＯ2 膜とＳｉ3 Ｎ4 膜を積層する様な考慮が必要で
ある。
2 膜或はＳｉ3 Ｎ4 膜を用いた例を説明したがコンデン
サ外形寸法の大小によっては前記絶縁膜１２の応力が無
視できなくなるため、外形寸法に適した素材を選択し、
ＳｉＯ2 膜とＳｉ3 Ｎ4 膜を積層する様な考慮が必要で
ある。
【００３３】本発明の薄膜コンデンサは従来と同様に外
形寸法０．５ｍｍＬ×０．５ｍｍｗ×０．２ｍｍｔとし
た場合の高周波信号１５ＧＨｚでのＣｏ＝１００ｐＦに
対する寄生静電容量Ｃｓは０．００１ｐＦとすることが
可能となった。
形寸法０．５ｍｍＬ×０．５ｍｍｗ×０．２ｍｍｔとし
た場合の高周波信号１５ＧＨｚでのＣｏ＝１００ｐＦに
対する寄生静電容量Ｃｓは０．００１ｐＦとすることが
可能となった。
【００３４】
【発明の効果】本発明は絶縁基板としてシリコン基板を
用いた薄膜コンデンサにおいて、シリコンエッチング技
術によってシリコン基板に空洞部を作製することによ
り、高周波信号が絶縁基板内を通過し難くなり、絶縁基
板の誘電率εに起因する寄生静電容量Ｃｓの発生を抑え
ることによって高周波特性を飛躍的に向上させることが
可能となる。
用いた薄膜コンデンサにおいて、シリコンエッチング技
術によってシリコン基板に空洞部を作製することによ
り、高周波信号が絶縁基板内を通過し難くなり、絶縁基
板の誘電率εに起因する寄生静電容量Ｃｓの発生を抑え
ることによって高周波特性を飛躍的に向上させることが
可能となる。
【図１】本発明による薄膜コンデンサの１形態を説明す
るための断面図及び平面図である。
るための断面図及び平面図である。
【図２】本発明の薄膜コンデンサの製造工程を示す断面
図及び平面図である。
図及び平面図である。
【図３】従来作製されている薄膜コンデンサの製造工程
を示す断面図及び平面図である。
を示す断面図及び平面図である。
１，１０‥‥絶縁基板、１１‥‥空洞部、１２‥‥絶縁
膜、２，１３‥‥下部電極、３，１４‥‥誘電膜、４
Ｌ，４Ｒ，１５Ｌ，１５Ｒ‥‥上部左右電極、１６‥‥
保護膜
膜、２，１３‥‥下部電極、３，１４‥‥誘電膜、４
Ｌ，４Ｒ，１５Ｌ，１５Ｒ‥‥上部左右電極、１６‥‥
保護膜
Claims (6)
- 【請求項１】 絶縁基板上に絶縁膜を有し、該絶縁膜上
に下部電極及び誘電膜並びに上部電極を形成した薄膜コ
ンデンサであって、 上記上下電極と上記誘電膜で形成したコンデンサ部の下
部に上記絶縁膜を残して、上記絶縁基板に空洞部を設
け、該絶縁膜の該コンデンサ部をダイアフラム構成と成
したことを特徴とする薄膜コンデンサ。 - 【請求項２】 前記絶縁膜がシリコン酸化膜或はシリコ
ン窒化膜であることを特徴とする請求項１記載の薄膜コ
ンデンサ。 - 【請求項３】 前記絶縁膜がシリコン酸化膜及びシリコ
ン窒化膜の積層膜であることを特徴とする請求項１又は
請求項２記載の薄膜コンデンサ。 - 【請求項４】 前記絶縁基板がシリコン基板であり、前
記空洞部はエッチングによって形成させて成ることを特
徴とする請求項１乃至請求項３記載のいづれか１項記載
の薄膜コンデンサ。 - 【請求項５】 絶縁基板上に絶縁膜を形成する工程と、 上記絶縁膜上に下部電極を形成する工程と、 上記下部電極上に誘電膜を形成する工程と、 上記誘電膜上に上部電極を形成する工程と、 上記上下部電極及び上記誘電膜が重なってコンデンサ部
を形成した上記絶縁基板の下部より上記絶縁膜の下面に
達するまで、エッチングを施して空洞部を形成する工程
とより成ることを特徴とする薄膜コンデンサの製造方
法。 - 【請求項６】 前記絶縁基板がシリコン基板であり、前
記絶縁膜がシリコン酸化膜又は／及びシリコン窒化膜で
あり、前記絶縁基板の前記空洞部形成は異方性エッチン
グによる工程を経て成されたことを特徴とする請求項５
記載の薄膜コンデンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165110A JP2002359152A (ja) | 2001-05-31 | 2001-05-31 | 薄膜コンデンサ及び薄膜コンデンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165110A JP2002359152A (ja) | 2001-05-31 | 2001-05-31 | 薄膜コンデンサ及び薄膜コンデンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002359152A true JP2002359152A (ja) | 2002-12-13 |
Family
ID=19007823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001165110A Pending JP2002359152A (ja) | 2001-05-31 | 2001-05-31 | 薄膜コンデンサ及び薄膜コンデンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002359152A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249649A (ja) * | 2010-05-28 | 2011-12-08 | Toshiba Corp | 半導体装置 |
| US9859061B2 (en) | 2012-01-17 | 2018-01-02 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
-
2001
- 2001-05-31 JP JP2001165110A patent/JP2002359152A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249649A (ja) * | 2010-05-28 | 2011-12-08 | Toshiba Corp | 半導体装置 |
| US9859061B2 (en) | 2012-01-17 | 2018-01-02 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
| US10304633B2 (en) | 2012-01-17 | 2019-05-28 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
| US10777360B2 (en) | 2012-01-17 | 2020-09-15 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446388B2 (en) | Integrated thin film capacitor/inductor/interconnect system and method | |
| JP4916715B2 (ja) | 電子部品 | |
| US20070065994A1 (en) | Passivation Structure for Ferroelectric Thin-Film Devices | |
| JP2007300002A (ja) | 電子部品 | |
| JP4513169B2 (ja) | 圧電フィルタ、通信装置および圧電フィルタの製造方法 | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| US5347696A (en) | Method for manufacturing a multi-layer capacitor | |
| JP4499548B2 (ja) | キャパシタ部品 | |
| CN110959188B (zh) | 电容器 | |
| US7473981B2 (en) | Electronic component | |
| JP2002359152A (ja) | 薄膜コンデンサ及び薄膜コンデンサの製造方法 | |
| JP2002359153A (ja) | 薄膜コンデンサ及び薄膜コンデンサの製造方法 | |
| JPH08241830A (ja) | 薄膜コンデンサ | |
| JP2003173928A (ja) | 薄膜コンデンサおよび薄膜コンデンサの製造方法 | |
| US20070229188A1 (en) | Microstrip transmission line device and method for manufacturing the same | |
| KR101846388B1 (ko) | 수직구조 캐패시터 및 수직구조 캐패시터의 형성 방법 | |
| KR100442615B1 (ko) | 정전용량 감소를 위한 적층구조 및 그 제조방법 | |
| JPH05343613A (ja) | 集積回路装置 | |
| JPH10135077A (ja) | 薄膜キャパシタ | |
| JP2006013353A (ja) | 配線基板 | |
| US20030173672A1 (en) | Semiconductor devices and methods for manufacturing the same | |
| JPH0786612A (ja) | モノリシック半導体デバイス | |
| JP2020202307A (ja) | キャパシタ | |
| KR100856242B1 (ko) | 초고용량 캐패시터 및 그 제조방법 | |
| US20040195684A1 (en) | Method for making a radio frequency component and component produced thereby |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040122 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061114 |