JP4513169B2 - 圧電フィルタ、通信装置および圧電フィルタの製造方法 - Google Patents
圧電フィルタ、通信装置および圧電フィルタの製造方法 Download PDFInfo
- Publication number
- JP4513169B2 JP4513169B2 JP2000145463A JP2000145463A JP4513169B2 JP 4513169 B2 JP4513169 B2 JP 4513169B2 JP 2000145463 A JP2000145463 A JP 2000145463A JP 2000145463 A JP2000145463 A JP 2000145463A JP 4513169 B2 JP4513169 B2 JP 4513169B2
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric
- thin film
- lower electrode
- resonators
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、シリコンウェハなどの基板上に圧電性薄膜を形成して成る圧電共振子を用いた圧電フィルタ、通信装置および圧電フィルタの製造方法に関するものである。
【０００２】
【従来の技術】
シリコンウェハなどの基板上に圧電性薄膜を形成して圧電共振子を構成したものとして▲１▼特開昭５８−１２１８１５号および▲２▼米国特許５９１０７５６号が開示されている。
【０００３】
▲１▼の圧電共振子は、基板上に一対の電極を有する圧電性薄膜を設け、基板の他方の面に圧電性薄膜と対向する部分に凹部を設けて、その凹部内に周波数調整用薄膜を設けることによって共振周波数を制御するようにしたものが示されている。
【０００４】
▲２▼には複数の圧電共振子をラダー型に接続してなるフィルタにおいて、圧電共振子の共振周波数を制御するために、ＳｉＯ2 薄膜を２層形成する構造が示されている。
【０００５】
【発明が解決しようとする課題】
ところが、▲１▼に示されている構造で、凹部内の周波数調整用薄膜をトリミングすることによって周波数調整を行う場合に、所望の圧電共振子部分に選択的に周波数調整用薄膜を堆積する必要があるが、共振子と薄膜形成用のマスクとの間に空間が存在するために、本来遮蔽されるべき領域にも周波数調整用薄膜が回り込んで堆積しやすく、その選択性を高め難いという問題があった。また、共振素子１個毎に周波数調整用薄膜の堆積を行うため、スループットが悪く、生産性が高められないという問題があった。さらに、金属の周波数調整用薄膜を形成した場合、圧電共振子の上下の電極と周波数調整用薄膜との間に電気的な結合が生じ、共振子の特性が悪くなるおそれもあった。
【０００６】
一方、▲２▼に示されている構造では、ＳｉＯ2 層の膜厚に対する共振周波数の変化があまり大きくとれないので、ラダー型フィルタを構成する場合に、並列接続される共振子と直列接続される共振子とを所望の周波数差にするためには、２層目のＳｉＯ2 層をある程度厚く堆積させる必要があり、並列接続される共振子部分と直列接続される共振子部分とで、圧電性薄膜とＳｉＯ2 膜との膜厚の割合が大きく異なってしまう。その結果、並列接続される共振子と直列接続される共振子とで、共振周波数の温度特性が大きく異なることになり、温度変化によってフィルタ特性が大きく変動するという問題があった。
【０００７】
この発明の目的は、上述の各種問題点を解消して、生産性が高く、電気的特性に優れ、且つ温度変化に対するフィルタ特性が安定した圧電フィルタ、それを用いた通信装置および圧電フィルタの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
この発明の圧電フィルタは、基板の一方の面に、圧電性薄膜と該圧電性薄膜の上下面を挟む上部電極および下部電極を形成し、該上部電極および下部電極が前記圧電性薄膜を挟む位置に対向する、前記基板の他方の面に凹部を形成して成る圧電共振子を複数設け、これらの圧電共振子を接続して成る圧電フィルタにおいて、前記複数の圧電共振子のうち、他の圧電共振子に比べて共振周波数を相対的に低く設定する圧電共振子部分の下部電極の下面に、金属による高配向の付加薄膜を形成した構造とする。
【００１０】
このように圧電共振子部分の下部電極の下部または上部電極の下部に金属薄膜または誘電体薄膜が付加されると、共振領域の厚みが厚くなり、また上記金属薄膜または誘電体薄膜の分だけ質量が増すことになって、共振周波数が低下する。
また、この発明の圧電フィルタは、前記複数の圧電共振子のうち、他の圧電共振子に比べて共振周波数を相対的に低く設定する圧電共振子部分の下部電極の上面に、金属による高配向の付加薄膜を形成する。
上記圧電フィルタの製造方法としては、前記複数の圧電共振子のうち、他の圧電共振子に比べて共振周波数を相対的に低く設定する圧電共振子部分の下部電極形成領域に下部電極を形成する工程と、この下部電極の上面に金属による高配向の付加薄膜を成膜する工程とを含むものとする。
【００１１】
この場合にも共振素子領域の厚みが増し、同時に金属薄膜による質量が付加されるので、共振周波数が低下する。
【００１２】
上記金属薄膜または誘電体薄膜は、従来の▲１▼で示したように凹部内に形成するものではなく、基板表面または圧電性薄膜表面に形成するものであるため、高精度なパターンを高い選択性の下で形成できる。また、上記金属薄膜を形成する場合でも、圧電性薄膜を挟む上部電極または下部電極に積層される構造であるため、上述した電気的結合による特性の悪化が生じることもない。さらに、上記金属薄膜または誘電体薄膜が、圧電性薄膜に接する位置、またはその上下の電極に接する位置に配置することになるため、上記金属薄膜または誘電体薄膜の膜厚に対する共振周波数の変化を大きくとることができる。そのため、圧電性薄膜の膜厚に対する付加薄膜の膜厚の割合が大きく変化せず、付加薄膜を形成しない共振子と比べて共振周波数の温度特性が大きく変化せずに、温度変化に対しても安定したフィルタ特性が得られる。
【００１３】
この発明の通信装置は、上記圧電フィルタを、例えば高周波回路部において送信信号または受信信号の処理部分に用いることによって、環境温度変化に対して安定した通信特性を得る。
【００１４】
【発明の実施の形態】
第１の実施形態に係る圧電フィルタの構成を図１〜図３を参照して説明する。
図１の（Ａ）は最も単純なラダー型フィルタの回路図、（Ｂ）はその等価回路図である。ここで直列共振子と並列共振子にそれぞれ圧電共振子を用いる。これらの共振子は（Ｂ）に示すように、等価的にキャパシタ、インダクタ、抵抗の直列回路とキャパシタとの並列回路から成り、直列に接続されているキャパシタとインダクタによる直列共振と、並列に接続されているキャパシタとインダクタによる並列共振とがそれぞれ生じる。
【００１５】
図２は、直列共振子と並列共振子における上記２つの共振によるリアクタンス特性を重ねて表している。ここで実線は並列共振子の特性、破線は直列共振子の特性である。ｆｒ１は並列共振子の直列共振周波数、ｆａ１はその並列共振周波数、またｆｒ２は直列共振子の直列共振周波数、ｆａ２は直列共振子の並列共振周波数である。ここでｆａ１とｆｒ２をほぼ等しくし、この２つの直列共振子と並列共振子をラダー型に接続することによって、ｆｒ１とｆａ２を減衰極とし、その間を通過帯域とする帯域通過特性が得られる。したがって、このような帯域通過特性を得るためには、並列共振子の共振周波数を直列共振子の共振周波数より低く定める必要がある。
【００１６】
図３は上記直列共振子と並列共振子として用いる圧電共振子の断面図であリ、（Ａ）は直列共振子部分、（Ｂ）は並列共振子部分について示している。これらは同一の基板上に設けるが、図においては個別に表している。
【００１７】
図３において１は基板であり、フィルタ単位で分断する前はシリコンウェハである。２はＳｉＯ2 による薄膜、３はＺｎＯなどによる圧電性薄膜、４はＡｌなどによる下部電極、５は同じくＡｌなどによる上部電極である。また、６は下部電極４の下部に形成した付加薄膜である。この付加薄膜６は直列共振子部分には設けずに、並列共振子部分に設ける。
【００１８】
基板１には、薄膜２を形成した面とは反対の面に凹部を形成して、直列共振子部分は、薄膜２、圧電性薄膜３、電極４，５の複合体が、圧電性薄膜の圧電振動により厚み振動する。また、並列共振子部分は、薄膜２、圧電性薄膜３、電極４，５および付加薄膜６の複合体が、圧電性薄膜の圧電振動により厚み振動する。
【００１９】
図３に示したように、並列共振子部分に付加薄膜６を形成しているため、上記複合体による共振領域の厚みが増し、また付加薄膜６の分だけ共振領域の質量が増すため、その共振周波数が直列共振子の共振周波数より低下する。
【００２０】
次に、上記圧電フィルタの製造方法を、図４および図５に示す圧電共振子部分の各工程における断面図を基に説明する。
まず、図４の（Ａ）に示すように、シリコンウェハの状態で基板１の一方の面にＳｉＯ2 の薄膜２を形成し、他方の面にＳｉＯ2 の薄膜２まで達する凹部を異方性エッチング処理により形成する。
【００２１】
次に、（Ｂ）に示すように薄膜２の表面にレジスト膜１０をパターン化する。このレジスト膜１０は下部電極および付加薄膜をパターンニングするために用いる。
【００２２】
続いて（Ｃ）に示すように、直列共振子部分（共振周波数を低下させない方の圧電共振子部分）の、レジスト膜１０の開口部をメタルマスク等でマスキングして、付加薄膜６を成膜する。これにより、並列共振子部分（共振周波数を低下させるべき方の圧電共振子部分）の下部電極形成領域に付加薄膜６を設ける。この付加薄膜６は、まず下地としてＴｉ膜を真空蒸着またはスパッタリングにより成膜し、続いてその上にＡｕ薄膜を真空蒸着またはスパッタリングにより成膜する。ここで下地のＴｉ膜は、Ａｕ膜の付着性を高めるために形成する。この付加薄膜６としては、ＳｉＮまたはＳｉＯ2 などの誘電体薄膜を成膜してもよい。
【００２３】
続いて図４の（Ｄ）に示すように、上記メタルマスクを取り除いて、基板の全面に、下部電極としてＡｌを真空蒸着またはスパッタリングにより成膜する。
【００２４】
続いてレジスト膜１０をアセトン等で剥離し、そのレジスト膜１０の形成されていた上部のＡｌ電極を除去することによって、下部電極４をパターンニングする。これにより、並列共振子部分は、（Ｅ）に示すように、下部電極４の下部に付加薄膜６を設けた構造となる。また、直列共振子部分は、ＳｉＯ2 薄膜２の上に直接下部電極４を形成した構造となる。
【００２５】
このように、下部電極の形成領域を定めるレジスト膜を形成した状態で、周波数調整用の金属薄膜または誘電体薄膜を成膜し、この金属薄膜または誘電体薄膜と共にレジスト膜を除去するようにしたため、下部電極の下部に金属薄膜または誘電体薄膜を高精度にパターン化することができる。
【００２６】
なお、▲１▼並列共振子部分の下部電極形成領域にのみ開口部を有するようにレジスト膜をパターンニングする。▲２▼その上から付加薄膜を成膜する。▲２▼レジスト膜を剥離する。▲３▼並列共振子部分と、直列共振子部分の両方の下部電極形成領域に開口部を有するようにレジスト膜をパターンニングする。▲４▼下部電極を成膜する。▲５▼レジスト膜を剥離する。という手順で付加薄膜および下部電極を形成してもよい。
【００２７】
次に、図５の（Ａ）に示すように、メタルマスクなどでマスキングしてＺｎＯを真空蒸着またはスパッタリングにより成膜し、圧電性薄膜３を形成する。
【００２８】
続いて図５の（Ｂ）に示すように、上部電極パターン形成用のレジスト膜１１を形成する。
【００２９】
続いて（Ｃ）に示すように、表面の全面にＡｌを成膜し、レジスト膜１１をアセトンなどで剥離することによって、（Ｄ）に示すように上部電極５を形成する。
【００３０】
以上の方法によって、図３の（Ｂ）に示した並列共振子および直列共振子を含む圧電フィルタを構成する。
【００３１】
次に、第２の実施形態に係る圧電フィルタの構造と製造方法を図６および図７を参照して説明する。
図６は並列共振子部分の断面図である。直列共振子部分の構造は図３の（Ａ）に示したものと同一である。並列共振子部分は、上部電極５の下部に付加薄膜６を設けている。このような構造であっても、図３の（Ｂ）に示したものと同様に、ＳｉＯ2 薄膜２、圧電性薄膜３およびその上下の電極から成る複合体による共振領域の厚みが増し、また質量が増すため、付加電極６を設けない直列共振子部分に対して、この並列共振子の共振周波数が低下する。
【００３２】
次に、上記圧電フィルタの製造方法を、図７に示す並列共振子部分の各工程における断面図を基に説明する。
まず、図７の（Ａ）に示すように、ＳｉＯ2 薄膜２の上面に、並列共振子部分と直列共振子部分の両方の下部電極形成領域に開口部を有するようにレジスト膜をパターンニングし、Ａｌ膜を成膜し、レジスト膜を剥離することにより、下部電極４を形成する。さらに、メタルマスクなどでマスキングしてＺｎＯを真空蒸着またはスパッタリングにより成膜し、圧電性薄膜３を形成する。
【００３３】
続いて、（Ｂ）のように、並列共振子部分と直列共振子部分の両方の上部電極形成領域に開口部を有するようにレジスト膜１１をパターンニングし、直列共振子部分（共振周波数を低下させない方の圧電共振子部分）のレジスト膜の開口部をメタルマスク等でマスキングし、並列共振子部分（共振周波数を低下させるべき圧電共振子部分）の上部電極形成領域に下地膜としてＴｉ膜を成膜し、その上にＡｕ膜を成膜して、これを付加薄膜６とする。この付加薄膜６としては、ＳｉＮまたはＳｉＯ2 などの誘電体薄膜を成膜してもよい。
【００３４】
続いて、上記メタルマスクを取り除いて、（Ｃ）に示すように、基板表面全面にＡｌ膜を成膜し、レジスト膜１１をアセトンなどで剥離することによって、その上部のＡｌ膜を除去する。これにより、（Ｄ）のように上部電極５をパターンニングする。
【００３５】
このように、上部電極の形成領域を定めるレジスト膜を形成した状態で、周波数調整用の金属薄膜または誘電体薄膜を成膜し、この金属薄膜または誘電体薄膜と共にレジスト膜を除去するようにしたため、上部電極の下部に金属薄膜または誘電体薄膜を高精度にパターン化することができる。
【００３６】
次に、第３の実施形態に係る圧電フィルタの構成を、並列共振子の断面図として図８に示す。図８において７は、並列共振子部分の下部電極４の上部に形成した付加薄膜である。直列共振子部分には、この付加薄膜６を形成しない。付加薄膜７は、Ｔｉを下地膜とし、その上にＡｕ膜を成膜したものである。Ａｕ膜はその上部に形成する圧電性薄膜としてのＺｎＯの結晶性を向上させ、共振子の特性を向上させる。
【００３７】
このように付加薄膜７を下部電極４の上部に形成しても、共振領域の厚みが増し、質量が増すため、直列共振子部分に比べて共振周波数が低下する。
【００３８】
図８に示した付加薄膜７は、図４の（Ｃ）と（Ｄ）に示した工程の順を入れ換えて実施することによって設ける。すなわちレジスト膜１０を形成した後にＡｌ膜を成膜し、メタルマスクなどを用いて直列共振子部分のレジスト膜開口部をマスキングし、並列共振子部分のレジスト膜開口部に、付加薄膜７をＴｉ薄膜およびＡｕ薄膜の順に成膜し、その後にレジスト膜１０を剥離することによって、直列共振子部分の下部電極をパターンニングし、並列共振子部分の下部電極４および付加薄膜６をパターンニングする。このことによって、並列共振子部分の下部電極４の上部に付加薄膜７を有する構造とする。
【００３９】
図９は第４の実施形態に係る圧電フィルタの並列共振子部分の断面図である。ここで７は、並列共振子部分の上部電極５の上部に形成した付加薄膜であり、共振領域の厚みおよび質量を増すことによって、直列共振子部分に比較して共振周波数を低下させる。
【００４０】
図９に示した構造は、図７の（Ｂ）と（Ｃ）に示した工程の順を入れ換えて実施することによって形成する。すなわち、レジスト膜１１を形成した後に、上部電極膜としてＡｌ膜を成膜し、メタルマスクなどを用いて直列共振子部分のレジスト膜開口部をマスキングし、並列共振子部分のレジスト膜開口部に、付加薄膜７としてＴｉ薄膜およびＡｕ薄膜を順に成膜し、その後にレジスト膜１１を剥離することによって、直列共振子部分の上部電極をパターンニングし、並列共振子部分の上部電極５および付加薄膜７をパターンニングする。このことによって、並列共振子部分の上部電極５の上部に付加薄膜７を有する構造とする。
【００４１】
図８および図９に示したように、下部電極または上部電極の上部に付加薄膜を形成する場合には、付加薄膜を金属膜とすることによって、外部とのワイヤボンディングなどの接続を従来通りに行うことができる。
【００４２】
なお、第１〜第４の実施形態では、付加薄膜として金属薄膜を形成する際、下地膜としてＴｉ膜を成膜し、その上にＡｕ膜を成膜するようにしたが、下地膜を設けずに単層のＡｕ薄膜を付加薄膜として成膜してもよい。
【００４３】
以上の各実施形態で示した製造方法によれば、共振周波数制御用の金属薄膜または誘電体薄膜を高い寸法精度で形成することができるため、圧電共振子の共振周波数を容易に所定値に設定できるようになり、所望のフィルタ特性を容易に得ることができる。
【００４４】
以上に示した圧電フィルタは帯域通過特性を示すので、これを用いて通信装置を構成する際には、電子同調回路、復調回路、その他の妨害波除去回路等に用いて、通信装置の高周波回路部を構成する。
【００４５】
【発明の効果】
請求項１，２，４〜７に記載の発明によれば、共振周波数制御用の付加薄膜を高いパターン精度で形成できる。また、付加薄膜は圧電性薄膜を挟む上部電極または下部電極に積層される構造であるため、圧電共振子から離間した従来の波数調整用薄膜と圧電共振子との電気的結合による特性の悪化なども生じない。さらに、付加薄膜の膜厚に対する共振周波数の変化を大きくとることができるため、圧電性薄膜に対する付加薄膜の割合が大きくならず、共振周波数の温度特性が変化せずに、温度変化に対して安定したフィルタ特性が得られる。
【００４６】
特に、請求項１に記載の発明によれば、下部電極の下部に高配向（結晶性の良い）付加薄膜を形成すると、下部電極の配向性がよくなり、その上の圧電薄膜の結晶性が向上し、良好なフィルタ特性が得られる。また、下部電極の上に高配向の付加薄膜を形成すると、その上の圧電薄膜の結晶性が向上し、良好なフィルタ特性が得られる。
【００４７】
また、請求項２に記載の発明によれば、上部電極の上面または下部電極の上面に金属薄膜が形成されても、その金属薄膜で導通がとれるので、外部接続のために電極パターンを変える必要がない。
【００４８】
請求項３に記載の発明によれば、上記の圧電フィルタを、例えば高周波回路部において送信信号または受信信号の処理部分に用いることによって、環境温度の変化に対しても安定した通信特性が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る圧電フィルタの基本回路およびその等価回路図
【図２】同圧電フィルタの特性図
【図３】同圧電フィルタの直列共振子部分および並列共振子部分の断面図
【図４】同圧電フィルタの各製造工程における断面図
【図５】同圧電フィルタの各製造工程における断面図
【図６】第２の実施形態に係る圧電フィルタの並列共振子部分の断面図
【図７】同圧電フィルタの各製造工程における断面図
【図８】第３の実施形態に係る圧電フィルタの並列共振子部分の断面図
【図９】第４の実施形態に係る圧電フィルタの並列共振子部分の断面図
【符号の説明】
１−基板（Ｓｉ）
２−薄膜（ＳｉＯ2 ）
３−圧電性薄膜（ＺｎＯ）
４−下部電極（Ａｌ）
５−上部電極（Ａｌ）
６−付加薄膜（Ａｕ／Ｔｉ，ＳｉＮまたはＳｉＯ2 ）
７−付加薄膜（Ａｕ／Ｔｉ）
１０，１１−レジスト膜
【発明の属する技術分野】
この発明は、シリコンウェハなどの基板上に圧電性薄膜を形成して成る圧電共振子を用いた圧電フィルタ、通信装置および圧電フィルタの製造方法に関するものである。
【０００２】
【従来の技術】
シリコンウェハなどの基板上に圧電性薄膜を形成して圧電共振子を構成したものとして▲１▼特開昭５８−１２１８１５号および▲２▼米国特許５９１０７５６号が開示されている。
【０００３】
▲１▼の圧電共振子は、基板上に一対の電極を有する圧電性薄膜を設け、基板の他方の面に圧電性薄膜と対向する部分に凹部を設けて、その凹部内に周波数調整用薄膜を設けることによって共振周波数を制御するようにしたものが示されている。
【０００４】
▲２▼には複数の圧電共振子をラダー型に接続してなるフィルタにおいて、圧電共振子の共振周波数を制御するために、ＳｉＯ2 薄膜を２層形成する構造が示されている。
【０００５】
【発明が解決しようとする課題】
ところが、▲１▼に示されている構造で、凹部内の周波数調整用薄膜をトリミングすることによって周波数調整を行う場合に、所望の圧電共振子部分に選択的に周波数調整用薄膜を堆積する必要があるが、共振子と薄膜形成用のマスクとの間に空間が存在するために、本来遮蔽されるべき領域にも周波数調整用薄膜が回り込んで堆積しやすく、その選択性を高め難いという問題があった。また、共振素子１個毎に周波数調整用薄膜の堆積を行うため、スループットが悪く、生産性が高められないという問題があった。さらに、金属の周波数調整用薄膜を形成した場合、圧電共振子の上下の電極と周波数調整用薄膜との間に電気的な結合が生じ、共振子の特性が悪くなるおそれもあった。
【０００６】
一方、▲２▼に示されている構造では、ＳｉＯ2 層の膜厚に対する共振周波数の変化があまり大きくとれないので、ラダー型フィルタを構成する場合に、並列接続される共振子と直列接続される共振子とを所望の周波数差にするためには、２層目のＳｉＯ2 層をある程度厚く堆積させる必要があり、並列接続される共振子部分と直列接続される共振子部分とで、圧電性薄膜とＳｉＯ2 膜との膜厚の割合が大きく異なってしまう。その結果、並列接続される共振子と直列接続される共振子とで、共振周波数の温度特性が大きく異なることになり、温度変化によってフィルタ特性が大きく変動するという問題があった。
【０００７】
この発明の目的は、上述の各種問題点を解消して、生産性が高く、電気的特性に優れ、且つ温度変化に対するフィルタ特性が安定した圧電フィルタ、それを用いた通信装置および圧電フィルタの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
この発明の圧電フィルタは、基板の一方の面に、圧電性薄膜と該圧電性薄膜の上下面を挟む上部電極および下部電極を形成し、該上部電極および下部電極が前記圧電性薄膜を挟む位置に対向する、前記基板の他方の面に凹部を形成して成る圧電共振子を複数設け、これらの圧電共振子を接続して成る圧電フィルタにおいて、前記複数の圧電共振子のうち、他の圧電共振子に比べて共振周波数を相対的に低く設定する圧電共振子部分の下部電極の下面に、金属による高配向の付加薄膜を形成した構造とする。
【００１０】
このように圧電共振子部分の下部電極の下部または上部電極の下部に金属薄膜または誘電体薄膜が付加されると、共振領域の厚みが厚くなり、また上記金属薄膜または誘電体薄膜の分だけ質量が増すことになって、共振周波数が低下する。
また、この発明の圧電フィルタは、前記複数の圧電共振子のうち、他の圧電共振子に比べて共振周波数を相対的に低く設定する圧電共振子部分の下部電極の上面に、金属による高配向の付加薄膜を形成する。
上記圧電フィルタの製造方法としては、前記複数の圧電共振子のうち、他の圧電共振子に比べて共振周波数を相対的に低く設定する圧電共振子部分の下部電極形成領域に下部電極を形成する工程と、この下部電極の上面に金属による高配向の付加薄膜を成膜する工程とを含むものとする。
【００１１】
この場合にも共振素子領域の厚みが増し、同時に金属薄膜による質量が付加されるので、共振周波数が低下する。
【００１２】
上記金属薄膜または誘電体薄膜は、従来の▲１▼で示したように凹部内に形成するものではなく、基板表面または圧電性薄膜表面に形成するものであるため、高精度なパターンを高い選択性の下で形成できる。また、上記金属薄膜を形成する場合でも、圧電性薄膜を挟む上部電極または下部電極に積層される構造であるため、上述した電気的結合による特性の悪化が生じることもない。さらに、上記金属薄膜または誘電体薄膜が、圧電性薄膜に接する位置、またはその上下の電極に接する位置に配置することになるため、上記金属薄膜または誘電体薄膜の膜厚に対する共振周波数の変化を大きくとることができる。そのため、圧電性薄膜の膜厚に対する付加薄膜の膜厚の割合が大きく変化せず、付加薄膜を形成しない共振子と比べて共振周波数の温度特性が大きく変化せずに、温度変化に対しても安定したフィルタ特性が得られる。
【００１３】
この発明の通信装置は、上記圧電フィルタを、例えば高周波回路部において送信信号または受信信号の処理部分に用いることによって、環境温度変化に対して安定した通信特性を得る。
【００１４】
【発明の実施の形態】
第１の実施形態に係る圧電フィルタの構成を図１〜図３を参照して説明する。
図１の（Ａ）は最も単純なラダー型フィルタの回路図、（Ｂ）はその等価回路図である。ここで直列共振子と並列共振子にそれぞれ圧電共振子を用いる。これらの共振子は（Ｂ）に示すように、等価的にキャパシタ、インダクタ、抵抗の直列回路とキャパシタとの並列回路から成り、直列に接続されているキャパシタとインダクタによる直列共振と、並列に接続されているキャパシタとインダクタによる並列共振とがそれぞれ生じる。
【００１５】
図２は、直列共振子と並列共振子における上記２つの共振によるリアクタンス特性を重ねて表している。ここで実線は並列共振子の特性、破線は直列共振子の特性である。ｆｒ１は並列共振子の直列共振周波数、ｆａ１はその並列共振周波数、またｆｒ２は直列共振子の直列共振周波数、ｆａ２は直列共振子の並列共振周波数である。ここでｆａ１とｆｒ２をほぼ等しくし、この２つの直列共振子と並列共振子をラダー型に接続することによって、ｆｒ１とｆａ２を減衰極とし、その間を通過帯域とする帯域通過特性が得られる。したがって、このような帯域通過特性を得るためには、並列共振子の共振周波数を直列共振子の共振周波数より低く定める必要がある。
【００１６】
図３は上記直列共振子と並列共振子として用いる圧電共振子の断面図であリ、（Ａ）は直列共振子部分、（Ｂ）は並列共振子部分について示している。これらは同一の基板上に設けるが、図においては個別に表している。
【００１７】
図３において１は基板であり、フィルタ単位で分断する前はシリコンウェハである。２はＳｉＯ2 による薄膜、３はＺｎＯなどによる圧電性薄膜、４はＡｌなどによる下部電極、５は同じくＡｌなどによる上部電極である。また、６は下部電極４の下部に形成した付加薄膜である。この付加薄膜６は直列共振子部分には設けずに、並列共振子部分に設ける。
【００１８】
基板１には、薄膜２を形成した面とは反対の面に凹部を形成して、直列共振子部分は、薄膜２、圧電性薄膜３、電極４，５の複合体が、圧電性薄膜の圧電振動により厚み振動する。また、並列共振子部分は、薄膜２、圧電性薄膜３、電極４，５および付加薄膜６の複合体が、圧電性薄膜の圧電振動により厚み振動する。
【００１９】
図３に示したように、並列共振子部分に付加薄膜６を形成しているため、上記複合体による共振領域の厚みが増し、また付加薄膜６の分だけ共振領域の質量が増すため、その共振周波数が直列共振子の共振周波数より低下する。
【００２０】
次に、上記圧電フィルタの製造方法を、図４および図５に示す圧電共振子部分の各工程における断面図を基に説明する。
まず、図４の（Ａ）に示すように、シリコンウェハの状態で基板１の一方の面にＳｉＯ2 の薄膜２を形成し、他方の面にＳｉＯ2 の薄膜２まで達する凹部を異方性エッチング処理により形成する。
【００２１】
次に、（Ｂ）に示すように薄膜２の表面にレジスト膜１０をパターン化する。このレジスト膜１０は下部電極および付加薄膜をパターンニングするために用いる。
【００２２】
続いて（Ｃ）に示すように、直列共振子部分（共振周波数を低下させない方の圧電共振子部分）の、レジスト膜１０の開口部をメタルマスク等でマスキングして、付加薄膜６を成膜する。これにより、並列共振子部分（共振周波数を低下させるべき方の圧電共振子部分）の下部電極形成領域に付加薄膜６を設ける。この付加薄膜６は、まず下地としてＴｉ膜を真空蒸着またはスパッタリングにより成膜し、続いてその上にＡｕ薄膜を真空蒸着またはスパッタリングにより成膜する。ここで下地のＴｉ膜は、Ａｕ膜の付着性を高めるために形成する。この付加薄膜６としては、ＳｉＮまたはＳｉＯ2 などの誘電体薄膜を成膜してもよい。
【００２３】
続いて図４の（Ｄ）に示すように、上記メタルマスクを取り除いて、基板の全面に、下部電極としてＡｌを真空蒸着またはスパッタリングにより成膜する。
【００２４】
続いてレジスト膜１０をアセトン等で剥離し、そのレジスト膜１０の形成されていた上部のＡｌ電極を除去することによって、下部電極４をパターンニングする。これにより、並列共振子部分は、（Ｅ）に示すように、下部電極４の下部に付加薄膜６を設けた構造となる。また、直列共振子部分は、ＳｉＯ2 薄膜２の上に直接下部電極４を形成した構造となる。
【００２５】
このように、下部電極の形成領域を定めるレジスト膜を形成した状態で、周波数調整用の金属薄膜または誘電体薄膜を成膜し、この金属薄膜または誘電体薄膜と共にレジスト膜を除去するようにしたため、下部電極の下部に金属薄膜または誘電体薄膜を高精度にパターン化することができる。
【００２６】
なお、▲１▼並列共振子部分の下部電極形成領域にのみ開口部を有するようにレジスト膜をパターンニングする。▲２▼その上から付加薄膜を成膜する。▲２▼レジスト膜を剥離する。▲３▼並列共振子部分と、直列共振子部分の両方の下部電極形成領域に開口部を有するようにレジスト膜をパターンニングする。▲４▼下部電極を成膜する。▲５▼レジスト膜を剥離する。という手順で付加薄膜および下部電極を形成してもよい。
【００２７】
次に、図５の（Ａ）に示すように、メタルマスクなどでマスキングしてＺｎＯを真空蒸着またはスパッタリングにより成膜し、圧電性薄膜３を形成する。
【００２８】
続いて図５の（Ｂ）に示すように、上部電極パターン形成用のレジスト膜１１を形成する。
【００２９】
続いて（Ｃ）に示すように、表面の全面にＡｌを成膜し、レジスト膜１１をアセトンなどで剥離することによって、（Ｄ）に示すように上部電極５を形成する。
【００３０】
以上の方法によって、図３の（Ｂ）に示した並列共振子および直列共振子を含む圧電フィルタを構成する。
【００３１】
次に、第２の実施形態に係る圧電フィルタの構造と製造方法を図６および図７を参照して説明する。
図６は並列共振子部分の断面図である。直列共振子部分の構造は図３の（Ａ）に示したものと同一である。並列共振子部分は、上部電極５の下部に付加薄膜６を設けている。このような構造であっても、図３の（Ｂ）に示したものと同様に、ＳｉＯ2 薄膜２、圧電性薄膜３およびその上下の電極から成る複合体による共振領域の厚みが増し、また質量が増すため、付加電極６を設けない直列共振子部分に対して、この並列共振子の共振周波数が低下する。
【００３２】
次に、上記圧電フィルタの製造方法を、図７に示す並列共振子部分の各工程における断面図を基に説明する。
まず、図７の（Ａ）に示すように、ＳｉＯ2 薄膜２の上面に、並列共振子部分と直列共振子部分の両方の下部電極形成領域に開口部を有するようにレジスト膜をパターンニングし、Ａｌ膜を成膜し、レジスト膜を剥離することにより、下部電極４を形成する。さらに、メタルマスクなどでマスキングしてＺｎＯを真空蒸着またはスパッタリングにより成膜し、圧電性薄膜３を形成する。
【００３３】
続いて、（Ｂ）のように、並列共振子部分と直列共振子部分の両方の上部電極形成領域に開口部を有するようにレジスト膜１１をパターンニングし、直列共振子部分（共振周波数を低下させない方の圧電共振子部分）のレジスト膜の開口部をメタルマスク等でマスキングし、並列共振子部分（共振周波数を低下させるべき圧電共振子部分）の上部電極形成領域に下地膜としてＴｉ膜を成膜し、その上にＡｕ膜を成膜して、これを付加薄膜６とする。この付加薄膜６としては、ＳｉＮまたはＳｉＯ2 などの誘電体薄膜を成膜してもよい。
【００３４】
続いて、上記メタルマスクを取り除いて、（Ｃ）に示すように、基板表面全面にＡｌ膜を成膜し、レジスト膜１１をアセトンなどで剥離することによって、その上部のＡｌ膜を除去する。これにより、（Ｄ）のように上部電極５をパターンニングする。
【００３５】
このように、上部電極の形成領域を定めるレジスト膜を形成した状態で、周波数調整用の金属薄膜または誘電体薄膜を成膜し、この金属薄膜または誘電体薄膜と共にレジスト膜を除去するようにしたため、上部電極の下部に金属薄膜または誘電体薄膜を高精度にパターン化することができる。
【００３６】
次に、第３の実施形態に係る圧電フィルタの構成を、並列共振子の断面図として図８に示す。図８において７は、並列共振子部分の下部電極４の上部に形成した付加薄膜である。直列共振子部分には、この付加薄膜６を形成しない。付加薄膜７は、Ｔｉを下地膜とし、その上にＡｕ膜を成膜したものである。Ａｕ膜はその上部に形成する圧電性薄膜としてのＺｎＯの結晶性を向上させ、共振子の特性を向上させる。
【００３７】
このように付加薄膜７を下部電極４の上部に形成しても、共振領域の厚みが増し、質量が増すため、直列共振子部分に比べて共振周波数が低下する。
【００３８】
図８に示した付加薄膜７は、図４の（Ｃ）と（Ｄ）に示した工程の順を入れ換えて実施することによって設ける。すなわちレジスト膜１０を形成した後にＡｌ膜を成膜し、メタルマスクなどを用いて直列共振子部分のレジスト膜開口部をマスキングし、並列共振子部分のレジスト膜開口部に、付加薄膜７をＴｉ薄膜およびＡｕ薄膜の順に成膜し、その後にレジスト膜１０を剥離することによって、直列共振子部分の下部電極をパターンニングし、並列共振子部分の下部電極４および付加薄膜６をパターンニングする。このことによって、並列共振子部分の下部電極４の上部に付加薄膜７を有する構造とする。
【００３９】
図９は第４の実施形態に係る圧電フィルタの並列共振子部分の断面図である。ここで７は、並列共振子部分の上部電極５の上部に形成した付加薄膜であり、共振領域の厚みおよび質量を増すことによって、直列共振子部分に比較して共振周波数を低下させる。
【００４０】
図９に示した構造は、図７の（Ｂ）と（Ｃ）に示した工程の順を入れ換えて実施することによって形成する。すなわち、レジスト膜１１を形成した後に、上部電極膜としてＡｌ膜を成膜し、メタルマスクなどを用いて直列共振子部分のレジスト膜開口部をマスキングし、並列共振子部分のレジスト膜開口部に、付加薄膜７としてＴｉ薄膜およびＡｕ薄膜を順に成膜し、その後にレジスト膜１１を剥離することによって、直列共振子部分の上部電極をパターンニングし、並列共振子部分の上部電極５および付加薄膜７をパターンニングする。このことによって、並列共振子部分の上部電極５の上部に付加薄膜７を有する構造とする。
【００４１】
図８および図９に示したように、下部電極または上部電極の上部に付加薄膜を形成する場合には、付加薄膜を金属膜とすることによって、外部とのワイヤボンディングなどの接続を従来通りに行うことができる。
【００４２】
なお、第１〜第４の実施形態では、付加薄膜として金属薄膜を形成する際、下地膜としてＴｉ膜を成膜し、その上にＡｕ膜を成膜するようにしたが、下地膜を設けずに単層のＡｕ薄膜を付加薄膜として成膜してもよい。
【００４３】
以上の各実施形態で示した製造方法によれば、共振周波数制御用の金属薄膜または誘電体薄膜を高い寸法精度で形成することができるため、圧電共振子の共振周波数を容易に所定値に設定できるようになり、所望のフィルタ特性を容易に得ることができる。
【００４４】
以上に示した圧電フィルタは帯域通過特性を示すので、これを用いて通信装置を構成する際には、電子同調回路、復調回路、その他の妨害波除去回路等に用いて、通信装置の高周波回路部を構成する。
【００４５】
【発明の効果】
請求項１，２，４〜７に記載の発明によれば、共振周波数制御用の付加薄膜を高いパターン精度で形成できる。また、付加薄膜は圧電性薄膜を挟む上部電極または下部電極に積層される構造であるため、圧電共振子から離間した従来の波数調整用薄膜と圧電共振子との電気的結合による特性の悪化なども生じない。さらに、付加薄膜の膜厚に対する共振周波数の変化を大きくとることができるため、圧電性薄膜に対する付加薄膜の割合が大きくならず、共振周波数の温度特性が変化せずに、温度変化に対して安定したフィルタ特性が得られる。
【００４６】
特に、請求項１に記載の発明によれば、下部電極の下部に高配向（結晶性の良い）付加薄膜を形成すると、下部電極の配向性がよくなり、その上の圧電薄膜の結晶性が向上し、良好なフィルタ特性が得られる。また、下部電極の上に高配向の付加薄膜を形成すると、その上の圧電薄膜の結晶性が向上し、良好なフィルタ特性が得られる。
【００４７】
また、請求項２に記載の発明によれば、上部電極の上面または下部電極の上面に金属薄膜が形成されても、その金属薄膜で導通がとれるので、外部接続のために電極パターンを変える必要がない。
【００４８】
請求項３に記載の発明によれば、上記の圧電フィルタを、例えば高周波回路部において送信信号または受信信号の処理部分に用いることによって、環境温度の変化に対しても安定した通信特性が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る圧電フィルタの基本回路およびその等価回路図
【図２】同圧電フィルタの特性図
【図３】同圧電フィルタの直列共振子部分および並列共振子部分の断面図
【図４】同圧電フィルタの各製造工程における断面図
【図５】同圧電フィルタの各製造工程における断面図
【図６】第２の実施形態に係る圧電フィルタの並列共振子部分の断面図
【図７】同圧電フィルタの各製造工程における断面図
【図８】第３の実施形態に係る圧電フィルタの並列共振子部分の断面図
【図９】第４の実施形態に係る圧電フィルタの並列共振子部分の断面図
【符号の説明】
１−基板（Ｓｉ）
２−薄膜（ＳｉＯ2 ）
３−圧電性薄膜（ＺｎＯ）
４−下部電極（Ａｌ）
５−上部電極（Ａｌ）
６−付加薄膜（Ａｕ／Ｔｉ，ＳｉＮまたはＳｉＯ2 ）
７−付加薄膜（Ａｕ／Ｔｉ）
１０，１１−レジスト膜
Claims (5)
- 基板の一方の面に、圧電性薄膜と該圧電性薄膜の上下面を挟む上部電極および下部電極を形成し、該上部電極および下部電極が前記圧電性薄膜を挟む位置に対向する、前記基板の他方の面に凹部を形成して成る圧電共振子を複数設け、これらの圧電共振子を接続して成る圧電フィルタにおいて、
前記複数の圧電共振子のうち、他の圧電共振子に比べて共振周波数を相対的に低く設定する圧電共振子部分の下部電極の下面に、金属による高配向の付加薄膜を形成した圧電フィルタ。 - 基板の一方の面に、圧電性薄膜と該圧電性薄膜の上下面を挟む上部電極および下部電極を形成し、該上部電極および下部電極が前記圧電性薄膜を挟む位置に対向する、前記基板の他方の面に凹部を形成して成る圧電共振子を複数設け、これらの圧電共振子を接続して成る圧電フィルタにおいて、
前記複数の圧電共振子のうち、他の圧電共振子に比べて共振周波数を相対的に低く設定する圧電共振子部分の下部電極の上面に、金属による高配向の付加薄膜を形成した圧電フィルタ。 - 請求項１または２に記載の圧電フィルタを設けて成る通信装置。
- 基板の一方の面に、圧電性薄膜と該圧電性薄膜の上下面を挟む上部電極および下部電極を形成し、該上部電極および下部電極が前記圧電性薄膜を挟む位置に対向する、前記基板の他方の面に凹部を形成して成る圧電共振子を複数設け、これらの圧電共振子を接続して成る圧電フィルタの製造方法であって、
前記複数の圧電共振子のうち、他の圧電共振子に比べて共振周波数を相対的に低く設定する圧電共振子部分の前記下部電極形成領域に金属による高配向の付加薄膜を成膜する工程と、
前記付加薄膜の上面に下部電極を形成する工程とを含む圧電フィルタの製造方法。 - 基板の一方の面に、圧電性薄膜と該圧電性薄膜の上下面を挟む上部電極および下部電極を形成し、該上部電極および下部電極が前記圧電性薄膜を挟む位置に対向する、前記基板の他方の面に凹部を形成して成る圧電共振子を複数設け、これらの圧電共振子を接続して成る圧電フィルタの製造方法であって、
前記複数の圧電共振子のうち、他の圧電共振子に比べて共振周波数を相対的に低く設定する圧電共振子部分の前記下部電極形成領域に前記下部電極を形成する工程と、
前記下部電極の上面に金属による高配向の付加薄膜を成膜する工程とを含む圧電フィルタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000145463A JP4513169B2 (ja) | 2000-05-17 | 2000-05-17 | 圧電フィルタ、通信装置および圧電フィルタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000145463A JP4513169B2 (ja) | 2000-05-17 | 2000-05-17 | 圧電フィルタ、通信装置および圧電フィルタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001326553A JP2001326553A (ja) | 2001-11-22 |
| JP4513169B2 true JP4513169B2 (ja) | 2010-07-28 |
Family
ID=18651968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000145463A Expired - Lifetime JP4513169B2 (ja) | 2000-05-17 | 2000-05-17 | 圧電フィルタ、通信装置および圧電フィルタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4513169B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003229743A (ja) | 2001-11-29 | 2003-08-15 | Murata Mfg Co Ltd | 圧電フィルタ、通信装置および圧電フィルタの製造方法 |
| JP2004048639A (ja) * | 2002-05-17 | 2004-02-12 | Murata Mfg Co Ltd | 圧電共振子及びその製造方法等 |
| JP2004221622A (ja) * | 2002-01-08 | 2004-08-05 | Murata Mfg Co Ltd | 圧電共振子、圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法 |
| US6906451B2 (en) | 2002-01-08 | 2005-06-14 | Murata Manufacturing Co., Ltd. | Piezoelectric resonator, piezoelectric filter, duplexer, communication apparatus, and method for manufacturing piezoelectric resonator |
| JP2006510296A (ja) * | 2002-12-13 | 2006-03-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電気音響共振器 |
| KR100542557B1 (ko) | 2003-09-09 | 2006-01-11 | 삼성전자주식회사 | 박막 공진기와, 박막 공진기의 제조 방법 및 박막공진기를 구비하는 필터 |
| US7466213B2 (en) * | 2003-10-06 | 2008-12-16 | Nxp B.V. | Resonator structure and method of producing it |
| JP4625260B2 (ja) * | 2004-02-04 | 2011-02-02 | 株式会社日立メディアエレクトロニクス | 薄膜バルク共振子の製造方法 |
| JP4223428B2 (ja) | 2004-03-31 | 2009-02-12 | 富士通メディアデバイス株式会社 | フィルタおよびその製造方法 |
| US20050248420A1 (en) * | 2004-05-07 | 2005-11-10 | Qing Ma | Forming integrated plural frequency band film bulk acoustic resonators |
| JP2006019935A (ja) | 2004-06-30 | 2006-01-19 | Toshiba Corp | 薄膜圧電共振器及びその製造方法 |
| JP4680561B2 (ja) * | 2004-10-06 | 2011-05-11 | 京セラキンセキ株式会社 | 圧電薄膜素子の製造方法 |
| JP4697517B2 (ja) * | 2004-12-16 | 2011-06-08 | 株式会社村田製作所 | 圧電薄膜共振子およびその製造方法 |
| JP2007088819A (ja) * | 2005-09-22 | 2007-04-05 | Seiko Epson Corp | 圧電薄膜振動子 |
| JP4836748B2 (ja) * | 2006-10-27 | 2011-12-14 | 京セラ株式会社 | バルク音響波共振子及びフィルタ装置並びに通信装置 |
| WO2009013938A1 (ja) * | 2007-07-20 | 2009-01-29 | Murata Manufacturing Co., Ltd. | 圧電共振子及び圧電フィルタ装置 |
| JP4730383B2 (ja) * | 2008-01-21 | 2011-07-20 | 宇部興産株式会社 | 薄膜音響共振器及びその製造方法 |
| JP5563739B2 (ja) * | 2008-02-20 | 2014-07-30 | 太陽誘電株式会社 | 圧電薄膜共振器、フィルタ、デュープレクサ、通信モジュール、および通信装置 |
| JP2011041136A (ja) * | 2009-08-17 | 2011-02-24 | Taiyo Yuden Co Ltd | 弾性波デバイスおよびその製造方法 |
| JP2011160232A (ja) * | 2010-02-01 | 2011-08-18 | Ube Industries Ltd | 薄膜圧電共振器およびそれを用いた薄膜圧電フィルタ |
| JP5591977B2 (ja) * | 2013-04-30 | 2014-09-17 | 太陽誘電株式会社 | 圧電薄膜共振器、フィルタ、デュープレクサ、通信モジュール、および通信装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58121815A (ja) * | 1982-01-14 | 1983-07-20 | Murata Mfg Co Ltd | 圧電共振子 |
| JPS63187714A (ja) * | 1987-01-29 | 1988-08-03 | Toshiba Corp | 圧電薄膜共振子 |
| JPH0964683A (ja) * | 1995-08-17 | 1997-03-07 | Motorola Inc | モノリシック薄膜共振器格子フィルタおよびその製造方法 |
| WO1998015984A1 (en) * | 1996-10-10 | 1998-04-16 | Nokia Mobile Phones Limited | Method for tuning thin film fbars |
| JPH11284480A (ja) * | 1998-03-27 | 1999-10-15 | Mitsubishi Electric Corp | 圧電薄膜振動子 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4036544B2 (ja) * | 1998-09-22 | 2008-01-23 | Ｔｄｋ株式会社 | 電圧制御発振器 |
-
2000
- 2000-05-17 JP JP2000145463A patent/JP4513169B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58121815A (ja) * | 1982-01-14 | 1983-07-20 | Murata Mfg Co Ltd | 圧電共振子 |
| JPS63187714A (ja) * | 1987-01-29 | 1988-08-03 | Toshiba Corp | 圧電薄膜共振子 |
| JPH0964683A (ja) * | 1995-08-17 | 1997-03-07 | Motorola Inc | モノリシック薄膜共振器格子フィルタおよびその製造方法 |
| WO1998015984A1 (en) * | 1996-10-10 | 1998-04-16 | Nokia Mobile Phones Limited | Method for tuning thin film fbars |
| JPH11284480A (ja) * | 1998-03-27 | 1999-10-15 | Mitsubishi Electric Corp | 圧電薄膜振動子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001326553A (ja) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4513169B2 (ja) | 圧電フィルタ、通信装置および圧電フィルタの製造方法 | |
| US6516503B1 (en) | Method of making surface acoustic wave device | |
| JP4426748B2 (ja) | 単一の基板上で異なった中心周波数を有するバルク音響波フィルタ、およびそれを提供する方法 | |
| JP4903636B2 (ja) | 共振器、それを備えた装置、および共振器の製造方法 | |
| US7128941B2 (en) | Method for fabricating film bulk acoustic resonator (FBAR) device | |
| US6885262B2 (en) | Band-pass filter using film bulk acoustic resonator | |
| JP4128836B2 (ja) | 薄膜圧電共振子、それを用いたフィルタ及びデュプレクサ | |
| US6407649B1 (en) | Monolithic FBAR duplexer and method of making the same | |
| US20020166218A1 (en) | Method for self alignment of patterned layers in thin film acoustic devices | |
| JP2003534695A (ja) | フィルタの改善 | |
| JP2004515149A (ja) | フィルタの、もしくはフィルタに関連する改善 | |
| JP2002509644A (ja) | ガラス基板上に薄膜バルク音波共振器（ｆｂａｒ）を作る方法 | |
| JP2003032060A (ja) | 圧電薄膜共振素子の製造方法およびこれにより製造される圧電薄膜共振素子 | |
| US6867667B2 (en) | Piezoelectric filter, communication device, and method for manufacturing communication device | |
| EP1471636B1 (en) | Film bulk acoustic resonator having an air gap and a method for manufacturing the same | |
| CN114006600A (zh) | 一种薄膜体声波谐振器、制备方法及薄膜体声波滤波器 | |
| JP2001177365A (ja) | 平衡フィルターの中心周波数の調整方法及び複数の平衡フィルター | |
| JP3903848B2 (ja) | 圧電共振子、圧電共振子の製造方法、圧電フィルタ、圧電フィルタの製造方法、デュプレクサおよび電子通信機器 | |
| US20030117236A1 (en) | Multi-frequency thin film resonators | |
| EP1287613B1 (en) | Electric filter | |
| CN117277986A (zh) | 一种集成电容的体声波谐振器及其制备方法 | |
| CN117134736A (zh) | 一种集成电容的体声波谐振器及其制备方法 | |
| US6437667B1 (en) | Method of tuning thin film resonator filters by removing or adding piezoelectric material | |
| WO2001063759A1 (en) | Method of manufacturing a piezoeletric filter with an acoustic resonator situated on an acoustic reflector layer formed on a carrier substrate | |
| WO2001063758A1 (en) | Method of manufacturing a hybrid integrated circuit comprising a semiconductor element and a piezoelectric filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091126 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100503 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4513169 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |