JP2006013353A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2006013353A JP2006013353A JP2004191727A JP2004191727A JP2006013353A JP 2006013353 A JP2006013353 A JP 2006013353A JP 2004191727 A JP2004191727 A JP 2004191727A JP 2004191727 A JP2004191727 A JP 2004191727A JP 2006013353 A JP2006013353 A JP 2006013353A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- thin film
- electrode
- upper electrode
- film capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】 絶縁基板上に隣接して形成された伝送線路と薄膜コンデンサの上部電極および下部電極との間で発生する静電結合を少なくして良好な高周波特性を有する配線基板を提供すること。
【解決手段】 配線基板1は、絶縁基板2の主面に形成された凸部3の上面に形成された伝送線路4と、絶縁基板2の主面の伝送線路4に隣接する部位に、Ti,Ti合金,CrまたはCr合金から成る下部電極6および誘電体薄膜7および上部電極8が順次積層されて成る薄膜コンデンサ5とを具備しており、伝送線路4は、その下面が、下部電極6の上面よりも高く、その上面が上部電極8の下面よりも低い。伝送線路4と下部電極6または上面電極8との間の静電結合を少なくでき、伝送線路4の伝送特性を向上できる。
【選択図】 図1
【解決手段】 配線基板1は、絶縁基板2の主面に形成された凸部3の上面に形成された伝送線路4と、絶縁基板2の主面の伝送線路4に隣接する部位に、Ti,Ti合金,CrまたはCr合金から成る下部電極6および誘電体薄膜7および上部電極8が順次積層されて成る薄膜コンデンサ5とを具備しており、伝送線路4は、その下面が、下部電極6の上面よりも高く、その上面が上部電極8の下面よりも低い。伝送線路4と下部電極6または上面電極8との間の静電結合を少なくでき、伝送線路4の伝送特性を向上できる。
【選択図】 図1
Description
本発明は、薄膜コンデンサおよび伝送線路が絶縁基板の主面に形成された配線基板に関し、より詳しくは基地局,無線LAN,光伝送モジュール等の高速半導体素子を搭載する絶縁基板の主面に伝送線路とともに下部電極,誘電体薄膜,上部電極からなる薄膜コンデンサが形成されている配線基板に関する。
近年、半導体素子がより高速に動作するように求められるに伴い、配線基板上に実装された半導体素子の近辺にノイズや直流成分を除去して半導体素子の誤動作を防止するための薄膜コンデンサが配置されるようになってきている。一方で、配線基板上の実装密度が大きくなるに伴って、薄膜コンデンサの電極とその近辺の伝送線路との間で、静電結合を起こすことが多くなり、それにより発生する浮遊容量により、高周波信号の波形が歪みを発生するようになり、このような波形歪による高周波信号の劣化を防止することが重要な問題となっている。
従来の配線基板の断面図を図2に示す。図2において、11は配線基板、12はアルミナ質焼結体、窒化アルミニウム質焼結体等から成る絶縁基板、13は伝送線路、14は薄膜コンデンサ、15は薄膜コンデンサ実装部を示す。
伝送線路13および薄膜コンデンサ実装部15は、チタン(Ti)等から成る密着金属層13aおよび15a、パラジウム(Pd)等から成る拡散防止層13bおよび15b、金(Au)等から成る主導体層13cおよび15cが順次積層されて形成される。薄膜コンデンサ14は、酸化チタン,チタン酸バリウム,アルミナ等を固化させた誘電体17の両主面に下部電極16および上部電極18が薄膜金属で形成された構造で、電極の最表層のAu層にAuワイヤーでのボンディングが可能でかつ誘電体の内層に電極がないことからインダクタンス成分が少ないために、高周波用のコンデンサとして用いることができる。
下部電極16および上部電極18は、Ti等から成る密着金属層16cおよび18a、Pd等から成る拡散防止層16bおよび18b、Au等から成る主導体層16aおよび18cが順次積層されて形成され、下部電極16がAu−Sn合金等からなるろう材19を介して薄膜コンデンサ実装部15に接合される。
また、最近では、絶縁基板12の主面に、下部電極16,誘電体17の薄膜,上部電極18が順次積層されたMIM(Metal Insulator Metal)構造の薄膜コンデンサ(MIMコンデンサ)が知られている。(例えば、特許文献1参照)
特開2001−313229号公報
しかしながら、上記従来の配線基板11においては、伝送線路13と薄膜コンデンサ実装部15とは同じ高さで隣接させて形成されているために、伝送線路13と薄膜コンデンサ実装部15との間で静電結合が生じ、静電結合によって生じる浮遊容量のために、伝送線路13を流れる信号の伝送損失の増加や薄膜コンデンサ実装部15に流れる信号との間で混線を招いて波形歪を生じる等、伝送線路13の所望の伝送特性が得られないという問題点があった。また伝送線路13と上部電極18とが同じ高さで隣接させて形成されると、伝送線路13と上部電極18との間で同様に静電結合を生じ、伝送線路13の所望の伝送特性が得られないという問題点があった。
従って本発明は、上記従来の問題点に鑑みて完成されたものであり、その目的は、絶縁基板上に形成された伝送線路と薄膜コンデンサの実装部または伝送線路と薄膜コンデンサの上部電極との間で発生する静電結合によって生じる浮遊容量を減少させ、伝送線路の伝送特性がよい配線基板を提供することにある。
本発明の配線基板は、絶縁基板の主面に形成された凸部の上面に形成された伝送線路と、前記絶縁基板の前記主面の前記伝送線路に隣接する部位に、Ti,Ti合金,CrまたはCr合金から成る下部電極および誘電体薄膜および上部電極が順次積層されて成る薄膜コンデンサとを具備しており、前記伝送線路は、その下面が前記下部電極の上面よりも高く、その上面が前記上部電極の下面よりも低いことを特徴とするものである。
本発明の配線基板は、絶縁基板の主面に形成された凸部の上面に形成された伝送線路と、絶縁基板の主面の伝送線路に隣接する部位に、Ti,Ti合金,CrまたはCr合金から成る下部電極および誘電体薄膜および上部電極が順次積層されて成る薄膜コンデンサとを具備しており、伝送線路は、その下面が下部電極の上面よりも高く、その上面が上部電極の下面よりも低いことにより、伝送線路と下部電極または上部電極とが隣接せず距離が離れるので、伝送線路と下部電極および伝送線路と上部電極との間で発生する静電結合によって生じる浮遊容量が減少し、よって伝送線路の伝送特性に与える影響が少ない配線基板とできる。
本発明の配線基板について、以下に詳細に説明する。図1は、本発明の配線基板の実施の形態の一例を示す断面図である。同図において、1は配線基板、2は絶縁基板、3は絶縁基板2の主面に形成された凸部、4は凸部3の上面に形成された伝送線路、5は薄膜コンデンサ、6は薄膜コンデンサ5の下部電極、7は薄膜コンデンサ5の誘電体薄膜、8は薄膜コンデンサ5の上部電極を示す。なお、4aは伝送線路4の密着金属層、4bは伝送線路4の拡散防止層、4cは伝送線路4の主導体層を示し、8aは上部電極8の密着金属層、8bは上部電極8の拡散防止層、8cは上部電極8の主導体層を示す。
本発明の配線基板1は、絶縁基板2の主面に形成された凸部3の上面に形成された伝送線路4および凸部3に隣接する位置に薄膜コンデンサ5がそれぞれ形成され、薄膜コンデンサ5は、下部電極6、誘電体薄膜7および上部電極8を順次積層して構成されたMIM構造の薄膜コンデンサ5とされている。
絶縁基板2は、例えば酸化アルミニウム(アルミナ:Al2O3)質焼結体(アルミナセラミックス)、窒化アルミニウム(AlN)質焼結体、炭化珪素(SiC)質焼結体、ガラスセラミックス、窒化珪素(Si3N4)質焼結体、石英、ダイヤモンド、サファイア(単結晶アルミナ)、立方晶窒化硼素(BN)、または熱酸化膜を形成したシリコン(Si)基板のうち少なくとも1種より成る。
絶縁基板2は、薄膜コンデンサ5の誘電体薄膜7がアルミナ(酸化アルミニウム:Al2O3)を固化させて構成される場合には、熱膨張率が同じになる酸化アルミニウム質焼結体(アルミナセラミックス)で形成するのが特に好適であり、パッケージ内等に配線基板1を、Au−Sn合金等から成るろう材を用いて実装する際に、絶縁基板2と誘電体薄膜7との実装時の熱膨張差により誘電体薄膜7にクラックが生じる不具合を防止することができる。
絶縁基板2が酸化アルミニウム質焼結体から成る場合、先ずアルミナ(Al2O3)やシリカ(SiO2),カルシア(CaO),マグネシア(MgO)等の原料粉末に有機溶剤,溶媒を添加混合して、これを従来周知のドクターブレード法やカレンダーロール法等によりシート状に形成してセラミックグリーンシートを得る。その後、セラミックグリーンシートを所定形状に打ち抜き加工するとともに、必要に応じて複数枚積層して約1600℃の温度で焼成することにより製作される。
凸部3は、伝送線路4が形成される部位以外をレジスト膜でコートした絶縁基板2をスパッタ装置の成膜室に取り付けて、成膜室内を真空状態(10-2Pa以下の圧力)にするとともに、加速されたアルゴン(Ar)等の陽イオンを純度90%以上のアルミナ等のターゲットに照射してターゲットの表面の原子を飛散させ、ターゲットの近辺に配置された絶縁基板2の主面に付着させて厚み2.2〜5μmの膜を形成し、その後レジスト膜を除去することによって形成される。
伝送線路4は、凸部3の上面に、厚み0.05〜0.2μmの絶縁基板2との密着を強固にするためのTi,Ti合金,CrまたはCr合金等から成る密着金属層4a、厚み0.05〜0.2μmのPd,Pt等から成る拡散防止層4b、厚み2〜4μmのAu等からなる主導体層4cを順次積層することにより形成される。
伝送線路4は、これら密着金属層4a,拡散防止層4b,主導体層4cがそれぞれスパッタリング法,真空蒸着法,めっき法等で順次積層された後に、フォトリソグラフィ法およびエッチング法により伝送線路4とならない不要部を除去することによって所定の形状に形成される。
例えば、伝送線路4が真空蒸着法を用いて形成される場合には、上記凸部3を形成した絶縁基板2を真空蒸着装置の成膜室に取り付けて、成膜室内の蒸着源にTi,Ti合金,CrまたはCr合金等の密着金属層4a、Pd,Pt等の拡散防止層4b、Au等の主導体層4cとなる各金属片をそれぞれ配置し、その後成膜室内を真空状態(10-2Pa以下の圧力)にするとともに、蒸着源に配置された各金属片を順に加熱して蒸発させ、この蒸発した金属の蒸気を絶縁基板2の凸部3の上面に被着させる。次に、主導体層4cの上にめっき法を用いることによりAu等から成る主導体層4cの最終的な厚みが2〜4μmとなるように厚く形成し、その後上記レジスト膜を除去することにより伝送線路4が形成される。
結局、以上の操作により厚み2.2〜5μmの凸部3の上面に形成された伝送線路4の密着金属層4aの厚みは0.05〜0.2μm、拡散防止層4bの厚みは0.05〜0.2μm、主導体層4cの厚みは2〜4μmとなり、主導体層4cの下面の高さは絶縁基板2の主面から2.3〜5.4μmとなり、上面の高さは絶縁基板2の主面から4.3〜9.4μmとなる。
薄膜コンデンサ5は、Ti,Ti合金,CrまたはCr合金等から成る下部電極6と、その上にアルミナ,酸化チタン,チタン酸バリウム等の誘電材をスパッタリング法で形成して成る誘電体薄膜7と、更にその上に上部電極8をTi,Ti合金,CrまたはCr合金等から成る密着金属層8a、Pd,Pt等から成る拡散防止層8b、Au等からなる主導体層8cを順次積層して形成する。
薄膜コンデンサ5の平面視における形状は四角形,円形,楕円形,多角形その他任意の形状に形成可能である。そして、誘電体薄膜7は、前述した伝送線路4と同じプロセスで形成され、下部電極6となる部位以外をレジスト膜でコートした絶縁基板2をスパッタ装置の成膜室に取り付けて、下部電極6を形成した上面に誘電体から成る誘電体膜を積層して形成される。
誘電体薄膜7の厚みは、11.35〜20μmが良く、11.35μm未満では、伝送線路4の上面と薄膜コンデンサ5の上部電極8の下面と2μm以上の高さの差が保てず、強い静電結合が発生する場合があり、20μmを超えると、レジスト膜をリフトオフ法で除去する際にエッチング液がうまく浸透せずに良好な加工ができない場合がある。
上部電極8は、誘電体薄膜7を形成した絶縁基板2上に、蒸着法を用いてTi、Ti合金、CrまたはCr合金等から成る密着金属層8a、Pd,Pt等から成る拡散防止層8b、Au等から成る主導体層8cを順次積層して形成される。最後に、リフトオフ法により、薄膜コンデンサ5の周囲のレジストと一緒に、誘電材と金属層を除去して薄膜コンデンサ5が形成される。
主導体層8cの厚みは、0.5〜4μmがよい。0.5μm未満では、ワイヤーボンディング時の衝撃を吸収できず誘電体薄膜6にクラックが発生する可能性がある。4μmを超えると、主導体層8cを形成する際に内部に大きな応力が内在し、この内部応力によって薄膜コンデンサ5の絶縁特性,耐電圧特性が劣化する傾向がある。
上記操作により、結局、薄膜コンデンサ5の下部電極6の厚みは0.05〜0.2μm、誘電体薄膜7の厚みは11.4〜20μm、上部電極8の密着金属層8aの厚みは0.05〜0.2μm、拡散防止層8bの厚みは0.05〜0.2μm、主導体層8cの厚みは0.5〜4μmに形成され、上部電極8の厚みは0.6〜4.4μmとなる。そして、下部電極6の絶縁基板2の主面からの高さは0.05〜0.2μm、上部電極8の下面の絶縁基板2からの高さは11.45〜20.2μmとなる。従って、伝送線路4の下面は、下部電極6の上面より2〜4.05μm高く形成されることとなり、上部電極8の下面より2.05〜15.9μm低く形成されることとなる。
絶縁基板2の主面に伝送線路4と薄膜コンデンサ5とが近接して形成されると、伝送線路4と下部電極6との間および伝送線路4と上部電極8との間に伝送線路4と対向する下部電極6または上部電極8との間の距離に反比例し、面積に比例する静電結合が生じる。そして、この静電結合より発生する浮遊容量により、高周波信号の波形に歪みが発生したり、伝送線路4を流れる信号の損失の増加や伝送線路4の外部回路との接続部における信号の反射が増加したりするのを招く。
従って、伝送線路4の下面および上面は下部電極6の上面および上部電極8の下面との間にあり、より好ましくは、伝送線路4の下面および上面は下部電極6の上面および上部電極8の下面から高さ方向において2μm以上隔てると、伝送線路4と下部電極6または上部電極8とが隣接せず距離が離れるので、これらの間で生じる静電結合を少なくすることができるので好ましい。
本発明の配線基板1によれば、伝送線路4の下面が下部電極6の上面よりも高く、伝送線路4の上面が上部電極8の下面よりも低いことから、伝送線路4と下部電極6または上部電極8とが隣接せず距離が離れるので、伝送線路4と下部電極6および伝送線路4と上部電極8との間に生じる静電結合が小さくなり、薄膜コンデンサ5に近接する部分で伝送線路4を伝搬する高周波信号の伝送特性に与える影響を少なくすることができ、良好な高周波特性を有する配線基板1を提供することができる。
本発明の実施例を以下に説明する。
図1の配線基板を、以下の工程により作製した。
〔1〕絶縁基板2として、縦63.5mm×横63.5mm×厚さ0.2mmの酸化アルミニウム質焼結体の基板を用意し、伝送線路4が形成される部位以外をレジスト膜でコートした後に、厚み3μmのアルミナから成る膜をスパッタリング法で形成し、その後レジスト膜を除去することによって凸部3を形成した。
図1の配線基板を、以下の工程により作製した。
〔1〕絶縁基板2として、縦63.5mm×横63.5mm×厚さ0.2mmの酸化アルミニウム質焼結体の基板を用意し、伝送線路4が形成される部位以外をレジスト膜でコートした後に、厚み3μmのアルミナから成る膜をスパッタリング法で形成し、その後レジスト膜を除去することによって凸部3を形成した。
その後、絶縁基板2の主面に真空蒸着法により厚さ0.1μmのTiから成る密着金属層4a、0.2μmのPdから成る拡散防止層4b、3μmのAuから成る主導体層4cを順次積層した後に、フォトリソグラフィ法およびエッチング法により幅0.2mm×長さ20mmで特性インピーダンス50Ωの伝送線路4を形成した。
また、主導体層4c,拡散防止層4bをエッチングして密着金属層4aをエッチングする前に、伝送線路4の淵から0.1mm離れた位置に0.5mm×0.5mmの薄膜コンデンサ5の下部電極6となる部位をレジスト膜で覆った後に密着金属層4aをエッチングすることにより下部電極6を形成した。
〔2〕リフトオフ用のレジストを絶縁基板2の主面全面に塗布した後、薄膜コンデンサ5の下部電極6が形成されている部位のレジスト膜を除去し、その表面に誘電体薄膜7となるアルミナ材を反応性スパッタ装置でスパッタし、厚さ12μmの誘電体薄膜7を形成した。更にその上面に厚さ0.1μmのTiから成る密着金属層8a、厚さ0.2μmのPtから成る拡散防止層8b、厚さ3μmのAuから成る主導体層8cを順次真空蒸着法により積層し、リフトオフ法にてレジスト膜を除去することによって薄膜コンデンサ5を形成したサンプルAを10個作製した。
〔3〕また、比較するために、薄膜コンデンサ5が形成される部位に形成された上記の主導体層4c,拡散防止層4bをエッチングしないことにより、下部電極6の上面と伝送線路4の上面との高さが同じとなるサンプルBを同じく10個作製した。一方、サンプルAのアルミナから成る誘電体薄膜6の厚みを6.2μmとして、上部電極8の下面と伝送線路4の上面との高さが同じサンプルCを10個作製した。
〔4〕サンプルA〜Cの伝送線路4に10GHzの高周波信号を供給するとともに、薄膜コンデンサ5の下部電極6および上部電極8間に1GHzの信号を供給し、伝送線路4の伝送損失および反射損失をそれぞれウェハープローブ(カスケードマイクロテック社製、WHP-405-150)およびネットワークアナライザー(HP社製、HP8720D)を用いたネットワークアナライザーシステムによって測定した。
測定の結果、サンプルAでは伝送損失が10GHzで0.2dB、反射損失が−25dBであったのに対して、サンプルB,Cにおいては伝送損失が10GHzで0.6dB、反射損失が−18dBとそれぞれ悪くなっていることがわかった。
以上の結果から、絶縁基板2上に伝送線路4と薄膜コンデンサ5を形成した配線基板1において、伝送線路4の下面が下部電極6の上面よりも高く、伝送線路4の上面が上部電極8の下面よりも低い位置にすることにより、伝送線路4と下部電極6および伝送線路4と上部電極8との間に生じる静電結合が減少し、伝送線路4を伝搬する高周波信号に損失や反射の生じることが少なく、良好な高周波特性を有する配線基板1を提供できることが判った。
なお、本発明は、上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を行なうことは何等差し支えない。例えば、伝送線路4や薄膜コンデンサ5を構成する密着金属層,拡散防止層,主導体層の厚みや金属の種類等は変更可能である。
1:配線基板
2:絶縁基板
3:凸部
4:伝送線路
4a:密着金属層
4b:拡散防止層
4c:主導体層
5:薄膜コンデンサ
6:下部電極
7:誘電体薄膜
8:上部電極
8a:密着金属層
8b:拡散防止層
8c:主導体層
2:絶縁基板
3:凸部
4:伝送線路
4a:密着金属層
4b:拡散防止層
4c:主導体層
5:薄膜コンデンサ
6:下部電極
7:誘電体薄膜
8:上部電極
8a:密着金属層
8b:拡散防止層
8c:主導体層
Claims (1)
- 絶縁基板の主面に形成された凸部の上面に形成された伝送線路と、前記絶縁基板の前記主面の前記伝送線路に隣接する部位に、Ti,Ti合金,CrまたはCr合金から成る下部電極および誘電体薄膜および上部電極が順次積層されて成る薄膜コンデンサとを具備しており、前記伝送線路は、その下面が前記下部電極の上面よりも高く、その上面が前記上部電極の下面よりも低いことを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004191727A JP2006013353A (ja) | 2004-06-29 | 2004-06-29 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004191727A JP2006013353A (ja) | 2004-06-29 | 2004-06-29 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006013353A true JP2006013353A (ja) | 2006-01-12 |
Family
ID=35780196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004191727A Pending JP2006013353A (ja) | 2004-06-29 | 2004-06-29 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006013353A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018093061A (ja) * | 2016-12-02 | 2018-06-14 | 凸版印刷株式会社 | 電子部品及び電子部品製造方法 |
JP2018200912A (ja) * | 2017-05-25 | 2018-12-20 | 凸版印刷株式会社 | キャパシタ内蔵ガラス回路基板及びその製造方法 |
JP2018200911A (ja) * | 2017-05-25 | 2018-12-20 | 凸版印刷株式会社 | ガラス回路基板及びその製造方法 |
JP2021174803A (ja) * | 2020-04-20 | 2021-11-01 | 株式会社村田製作所 | 集積受動部品 |
-
2004
- 2004-06-29 JP JP2004191727A patent/JP2006013353A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018093061A (ja) * | 2016-12-02 | 2018-06-14 | 凸版印刷株式会社 | 電子部品及び電子部品製造方法 |
US11412615B2 (en) | 2016-12-02 | 2022-08-09 | Toppan Printing Co., Ltd. | Electronic component and method of producing electronic component |
JP2018200912A (ja) * | 2017-05-25 | 2018-12-20 | 凸版印刷株式会社 | キャパシタ内蔵ガラス回路基板及びその製造方法 |
JP2018200911A (ja) * | 2017-05-25 | 2018-12-20 | 凸版印刷株式会社 | ガラス回路基板及びその製造方法 |
JP2021174803A (ja) * | 2020-04-20 | 2021-11-01 | 株式会社村田製作所 | 集積受動部品 |
JP7283434B2 (ja) | 2020-04-20 | 2023-05-30 | 株式会社村田製作所 | 集積受動部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050104218A1 (en) | High frequency circuit chip and method of producing the same | |
US4781970A (en) | Strengthening a ceramic by post sinter coating with a compressive surface layer | |
JP2022525314A (ja) | 広帯域性能を有するコンパクトな薄膜表面実装可能結合器 | |
JP2006013353A (ja) | 配線基板 | |
JP2009206371A (ja) | 電子部品及びその製造方法 | |
JP7358371B2 (ja) | 薄膜表面実装可能高周波数結合器 | |
JP2012503333A (ja) | 伝導性エミッション保護 | |
JP2004146748A (ja) | 薄膜キャパシタ素子 | |
JP2001015382A (ja) | 薄膜コンデンサ | |
JPH11214249A (ja) | 薄膜コンデンサ | |
JP4638025B2 (ja) | 配線基板 | |
JP2000323345A (ja) | 高周波電子部品及びその製造方法 | |
JP2839523B2 (ja) | 整合回路形成用金属膜付き誘電体基板 | |
JP2001307948A (ja) | 薄膜電子部品 | |
JPH09175853A (ja) | 低温焼成磁器組成物 | |
JP3600734B2 (ja) | 薄膜コンデンサおよび基板 | |
KR20090093211A (ko) | 다층 박막 기판의 제조 방법 | |
JP2003168864A (ja) | 多層配線基板 | |
JP2002359152A (ja) | 薄膜コンデンサ及び薄膜コンデンサの製造方法 | |
JP2000286111A (ja) | 薄膜rc素子 | |
JP4355090B2 (ja) | 回路基板 | |
JP2002016329A (ja) | 配線基板およびその製造方法 | |
JP2001160665A (ja) | 配線基板 | |
JPH0897360A (ja) | マルチチップモジュール用薄膜コンデンサ | |
JP2003045744A (ja) | 薄膜コンデンサ |