JP2006165595A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】熱圧着等による実装において、能動面下部の半導体素子を破壊しないようなバンプ電極を備えた半導体装置及びその製造方法を提供する。
【解決手段】孔部４の底面の面積より下地電極５と接しているバンプ電極８の面積を相対的に大きくすると、バンプ電極８の下面とポリイミド層３との接触面積を大きくなる。その結果、ポリイミド層３が実装時の衝撃加重を緩和する効果が大きくなる。また、導通層７にバンプ電極８と同じかあるいはそれ以上の柔軟性を持つ材料を使用することにより、実装時の衝撃加重を緩和する。したがって、バンプ電極８の直下に半導体素子等の破壊をより効果的に抑制することができる。
【選択図】 図４

Description

本発明は、バンプ電極を有する半導体装置およびその製造方法に関する。

従来、バンプ電極は、半導体素子が形成されていないチップ周辺の位置に形成されるのが一般的である。例えば、ＴＡＢ（Tape Automated Bonding）技術では熱圧着によってチップが実装される。ＴＡＢでは熱圧着処理時にバンプ電極を介してチップにかかる応力により、チップがバンプ電極の直下近傍で破壊される可能性がある。したがって、例えば、図１０に示すように実装用のバンプ電極８はチップ周辺に配置するように形成され、半導体素子が形成されている領域（能動面）１０にバンプ電極を形成しないのが一般的である。しかし、バンプ電極をチップ周辺に形成すると、チップの面積等が大きくなり、チップの小型化に対応できないという課題があった。

そこで、この種のチップの破壊を防止するため、実装時に加わる熱や衝撃加重による熱応力や衝撃応力を緩和するための緩衝材を設けた半導体装置が知られている（特許文献１及び２）。ここで、特許文献１のバンプ電極の構造を図１２に示す。

まず、アルミニウム配線（電極）２２が形成されているシリコン基板２１がある。その上に、電極を保護するための窒化シリコン膜（絶縁保護層）２３が形成されている。窒化シリコン膜２３には、開孔部２６がアルミニウム配線２２に至るように形成されている。
窒化シリコン膜２３の上には、緩衝層としてのポリイミド膜２５が形成されている。ポリイミド膜２５には、開孔部２７がアルミニウム配線２２に至るように形成されている。ポリイミド膜２５に形成された開孔部２７は、窒化シリコン膜２３に形成された開孔部２６の内側に形成されている。したがって、開孔部２６の側面は、ポリイミド膜２５によって覆われている。ポリイミド膜２５、開孔部２７の側面及びアルミニウム配線２２の上に、下地電極としてのチタン膜２４が形成されている。チタン膜２４の上には、銅膜３０が形成されている。銅膜３０の上に銅めっき膜２８が形成されている。銅めっき膜２８の上には、金めっき膜２９が形成されている。

この金めっき膜２９及び銅めっき膜２８で形成されたバンプ電極３１は、熱圧着等による実装時に実装荷重がかかるが、チタン膜２４を介して接するバンプ電極３１の下面が、ポリイミド膜２５を緩衝層として、実装時にかかる応力を緩和することができる。その結果、絶縁保護膜としての窒化シリコン膜２３の破壊を防止することができ、チップの劣化を低減することができる。

また、特許文献２では、特許文献１と同様のマッシュルーム形状のバンプ電極において、その笠形状の部分の空洞部分に緩衝膜としてのポリイミドを形成する構造である。このバンプ電極の構造の効果も、特許文献１と同様に電極の保護絶縁膜の破壊を防止できる点にあった。

特開平５−５５２２８号公報 特開平６−１５１４３６号公報

ところが、特許文献１及び２では熱圧着による実装等における衝撃加重が緩衝膜があることにより緩和されるものの、マッシュルーム形状の首の部分が太いため、素子が破壊されるおそれがある。バンプ電極における首の部分の材質が銅のようなある程度の硬度を持つものである場合は、実装時の衝撃加重は直に素子に伝達されやすい。

また、特許文献１の製造方法では緩衝膜であるポリイミド膜２５と電極を保護する窒化シリコン膜２３に開孔部２６あるいは開孔部２７を形成する場合のフォトレジスト膜形成工程が余分に必要であった。

本発明の目的は、バンプ電極をチップの能動面に配置したとしても、熱圧着等の圧着実装時に、能動面下部に存在する半導体素子の破壊をより効果的に抑制することができる半導体装置及びその製造方法を提供することにある。

上記課題を解決するために、本発明は、電極を有する半導体基板と、前記電極を保護する保護絶縁層と、前記保護絶縁層の上に形成された緩衝層と、前記保護絶縁層及び前記緩衝層を貫通するように前記電極上に設けられた孔部と、前記緩衝層の表面、前記孔部の内面及び前記電極表面にわたって形成された下地電極と、前記孔部を導電性材料で埋め込むようにして形成された導通層と、前記下地電極上及び前記導通層上に形成されたバンプ電極とを備え、前記導電性材料は前記バンプ電極より柔軟な材料であることを要旨とする。

この構成によれば、バンプ電極と半導体基板の電極の間の導通層をバンプ電極より柔軟な材料で形成することにより、実装時の衝撃加重をその柔軟な導通層と保護絶縁層の上に形成された緩衝層との相乗効果で緩和することができる。したがって、バンプ電極の直下に半導体素子等が形成されていたとしても、その半導体素子の破壊をより効果的に抑制できる。

また、本発明は、電極を有する半導体基板と、前記電極を保護する保護絶縁層と、前記保護絶縁層の上に形成された緩衝層と、前記保護絶縁層及び前記緩衝層を貫通するように前記電極上に設けられた孔部と、前記緩衝層の表面、前記孔部の内面及び前記電極表面にわたって形成された下地電極と、前記孔部を導電性材料で埋め込むようにして形成された導通層と、前記下地電極上及び前記導通層上に形成されたバンプ電極とを備え、前記孔部の底面の面積と、前記下地電極及び前記導通層と接している前記バンプ電極の面積の比率（バンプ電極の面積／孔部の底面の面積）が５以上１００以下であることを要旨とする。

この構成によれば、孔部の底面の面積より下地電極と接しているバンプ電極の面積を大きくすることにより、バンプ電極の下面と緩衝層との接触面積が大きくなるため、実装時の衝撃加重を緩和する効果が大きくなる。したがって、バンプ電極の直下に半導体素子等が形成されていたとしても、その半導体素子の破壊を抑制できる。また、バンプ電極をめっき等により形成する場合、バンプ電極表面に孔部と対応する部位に孔部のサイズに応じた凹部が形成される場合があるが、この種の凹みがバンプ電極表面に占める割合が小さくなった。よって、バンプ電極表面の平坦性が向上し、実装における熱圧着時の接合面積が大きくなり、接合強度が上がる。また、バンプ電極の平坦性による接合面積増大により、熱圧着の圧力を相対的に低減することが可能となり、このことはチップにかかる衝撃の低減にも寄与する。

また、本発明は、電極を有する半導体基板と、前記電極を保護する保護絶縁層と、前記保護絶縁層の上に形成された緩衝層と、前記保護絶縁層及び前記緩衝層を貫通するように前記電極上に設けられた孔部と、前記緩衝層の表面、前記孔部の内面及び前記電極表面にわたって形成された下地電極と、前記孔部を導電性材料で埋め込むようにして形成された導通層と、前記下地電極上及び前記導通層上に形成されたバンプ電極とを備え、前記孔部の径に対する前記緩衝層の厚みの比（緩衝層の厚み／孔部の径）が１以上３以下であることを要旨とする。

この構成によれば、孔部の径に対する緩衝層の厚みの比を１以上にする、すなわち緩衝層の層厚を孔部の底面の長さより大きくすると、緩衝層が十分に実装時の衝撃加重を緩和することができる。また、孔部の径に対する緩衝層の厚みの比が大きくなると、導通層が相対的に細長くなる。導通層の導電性材料を、例えば金属とした場合、材料の形状が細長くなることで延展性が高くなる。その結果、衝撃応力に耐えられるだけでなく、応力を吸収するという効果が増す。また、孔部の径に対する緩衝層の厚みの比が３以下であれば、例えば、孔部の内面の下地電極をスパッタリング法で形成する場合、その下地電極を形成する工程が安定する効果がある。

また、本発明は、上記発明において、前記孔部及び前記導通層は前記バンプ電極の略中央に形成されていることを要旨とする。

この構成によれば、実装時の熱圧着等によるバンプ電極の実装荷重を偏って導通層が受けることがほぼなくなり、荷重をほぼ軸方向に受けることが可能となる。したがって、実装荷重に対する耐性がさらに高まることになり、安定した実装をおこなうことができる。

また、本発明は、上記発明において、前記緩衝層は感光性ポリイミドであることを要旨とする。

この構成によれば、導通層を形成するための工程において、感光性ポリイミドからなる緩衝層をフォトマスクとして使用することができるので、フォトリソグラフィーの工程を低減することができる。したがって、製造コストを抑制できる利点がある。

また、本発明は、上記発明において、前記導通層内に埋め込まれる前記導電性材料は前記バンプ電極と同じ材料で形成されていることを要旨とする。

この構成によれば、導通層とバンプ電極を同時に形成することができるので、製造工程を低減することができる。

また、本発明は、前記導電性材料は前記バンプ電極材料より柔軟な材料であることを要旨とする。

この構成によれば、導通層の導電性材料をバンプ電極よりも柔軟な材料であることより、実装時の応力を効果的に吸収することができる。

また、本発明は、上記発明において、前記バンプ電極は金あるいは金合金で形成されていることを要旨とする。

この構成によれば、金または金合金は柔軟性に優れた材料であるため、導通層を導電材料とバンプ電極と同じ材料とした場合、実装時の応力を効果的に吸収することができる。
また、化学的に安定した物質であるので、耐環境性にも優れているという利点がある。

また、本発明は、電極を有する半導体基板に電極を保護するための保護絶縁層を形成する工程と、前記保護絶縁層の上に緩衝層を形成する工程と、前記電極上に前記保護絶縁層と前記緩衝層を開孔して孔部を形成する工程と、前記緩衝層の表面、前記孔部の内面及び前記電極の上に下地電極層を形成する工程と、前記下地電極層の上に、バンプ電極を形成するための領域を決定するパターンマスクを形成する工程と、前記バンプ電極形成領域及び前記孔部の内面にバンプ電極及び導通層をめっき法により同時に形成する工程と、前記下地電極層の余分な部分を除去して下地電極を形成する工程とを備えたことを要旨とする。

この方法によれば、導通層とバンプ電極を同じ材料で同時に形成するので、製造工程が簡略化できる。したがって、製造コストを低減することができる。

また、本発明は、電極を有する半導体基板に電極を保護するための保護絶縁層を形成する工程と、前記保護絶縁層の上に緩衝層としての感光性ポリイミド層を形成する工程と、フォトリソグラフィー法により前記感光性ポリイミド層に孔部を形成する工程と、前記感光性ポリイミド層をマスクとして前記保護絶縁層を除去して孔部を形成する工程と、前記緩衝膜の表面、前記孔部の内面及び前記電極の上に下地電極層を形成する工程と、前記下地電極層の上に、バンプ電極を形成するためのバンプ電極領域を決定するパターンマスクを形成する工程と、前記バンプ電極形成領域と前記孔部の内面及びバンプ電極及び導通層をめっき法により同時に形成する工程と、前記下地電極層の余分な部分を除去して下地電極を形成する工程とを備えたことを要旨とする。

この方法によれば、緩衝層を感光性ポリイミドにしたことにより、緩衝層の開孔は感光性ポリイミドによるフォトリソグラフィー工程による露光、現像工程で行うことができる。さらに、この感光性ポリイミドをマスクとして、保護絶縁層の開孔もエッチング等の工程で行うことができる。また、導通層とバンプ電極を同じ材料で同時に形成するので、製造工程をさらに簡略化できる。

また、本発明は、電極を有する半導体基板に電極を保護するための保護絶縁層を形成する工程と、前記保護絶縁層の上に緩衝層を形成する工程と、前記電極上の前記保護絶縁層と前記緩衝層を開孔して孔部を形成する工程と、前記緩衝層の表面、前記孔部の内面及び前記電極の上に下地電極層を形成する工程と、前記下地電極層形成後の前記孔部の内部をバンプ電極材料よりも柔軟な導電性材料で埋め込むようにして導通層を形成する工程と、前記下地電極層の上に、バンプ電極を形成するための領域を決定するパターンマスクを形成する工程と、前記下地電極層の上及び前記導通層の上にバンプ電極を形成する工程と、前記下地電極層の余分な部分を除去して下地電極を形成する工程とを備えたことを要旨とする。

この方法によれば、導電性材料をバンプ電極よりも柔軟な材料で形成することにより、実装時の応力を効果的に吸収することが可能となる。

また、本発明は、上記発明において、前記導電性材料は導電性樹脂であることを要旨とする。

この方法によれば、導電性材料が導電性樹脂であるため、導電性材料が、例えば、金属である場合に比べ、応力緩和性がさらに向上する効果がある。

また、本発明は、上記発明において、前記緩衝層を感光性ポリイミドで形成し、前記孔部の形成工程では、フォトリソグラフィー法で前記感光性ポリイミドに孔部を形成するともに、当該孔部が形成された感光性ポリイミドをパターンマスクとして前記保護絶縁層に前記孔部を形成することを要旨とする。

この方法によれば、緩衝層を感光性ポリイミドにしたことにより、緩衝層の開孔は感光性ポリイミドによるフォトリソグラフィー工程による露光、現像工程で行うことができる。さらに、この感光性ポリイミドをマスクとして、保護絶縁膜の開孔もエッチング等の工程で行うことができるので、製造工程が簡略化できる。

（第一実施形態）
本発明の第一実施形態を図１〜図４、及び図８〜図９を用いて説明する。

図１（ａ）は、電極を形成した半導体基板の断面図である。半導体基板１内には、トランジスタ等の半導体素子（図示せず）やその半導体素子と電気的に接続された電気配線１ｂが形成されている。また、半導体基板１の表面には電極１ａが形成されている。電極１ａの形状は正方形状であり、一辺の長さは５０〜１００μｍである。電極１ａはアルミニウムで形成されている。

図１（ｂ）は、半導体基板１に電極１ａを保護するための保護絶縁層の形成の工程を説明する断面図である。保護絶縁層２には、窒化シリコンを用いている。保護絶縁層（窒化シリコン層）２は、ＣＶＤ（Chemical Vapor Deposition）法で形成され、その層厚は約１００ｎｍである。なお、保護絶縁層としての窒化シリコン層２は、電極１ａを空気中の水分による酸化などによる劣化を防止する役割を果たす。ここで、本実施形態では、保護絶縁層に窒化シリコン層２を用いているが、絶縁性と耐湿性とを有する材料であればよい。具体的には、酸化シリコンや酸窒化シリコン、その他樹脂などの有機材料を用いてもよい。

図１（ｃ）は、緩衝層の工程を説明する断面図である。本実施形態では緩衝層３として感光性ポリイミドを用いている。緩衝層（感光性ポリイミド層）３の形成は、回転塗布法によって行われる。回転塗布の後、プリベークを行いポリイミド層３の溶媒成分を一部揮発させ、ポリイミド層３を安定化させる。プリベークは、１５０℃以下の所定の条件で行われる。このときのポリイミド層３の膜厚は１５μｍ程度である。

図１（ｄ）は、緩衝層としてのポリイミド層３の孔部４の形成工程を説明する断面図である。孔部４は、フォトリソグラフィー法によって形成される。プリベークまで終了したポリイミド層３を露光し、次に現像を行い、所定のマスクによってパターンを形成する。
次に、ポリイミド層３を安定させるためにポストベークを行う。このときのポリイミド層３の最終的な膜厚は約１０μｍであり、孔部４の開孔径は約５μｍである。また、孔部４は電極１ａのほぼ中央に形成するようにしている。

図２（ａ）は、窒化シリコン層２に対する孔部形成の工程を説明する断面図である。窒化シリコン層２の開孔は、ドライエッチング法で行われる。このとき、ポリイミド層３をドライエッチングのマスクとして使用することにより、窒化シリコン層２を開孔する。なお、ドライエッチングによりポリイミド層３も一部ダメージを受けて層厚が減少することになるので、その減少分を予め見込んで層厚の設定を行っている。

ここで、比較のために感光性ポリイミドを使用しない場合の工程を説明する。まず、回転塗布法等により、ポリイミド層３を形成する。ポストベークしてポリイミド層３を安定化させた後、ポリイミド層３上にフォトレジスト（図示せず）を回転塗布法により形成する。その後、フォトリソグラフィー法により、フォトレジストを所定のパターンに形成する。次に、ドライエッチング法により、ポリイミド層３をエッチングして孔部４を形成する。次に、窒化シリコン層２に、ドライエッチング法により孔部４を形成する。孔部４が形成された後、フォトレジストをアッシング法等により除去する。

すなわち、感光性ポリイミドを使用しない場合、フォトレジスト形成工程及びそのフォトレジスト除去工程が余分に入ることになる。また、フォトレジストもポリイミドも樹脂材料であるので、両者とも無機材料に比べてポーラスな材料であり、フォトレジストとポリイミド層３の界面近傍は、両材料が入り組んだ状態になっている。さらに、ポリイミド層３をドライエッチングで除去した後のフォトレジストはプラズマによるダメージによりかなり変性する。したがって、フォトレジストの除去がさらに困難になる。また、アッシング法でのレジスト除去の場合、レジスト除去の終了を見極めることが困難となる。また、一般的に有機膜をアッシング法によって除去するときはスカムが発生する。ポリイミドとフォトレジストが混在したスカムを除去するのは困難なため、洗浄工程を強化する等の対策が必要になる。したがって、本実施形態のようにポリイミド層３を形成するには感光性ポリイミドを用いる方がよい。なお、本実施形態では孔部４の開口径と孔部４の深さの比率（孔部４の開孔径／孔部４の深さ）（以下アスペクト比という）は、１〜２になるように制御している。

図２（ｂ）は、下地電極層５の形成工程を説明する断面図である。下地電極層５の形成はスパッタリング法によって行われる。下地電極層５はポリイミド層３、孔部４の内面に形成される。下地電極層５は、バンプ電極８をめっき法等で形成するための電極的な役割と半導体基板１上に設けられているアルミニウムで形成された電極１ａとバンプ電極８との合金化を防止するための役割とを有する。下地電極層５とバンプ電極８の合金化により、例えば、電気抵抗の増大や電極の物質的強度の脆性化等の問題を引き起こす可能性が高い。本実施形態では、下地電極層５の材質はＴｉ−Ｗを用いている。なお、下地電極層５の最表面は、バンプ電極８に用いられる金属を形成してもよい。

図２（ｃ）は、バンプ電極８の形成用のフォトレジスト６の形成の工程を説明する断面図である。まず、フォトレジスト６を回転塗布法により半導体基板１の表面全体に形成する。次に露光及び現像を行い、孔部４を含んだ領域のフォトレジスト６を除去する。フォトレジスト６を除去した部分がバンプ電極形成領域５ａとなる。バンプ電極８の形成領域の面積は、孔部４の面積を含めておよそ１６００μｍ²である。

図３（ａ）は、バンプ電極形成の工程を説明する断面図である。バンプ電極８の材質は金である。バンプ電極８は、電解めっき法により形成される。なお、本実施形態では孔部４の中に形成される導通層７もバンプ電極８と同時に電解めっき法によって形成される。
したがって、導通層７の導電性材料は金で形成される。ここで、本実施形態におけるバンプ電極８の厚みは１５〜３０μｍ程度である。またバンプ電極８の表面の面積はおよそ２５００μｍ²である。

バンプ電極８の表面の面積は、フォトレジスト６の厚みとバンプ電極８の厚みによって決定される。まず、フォトレジスト６の厚みまでは、フォトレジスト６のパターン形状のまま金が堆積されていく。フォトレジスト６の厚みを超えると、フォトレジスト６の表面側にも金が成長していく。バンプ電極８の厚みが所定の値に達するまでこの成長は続く。
成長が終了した時点で、バンプ電極８の底面部の一部はフォトレジスト６の上にのっているような段差形状となる。

また、電解めっき法によるバンプ電極８の形成は、下地電極層５の上に均等に成長することにより行われる。したがって、バンプ電極８の形成が終了した時点において、バンプ電極８の表面の形状は、下地電極層５の凹凸が反映される。

図９及び図１１は、バンプ電極８の表面状態を表す模式平面図である。図９は本実施形態でのバンプ電極８の表面状態を示している。図１１は、従来の技術でのバンプ電極８の表面状態を示している。図１１の従来例では、バンプ電極８の表面凹部１１が中心部から周辺部にかけて広い面積を有しており、バンプ電極８の表面凸部１２の面積はバンプ電極８の周辺部の一部に限定されている。一方、本実施形態ではバンプ電極８の表面凹部１１は、中央の一部に限定されバンプ電極８の表面凸部１２の方が広い面積を有している。この差は、孔部４の開口面積とバンプ電極８の表面面積との比率から生じる。すなわち、バンプ電極８は電解めっき法によって、下地電極層５に沿って金属が成長していくので、孔部４の開口面積部分はポリイミド層３よりも凹んだ状態で成長することになる。その結果、成長が終了した時点においても、孔部４の上の凹部は完全には緩和されず、バンプ電極８の表面には凹凸が残ることになる。

図３（ｂ）は、フォトレジスト６の除去の工程を説明する断面図である。フォトレジスト６を除去するとバンプ電極８は、バンプ電極８の形成領域の大きさとフォトレジスト６を除去した部分の径とフォトレジスト６の上に形成されていったバンプ電極８の大きさと、その大きさの違いにより段差が生じる。このような形状を有するバンプ電極８をマッシュルームバンプと称している。マッシュルームバンプにおいて、ちょうど笠状になっている部分は、フォトレジスト６の厚みだけ空洞ができる。したがって、熱圧着等による実装時における衝撃が加わると、マッシュルームバンプの笠状の部分は、その空洞の高さだけ下に沈んで圧着応力を逃がしてしまう。圧着応力が逃げると、実装基板等とチップの接合する際の圧着強度が低下することになり、接合不良が起こりやすくなる。したがって、マッシュルームバンプにおける笠状の部分はなるべく小さくすることが望ましい。本実施形態では、フォトレジスト６の厚みとバンプ電極８の厚みを調整することにより所定の大きさに制御している。

図４は、下地電極層５の除去の工程を説明する断面図である。まず、フォトレジスト（図示せず）を回転塗布法により半導体基板１の表面全体に形成する。次に、露光及び現像を行い、フォトレジストのパターン形成を行う。次に、ウェットエッチング法にて下地電極層５をフォトレジストのパターンに従って除去する。最後に、フォトレジストを除去することにより本実施形態でのバンプ電極８は完成する。なお、下地電極層５の除去にはウェットエッチング法のかわりにドライエッチング法等の方法を用いてもよい。ウェットエッチング法では除去が困難な金属あるいは合金の場合には有効な手段である。

図８は、本実施形態で作製されたバンプ電極８の配置を表す平面図である。本実施形態では、バンプ電極８は半導体素子形成領域１０の上に形成されている。図１０に示す従来例では、バンプ電極８はチップの周辺部にしか形成されていないが、本実施形態ではチップの周辺部はもちろん、半導体素子形成領域１０の上にも形成される。

ここで、孔部４の径に対する緩衝層（ポリイミド層）３の厚みの比（緩衝層３の厚み／孔部４の径）（以下アスペクト比という）について考察する。まず、アスペクト比が小さいときは、まず、ポリイミド層３の厚みが薄い場合が考えられる。この場合、ポリイミド層３が緩衝層としての役割を十分に果たすことができず、実装時の熱圧着による衝撃により半導体素子あるいはチップを破壊するおそれが高くなる。もう一つは、孔部４の開孔面積が大きい場合が考えられる。この場合は、実装時の熱圧着による衝撃がポリイミド層３よりも直接バンプ電極８の直下にかかる割合が増加するため、半導体素子あるいはチップを破壊するおそれが生じる。一方、アスペクト比が大きい場合には、まず、スパッタリング法による下地電極層５の形成ができなくなるおそれがある。すなわち、孔部４の底面及び内面に下地電極材料が到達しなくなる可能性が高くなる。また、アスペクト比が大きい場合には、孔部４の開孔面積が小さすぎる場合が考えられる。この場合、孔部４の内に形成される導通層７が下地電極層５で埋め込まれてしまう可能性がある。下地電極５の材料は、一般的に柔軟な物質ではないので、実装時の熱圧着の衝撃により導通層７そのものが破壊される可能性が高いだけでなく、衝撃も緩和されず半導体素子等を破壊するおそれがある。したがって、孔部４のアスペクト比の範囲は１〜３、望ましくは１．５〜３、さらに望ましくは２〜３とする。

次に、バンプ電極８の面積と孔部４の底面の面積の関係について考察する。バンプ電極８の面積と孔部４の面積との比率が小さい場合には、バンプ電極８の下部とポリイミド層３との接触面積が小さくなることが考えられる。この場合、実装時の熱圧着による衝撃をポリイミド層３が十分に緩和することができず、バンプ電極８の直下にかかる衝撃応力の割合が大きくなり、半導体素子あるいはチップを破壊するおそれが強くなる。一方、バンプ電極８の面積と孔部４の面積との比率が大きい場合、実装時の熱圧着による衝撃による応力が、バンプ電極８と導通層７との接合部分に集中しやすくなる。その結果、バンプ電極８と導通層７が断線する可能性が高くなる。特に導通層７が細長い形状の場合には、断線の可能性が一段と高くなる。したがって、バンプ電極８と孔部４の底面の面積との比率の範囲は５〜１００、望ましくは１０〜１００、さらに望ましくは１５〜１００とする。

本発明の第一実施形態の効果を以下に記載する。

（１）孔部４の底面の面積より下地電極５と接しているバンプ電極８の面積を大きくすることにより、バンプ電極８の下面とポリイミド層３との接触面積が大きくなるため、実装時の衝撃加重を緩和する効果が大きくなる。したがって、バンプ電極８の直下に半導体素子等が形成されていたとしても、その半導体素子の破壊が防止できる。

（２）孔部４の底面の面積より下地電極５と接しているバンプ電極８の面積を大きくすることにより、図８に示すようにバンプ電極８の表面の平坦性が向上する。その結果、実装における熱圧着時の接合面積が大きくなり、接合強度が上がる。また、熱圧着の圧力を低減することができ、チップにかかる衝撃を低減できる。

（３）孔部４のアスペクト比を１以上にする、すなわちポリイミド層３の層厚を孔部４の底面の長さより大きくすると、ポリイミド層３が十分に実装時の衝撃加重を緩和することができる。また、孔部４のアスペクト比が大きくなると、導通層７が相対的に細長くなる。導通層７は、本実施形態では金なので、形状を細長くすることにより延展性が高くなる。その結果、衝撃応力に耐えられるだけでなく、応力を吸収することができる。

（４）導通層７をバンプ電極８の中央に形成することにより、実装時の熱圧着等によるバンプ電極８の実装荷重を偏在させること無く受けることができる。したがって、実装荷重に対する耐性がさらに高まることになり、安定した実装をおこなうことができる。

（５）緩衝層３に感光性ポリイミドを用いることにより、孔部を形成するための工程において、フォトリソグラフィー工程を低減することができる。したがって、製造コストを抑制することができる。

（６）導通層７とバンプ電極８を同時に電解めっき法により形成することができるので、製造コストを抑制できる利点がある。

（７）バンプ電極８に金を用いることにより、実装時の応力をバンプ電極８でも吸収することができる。また、化学的に安定した物質であるので、耐環境性にも優れているという利点がある。

（８）バンプ電極８は実装時の衝撃加重を緩和する効果が大きくなる構造を有するので、半導体素子形成領域の上にバンプ電極８を形成することができる。その結果、バンプ電極８の配置位置等のレイアウト設計の自由度が広がる。したがって、バンプ電極８の形成位置を自由に行えるため、バンプ電極８をチップの能動面に形成することが可能となり、チップの面積を縮小することが可能となる。

（９）半導体素子の近くにバンプ電極８を形成することができることにより、バンプ電極８と半導体素子を結ぶ配線を短くすることができる。配線が短くなることにより、半導体素子とバンプ電極８の電気通信速度の遅延が減少し、所望の応答特性を得ることができる。

（第二実施形態）
次に、本発明の第二実施形態を図５及び図６を用いて説明する。下地電極層５の形成工程までは、第一実施形態の図１（ａ）〜（ｄ）及び図２（ａ）〜（ｂ）と同様である。

図５（ａ）は、導電性樹脂層の形成工程を説明する断面図である。導電性樹脂９は、エポキシ樹脂、シリコーン樹脂あるいはフェノール樹脂及びアクリル系の樹脂等をバインダーとして有機溶剤中に溶かされており、さらにその有機溶剤中に導電性粒子を分散させたペースト状の状態になっている。導電性粒子の材料には、金、銀、銅、ハンダ、その他用途に応じ様々な金属紛体を使用することが可能である。まず、導電性樹脂９のペーストを回転塗布法により半導体基板１の表面全体に形成する。このとき、導電性樹脂９のペーストは孔部４の内部全体に埋め込むように形成される。次に、導電性樹脂９のペーストを熱処理することにより硬化させる。熱処理温度は室温から２００℃程度までの間で所定の条件で行われる。ここで、孔部４に埋め込まれた導電性樹脂９は導通層７として機能する。
導電性樹脂９としては、例えばエポキシ樹脂に金属フィラーを分散させたもの等を用いる。なお、導電性樹脂９は、回転塗布法の代わりにスクリーン印刷やインクジェット法でも形成できる。

図５（ｂ）は、導電性樹脂の除去の工程を説明する断面図である。下地電極層５をエッチングストップ層として、ドライエッチング法にて導電性樹脂層９を除去する。その後、下地電極層５の表面を清浄化するための洗浄を行う。

図５（ｃ）は、バンプ電極８の領域形成用のフォトレジスト形成工程を説明する断面図である。この工程は、第一実施形態の図２（ｃ）と同様である。まず、フォトレジスト６を回転塗布法により半導体基板１の表面全体に形成する。次に露光及び現像を行い、孔部４を含んだ領域のフォトレジスト６を除去する。フォトレジスト６を除去した部分がバンプ電極形成領域５ａとなる。バンプ電極８の形成領域の面積は、孔部４の面積を含めておよそ１６００μｍ²である。

図６（ａ）は、バンプ電極８の形成工程を説明する断面図である。この工程は、第一実施形態の図３（ａ）と同様である。第一実施形態との差異は、本実施形態では導通層７がすでに導電性樹脂９を埋め込むことによって形成されていることである。本実施形態の場合、電解めっきによって金が形成されていく部分がほぼ平坦なので、バンプ電極８の形成後のその電極表面は、第一実施形態の場合よりも平坦性が高くなる。

図６（ｂ）は、フォトレジスト除去工程を説明する断面図である。この工程は、第一実施形態の図３（ｂ）と同様である。ずなわち、フォトレジスト６を除去することによりバンプ電極８の形状は、段差が生じ、マッシュルーム形状となる。

図６（ｃ）は、下地電極除去後のバンプ電極８の形成工程を説明する断面図である。この工程は、第一実施形態の図４と同様である。まず、フォトレジスト（図示せず）を回転塗布法により半導体基板１の表面全体に形成する。次に、露光及び現像を行い、フォトレジストのパターン形成を行う。次に、ウェットエッチング法にて下地電極層５をフォトレジストのパターンに従って除去する。最後に、フォトレジストを除去することにより本実施形態でのバンプ電極８は完成する。なお、下地電極層５の除去にはウェットエッチング法のかわりにドライエッチング法等の方法を用いてもよい。

本発明の第二実施形態の効果を以下に記載する。

（１０）バンプ電極８と半導体基板１の電極１ａの間の導通層７をバンプ電極８より柔軟な導電性樹脂９で形成することにより、実装時の衝撃加重を窒化シリコン層２の上に形成されたポリイミド層３との相乗効果で緩和することができる。したがって、バンプ電極８の直下に半導体素子等が形成されていたとしても、その半導体素子の破壊が防止することができる。

（１１）バンプ電極８の形成前に、孔部４に導電性樹脂９を埋め込んで導通層７を形成することにより、電解めっき法でのバンプ電極８を形成する部分が平坦になる。したがって、最終的にバンプ電極８の電極表面の平坦性が向上する。その結果、実装における熱圧着時の接合面積が大きくなり、接合強度が上がる。また、熱圧着の圧力を低減することができ、チップにかかる衝撃を低減できる。

（変形例）
本発明の実施形態に限らず、以下のように変形してもよい。

本実施形態では、下地電極５にＴｉ−Ｗを用いたが、Ｔｉ−Ｐｄ−Ａｕ、Ｔｉ−Ｃｕ、Ｃｒ−Ｃｕ等を用いてもよい。Ｔｉ及びＣｒは、半導体電極材料であるＡｌとの比着強度が高い材料である。一方、Ｐｄ、Ｐｔ、Ｃｕ、Ｗなどは、バンプ電極材料と付着強度が高い材料である。これら、下地電極材料はバリアメタルとしてバンプ電極材料と半導体電極材料との合金化による脆性破壊を防止する役割を果たす。

また、本実施形態では、保護絶縁層に窒化シリコン層を用いたが、酸化シリコン、酸窒化シリコンまたは耐湿性を有する絶縁膜を用いることもできる。また、緩衝膜が耐湿性を有するものであれば、保護絶縁膜を形成しないことも可能である。

また、本実施形態では、バンプ電極８に金を用いたが、Ａｕ−Ｓｎ等の金合金を用いることもできる。また、銅及び銅合金や銀及び銀合金等を用いることもできる。

また、本実施形態では、緩衝層３として感光性ポリイミドを用いたが、通常のポリイミド、シリコーン樹脂、エポキシ樹脂あるいはフェノール樹脂を用いることもできる。

また、本実施形態を以下のように変形することもできる。図７の（ａ）〜（ｃ）に、本発明の実施形態の変形例を示す。図７（ａ）は、導通層７の形状をテーパ（台形）形状にした半導体装置を示している。導通層７をテーパ形状にすることにより、バンプ電極８と導通層７が接触する首の部分の角度が鈍角となる。そのため、実装時の熱圧着による導通層７の首の部分に加わる応力の集中が低減される。したがって、バンプ電極８と導通層７の断線不良が低減できる。

図７（ｂ）は、導通層７の形状を逆テーパ形状にした半導体装置を示している。導通層７を逆テーパ形状にすることにより、半導体基板１の電極１ａと下地電極５及び下地電極５を介した導通層７との接触面積が大きくなる。したがって、電極１ａと下地電極５の密着性が上がり、実装時の衝撃による電極剥離等による断線不良を防止できる。これにより、実装工程の信頼性が向上する。

図７（ｃ）は、１つのバンプ電極８に複数の導通層７を形成した半導体装置を示している。一つのバンプ電極８に複数の導通層７を形成することにより、実装時の衝撃加重によるバンプ電極８と導通層７との断線を低減できる。すなわち、バンプ電極８と導通層７が一つ断線したとしても、残りの導通層７が断線していなければバンプ電極８は機能する。

なお、上記実施形態から導き出される技術的思想を以下に記載する。

（１）電極を有する半導体基板と、前記電極を保護する保護絶縁層と、前記保護絶縁層の上に形成された緩衝層と、前記保護絶縁層及び前記緩衝層を貫通するように前記電極上に設けられた複数の孔部と、前記緩衝層の表面、前記開孔部の内面及び前記電極表面にわたって形成された下地電極と、前記開孔部を導電性材料で埋め込むようにして形成された複数の導通層と、前記下地電極上及び前記導通層上に形成されたバンプ電極とを備え、前記導電性材料は、前記バンプ電極より柔軟な材料である半導体装置。

この構成によれば、複数の孔部、すなわち導通層が備えられていることにより、実装時の衝撃加重によるバンプ電極と導通層との断線を低減できる。すなわち、バンプ電極と導通層が一つ断線したとしても、残りの導通層が断線していなければバンプ電極は機能する。したがって、実装の信頼性が向上する利点がある。

（２）電極を有する半導体基板と、前記電極を保護する保護絶縁層と、前記保護絶縁層の上に形成された緩衝層と、前記保護絶縁層及び前記緩衝層を貫通するように前記電極上に設けられたテーパ形状の孔部と、前記緩衝層の表面、前記開孔部の内面及び前記電極表面にわたって形成された下地電極と、前記開孔部を導電性材料で埋め込むようにして形成された導通層と、前記下地電極上及び前記導通層上に形成されたバンプ電極とを備え、前記導電性材料は、前記バンプ電極より柔軟な材料である半導体装置。

この構成によれば、孔部をテーパ形状にすることにより導通層も当然テーパ形状になるので、バンプ電極と導通層が接触する首の部分の角度が鈍角となる。そのため、実装時の熱圧着による首の部分に加わる応力の集中が低減される。したがって、バンプ電極と導通層の断線不良が低減できる。

（３）電極を有する半導体基板と、前記電極を保護する保護絶縁層と、前記保護絶縁層の上に形成された緩衝層と、前記保護絶縁層及び前記緩衝層を貫通するように前記電極上に設けられた逆テーパ形状の孔部と、前記緩衝層の表面、前記開孔部の内面及び前記電極表面にわたって形成された下地電極と、前記開孔部を導電性材料で埋め込むようにして形成された導通層と、前記下地電極上及び前記導通層上に形成されたバンプ電極とを備え、前記導電性材料は、前記バンプ電極より柔軟な材料である半導体装置。

この構成によれば、半導体基板の電極と下地電極及び下地電極を介した導通層との接触面積が大きくなる。したがって、半導体電極と下地電極の密着性が上がり、実装時の衝撃等による電極剥離による断線不良を防止できる。これにより、実装工程の信頼性が向上する。

（ａ）〜（ｄ）は、第一実施形態における半導体装置の製造工程をそれぞれ示す模式断面図。 （ａ）〜（ｃ）は、第一実施形態における半導体装置の製造工程をそれぞれ示す模式断面図。 （ａ）〜（ｂ）は、第一実施形態における半導体装置の製造工程をそれぞれ示す模式断面図。 第一実施形態における半導体装置の製造工程をそれぞれ示す模式断面図。 （ａ）〜（ｃ）は、第二実施形態における半導体装置の製造工程をそれぞれ示す模式断面図。 （ａ）〜（ｃ）は、第二実施形態における半導体装置の製造工程をそれぞれ示す模式断面図。 （ａ）〜（ｃ）は、本発明の半導体装置の変形例における模式断面図。 本実施形態における半導体装置上に形成されたバンプ電極の配置を示す模式平面図。 本実施形態におけるバンプ電極表面の凹凸を示す模式平面図。 従来の半導体装置上に形成されたバンプ電極の配置を示す模式平面図。 従来のバンプ電極表面の凹凸を示す模式平面図。 従来のバンプ電極構造を示す模式断面図。

符号の説明

１…電極が形成された半導体基板、１ａ…半導体基板上の電極、２…保護絶縁層としての窒化シリコン層、３…緩衝層としてのポリイミド層、４…孔部、５…下地電極（層）、５ａ…バンプ電極形成領域、６…フォトレジスト、７…導通層、８…バンプ電極、９…導電性樹脂。

Claims (13)

1. 電極を有する半導体基板と、
   前記電極を保護する保護絶縁層と、
   前記保護絶縁層の上に形成された緩衝層と、
   前記保護絶縁層及び前記緩衝層を貫通するように前記電極上に設けられた孔部と、
   前記緩衝層の表面、前記孔部の内面及び前記電極表面にわたって形成された下地電極と、
   前記孔部を導電性材料で埋め込むようにして形成された導通層と、
   前記下地電極上及び前記導通層上に形成されたバンプ電極とを備え、
   前記導電性材料は前記バンプ電極より柔軟な材料であることを特徴とする半導体装置。
2. 電極を有する半導体基板と、
   前記電極を保護する保護絶縁層と、
   前記保護絶縁層の上に形成された緩衝層と、
   前記保護絶縁層及び前記緩衝層を貫通するように前記電極上に設けられた孔部と、
   前記緩衝層の表面、前記孔部の内面及び前記電極表面にわたって形成された下地電極と、
   前記孔部を導電性材料で埋め込むようにして形成された導通層と、
   前記下地電極上及び前記導通層上に形成されたバンプ電極とを備え、
   前記孔部の底面の面積と、前記下地電極及び前記導通層と接している前記バンプ電極の面積の比率が５以上１００以下であることを特徴とする半導体装置。
3. 電極を有する半導体基板と、
   前記電極を保護する保護絶縁層と、
   前記保護絶縁層の上に形成された緩衝層と、
   前記保護絶縁層及び前記緩衝層を貫通するように前記電極上に設けられた孔部と、
   前記緩衝層の表面、前記孔部の内面及び前記電極表面にわたって形成された下地電極と、
   前記孔部を導電性材料で埋め込むようにして形成された導通層と、
   前記下地電極上及び前記導通層上に形成されたバンプ電極とを備え、
   前記孔部の径に対する前記緩衝層の厚みの比が１以上３以下であることを特徴とする半導体装置。
4. 請求項１乃至３のいずれか一項に記載の半導体装置において、前記孔部及び前記導通層は前記バンプ電極の略中央に形成されていることを特徴とする半導体装置。
5. 請求項１乃至４のいずれか一項に記載の半導体装置において、前記緩衝層は感光性ポリイミドであることを特徴とする半導体装置。
6. 請求項２乃至５のいずれか一項に記載の半導体装置において、前記導通層内に埋め込まれる前記導電性材料は前記バンプ電極と同じ材料で形成されていることを特徴とする半導体装置。
7. 請求項２乃至５のいずれか一項に記載の半導体装置において、前記導電性材料は前記バンプ電極の材料より柔軟な材料であることを特徴とする半導体装置。
8. 請求項１乃至７のいずれか一項に記載の半導体装置において、前記バンプ電極は金あるいは金合金で形成されていることを特徴とする半導体装置。
9. 電極を有する半導体基板に電極を保護するための保護絶縁層を形成する工程と、
   前記保護絶縁層の上に緩衝層を形成する工程と、
   前記電極上に前記保護絶縁層と前記緩衝層を開孔して孔部を形成する工程と、
   前記緩衝層の表面、前記孔部の内面及び前記電極の上に下地電極層を形成する工程と、 前記下地電極層の上に、バンプ電極を形成するための領域を決定するパターンマスクを形成する工程と、
   前記バンプ電極の形成領域及び前記孔部の内面にバンプ電極及び導通層をめっき法により同時に形成する工程と、
   前記下地電極層の余分な部分を除去して下地電極を形成する工程と
   を備えたことを特徴とする半導体装置の製造方法。
10. 電極を有する半導体基板に電極を保護するための保護絶縁層を形成する工程と、
    前記保護絶縁層の上に緩衝層としての感光性ポリイミド層を形成する工程と、
    フォトリソグラフィー法により前記感光性ポリイミド層に孔部を形成する工程と、
    前記感光性ポリイミド層をマスクとして前記保護絶縁層を除去して孔部を形成する工程と、
    前記緩衝層の表面、前記孔部の内面及び前記電極の上に下地電極層を形成する工程と、 前記下地電極層の上に、バンプ電極を形成するためのバンプ電極形成領域を決定するパターンマスクを形成する工程と、
    前記バンプ電極形成領域と前記孔部の内面及びバンプ電極及び導通層をめっき法により同時に形成する工程と、
    前記下地電極層の余分な部分を除去して下地電極を形成する工程と
    を備えたことを特徴とする半導体装置の製造方法。
11. 電極を有する半導体基板に電極を保護するための保護絶縁層を形成する工程と、
    前記保護絶縁層の上に緩衝層を形成する工程と、
    前記電極上の前記保護絶縁層と前記緩衝層を開孔して孔部を形成する工程と、
    前記緩衝層の表面、前記孔部の内面及び前記電極の上に下地電極層を形成する工程と、 前記下地電極層の形成後の前記孔部の内部をバンプ電極材料よりも柔軟な導電性材料で埋め込むようにして導通層を形成する工程と、
    前記下地電極層の上に、バンプ電極を形成するための領域を決定するパターンマスクを形成する工程と、
    前記下地電極層の上及び前記導通層の上にバンプ電極を形成する工程と、
    前記下地電極層の余分な部分を除去して下地電極を形成する工程と
    を備えたことを特徴とする半導体装置の製造方法。
12. 請求項１１に記載の半導体装置の製造方法において、前記導電性材料は導電性樹脂であることを特徴とする半導体装置の製造方法。
13. 請求項１１又は１２に記載の半導体装置の製造方法において、前記緩衝層を感光性ポリイミドで形成し、前記孔部の形成工程では、フォトリソグラフィー法で前記感光性ポリイミドに孔部を形成するともに、当該孔部が形成された感光性ポリイミドをパターンマスクとして前記保護絶縁層に前記孔部を形成することを特徴とする半導体装置の製造方法。

Images