JP2008205249A

JP2008205249A - 半導体装置の製造方法

Info

Publication number: JP2008205249A
Application number: JP2007040511A
Authority: JP
Inventors: Tetsuya Naito; 哲也内藤; Shigeru Shimizu; 茂清水; Takashi Sato; 隆史佐藤; Junichi Takano; 純一高野
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2007-02-21
Filing date: 2007-02-21
Publication date: 2008-09-04
Anticipated expiration: 2027-02-21
Also published as: JP5060797B2

Abstract

【課題】Ａｇからなるバンプ電極をめっき法にて形成する工程のノンシアン化を実現する。
【解決手段】ｐ型拡散層７に達するコンタクトホール１１内を含む表面保護膜１０上にＴｉ膜からなるバリア導電性膜１２およびＰｄ膜からなるシード膜１３を形成した後、ｎ型高濃度基板１上にフォトレジスト膜１７を形成し、そのフォトレジスト膜１７に底部にてシード膜１３が露出する開口部１６を形成する。次いで、フォトレジスト膜１７を親水化した後に、めっき法にて開口部１６内にＡｇ膜を堆積することにより、バンプ電極ＢＭＰを形成する。
【選択図】図４

Description

本発明は、半導体装置の製造技術に関し、特に、めっき法にて突起電極（バンプ電極）を形成する工程に適用して有効な技術に関するものである。

特開２００２−４３３４７号公報（特許文献１）には、Ａｇ（銀）バンプとリードとが圧着接続されて形成されるガラスパッケージダイオードの製造工程において、Ａｇバンプの圧着接続面の凹凸および粒径が１μｍ以下となり、バンプ硬度が１００ビッカス硬度（Ｈｖ）以上となるようにＡｇバンプ形成時のめっき条件もしくはめっき液への添加剤を設定する技術が開示されている。
特開２００２−４３３４７号公報

ガラスパッケージダイオードを製造するに当たり、バンプ電極を形成する工程においては、シアン系材料が用いられている。本発明者らは、バンプ電極形成工程の作業の安全性を向上するために、バンプ電極形成工程のノンシアン化について検討している。その中で、本発明者らは以下のような課題を見出した。

すなわち、Ａｇ（銀）からなるバンプ電極をめっき法にて形成する際に、シード層としては、バンプ電極と同種金属であるＡｇを用いるのが最も適している。Ａｇは、容易に酸化物を形成しやすいことから、めっき処理開始前にシード層となるＡｇの表面の清浄化（酸化物層の除去）が必要である。このシード層となるＡｇの表面の清浄化には、毒性を有するシアン化カリウムが用いられており、薬品の管理および取り扱いに多大な注意が求められている。シアンおよびシアン化カリウム等のシアン化合物は、施錠ができる個別のクリーンルーム等の閉空間で管理し、さらにその閉空間から大気流出しないようにし、必要に応じて局所排気も行うこと等が法規定され、これらを満たすようなシアン化カリウムの管理は、高度な技術が求められるばかりか多大なコストがかかってしまう課題がある。

また、シアン化カリウム以外では、シード層となるＡｇの表面の清浄化ができず、バンプ電極形成工程のノンシアン化の実現が困難となっている。

本発明の目的は、Ａｇからなるバンプ電極をめっき法にて形成する工程のノンシアン化を実現できる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体装置の製造方法は、めっき法にて形成された突起電極を有する半導体装置の製造方法であり、
（ａ）半導体基板の主面上に前記突起電極を形成する際のシード層となる第１金属膜を形成する工程、
（ｂ）前記第１金属膜上にマスキング層を形成し、前記マスキング層に選択的に前記第１金属膜に達する開口部を形成する工程、
（ｃ）前記開口部の存在下で前記マスキング層に親水化処理を施す工程、
（ｄ）前記（ｃ）工程後、前記めっき法にて前記開口部内から銀を主成分とする第２金属膜を成長させ、前記第２金属膜から前記突起電極を形成する工程、
を含み、
前記第１金属膜は、前記（ｃ）工程時に表面が酸化されない金属を主成分とするものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

すなわち、Ａｇからなるバンプ電極（突起電極）をめっき法にて形成する工程において、シード層をパラジウム膜から形成してシード層の酸化を防ぐので、バンプ電極形成工程のノンシアン化を実現できる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。

また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
本実施の形態１の半導体装置は、たとえばダイオードを含むものである。この本実施の形態１の半導体装置について、その製造工程に沿って図１〜図２０を用いて説明する。

まず、図１に示すように、ｎ型不純物（たとえばＳｂ（アンチモン））が高濃度でドープされたＳｉ（シリコン）からなるウエハ状のｎ型高濃度基板１（半導体基板）を用意する。このｎ型高濃度基板１にドープされたｎ型不純物の濃度は、たとえば１×１０^１９個／ｃｍ^３〜１×１０^２０個／ｃｍ^３程度とすることを例示できる。

続いて、ｎ型高濃度基板１の主面上にｎ型不純物（たとえばＰ（リン））がドープされたｎ型のＳｉ層をエピタキシャル成長させることにより、ｎ型低濃度層２を形成する。このｎ型低濃度層２は、抵抗率が約１００Ωｃｍ以上であり、その厚さは、たとえば約１５μｍ程度とし、ドープされたｎ型不純物の濃度は、１×１０^１６個／ｃｍ^３〜１×１０^１９個／ｃｍ^３程度とすることを例示できる。

続いて、ｎ型高濃度基板１に熱酸化処理を施し、ｎ型低濃度層２の表面に膜厚０．４μｍ〜１μｍ程度の酸化シリコン膜３を形成する。

次に、ｎ型低濃度層２の表面の酸化シリコン膜３上にフォトレジスト膜（図示は省略）を成膜し、このフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、開口部を形成する。続いて、そのフォトレジスト膜をマスクとして酸化シリコン膜３をエッチングし、ｎ型低濃度層２の表面の酸化シリコン膜３に次の工程において形成するｐ型拡散層を形成するための開口部６を選択的に形成する。

次に、上記フォトレジスト膜を除去した後、開口部６内を含むｎ型低濃度層２上に、たとえばＰＢＦ（Poly Boron Film）などのドーピング材料を塗布する。続いて、約９００℃程度の雰囲気中にてｎ型高濃度基板１をアニールすることにより、そのｎ型低濃度層２にｐ型不純物であるＢ（ホウ素）をドーピングし、ｐ型拡散層７を形成する。続いて、Ｎ_２（窒素）雰囲気中において、ｎ型高濃度基板１に約１０００℃程度の熱処理を施すことにより、ｐ型拡散層７とｎ型低濃度層２とによるｐｎ接合を形成し、ダイオード素子を形成することができる。

次に、図２に示すように、熱酸化法を用いてｐ型拡散層７の表面に酸化膜９を形成する。続いて、開口部６内を含む酸化シリコン膜３上に酸化シリコン膜およびＰＳＧ（Phospho Silicate Glass）膜を順次堆積することにより、酸化シリコン膜とＰＳＧ膜とからなる表面保護膜１０を形成する。続いて、フォトレジスト膜（図示は省略）をマスクにして酸化膜９および表面保護膜１０をエッチングし、ｐ型拡散層７に達するコンタクトホール１１を形成する。

続いて、コンタクトホール１１内を含む表面保護膜１０上に、たとえばスパッタリング法で膜厚３５００Å程度のＴｉ（チタン）膜を堆積することにより、バリア導電性膜（第１導電性膜）１２を形成する。このバリア導電性膜１２は、後の工程でコンタクトホール１１上に形成するバンプ電極の主成分であるＡｇがｎ型高濃度基板１（ｎ型低濃度層２およびｐ型拡散層７も含む）中に拡散してしまうことを防ぐ機能を有する。Ａｇのｎ型高濃度基板１への拡散を防ぐという点では、バリア導電性膜１２としてＣｒ等の他の金属を用いることも考えられるが、Ｔｉは、Ｃｒ等の金属と比較すると環境に有害なイオンを形成しないので、材料の管理上容易に扱うことができるという利点を有する。

続いて、たとえばスパッタリング法でバリア導電性膜１２上に膜厚１７５０Å程度のＰｄ（パラジウム）膜を堆積することにより、シード膜（第１金属膜）１３を形成する。このシード膜１３は、後の工程でコンタクトホール１１上にバンプ電極をめっき法にて形成する際にシード層として用いられる。本実施の形態１では、このシード膜１３およびシード膜１３の下層のバリア導電性膜１２の２層を併せてＵＢＭ（Under Bump Metal）１４とする。次いで、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜（図示は省略）をマスクとしたエッチングにより、ＵＢＭ１４をパターニングする。次いで、ｎ型高濃度基板１に４５０℃程度の熱処理を施すことにより、シード膜１３を形成するＰｄとバリア導電性膜１２を形成するＴｉとの合金層を形成する。ＰｄとＴｉとの合金層は、エッチングが困難であることから、この合金層を形成するための熱処理は、ＵＢＭ１４のパターニング後に行うことが好ましい。

次に、図３に示すように、ｎ型高濃度基板１上にＡｌ（アルミニウム）膜１５を堆積した後、フォトリソグラフィ技術によってパターニングされＡｌ膜１５に達する開口部１６を有するフォトレジスト膜（マスキング層）１７をマスクとして、ＵＢＭ１４上のＡｌ膜１５をエッチングし、シード膜１３を開口部１６の底部に露出させる。

次に、図４に示すように、Ｏ_２とプラズマを用いたアッシング処理によりフォトレジスト膜１７を親水化する。続いて、めっき法により開口部１６内にＡｇ膜（第２金属膜）を堆積することにより、バンプ電極（突起電極）ＢＭＰを形成する。この時、バンプ電極ＢＭＰの形成工程におけるノンシアン化の実現を目的とすると、用いるめっき液としては、ノンシアン系Ａｇめっき液（ＡｇＮＯ_３）を例示することができる。

ところで、バンプ電極ＢＭＰとなるＡｇ膜をめっき法にて堆積する場合のシード層（シード膜１３）としては、バンプ電極ＢＭＰとの接着性を考慮すると、同種のＡｇ膜を用いることが考えられる。シード層をＡｇ膜とした場合には、上記Ｏ_２とプラズマを用いたフォトレジスト膜１７のアッシング処理時に、開口部１６の底部に露出したシード層の表面が酸化してしまうことになる。その後のめっき処理は、そのシード層の酸化部分（Ａｇ_２Ｏ）が除去された状態で行われる必要があることから、めっき処理が行われる前にシード層の酸化部分の除去処理を行うことになる。バンプ電極ＢＭＰの形成工程におけるノンシアン化の実現を目的とすると、このシード層の酸化部分を除去するに当たり、理論（化学式）上使用可能なノンシアン系薬品は、たとえば過酸化水素水（Ｈ_２Ｏ_２）、硝酸（ＨＮＯ_３）およびノンシアン系Ａｇめっき液（ＡｇＮＯ_３）が挙げられる。すなわち、理論上では、過酸化水素水を用いた場合には、Ａｇ_２Ｏ＋Ｈ_２Ｏ_２→２Ａｇ＋Ｈ_２Ｏ＋Ｏ_２となり、硝酸を用いた場合には、Ａｇ_２Ｏ＋２ＨＮＯ_３→２ＡｇＮＯ_３＋Ｈ_２Ｏとなり、ノンシアン系Ａｇめっき液を用いた場合には、２Ａｇ_２Ｏ＋ＡｇＮＯ_３→４Ａｇ＋ＡｇＮＯ_３＋Ｏ_２となるからである。しかしながら、本発明者らが行った実験によれば、いずれのノンシアン系薬品もシード層の酸化部分（Ａｇ_２Ｏ）を除去することができなかった。

そこで、本実施の形態１では、前述したようにシード層（シード膜１３）として酸化し難いＰｄ膜を用いている。それにより、シード層の酸化部分を除去する工程自体を省略することができるので、本実施の形態１の半導体装置を製造するＴＡＴ（Turn Around Time）を短縮化することができる。また、バンプ電極ＢＭＰの形成工程をノンシアン化できるので、シアン系薬品の管理時に求められる多大な手間およびコストを削減することが可能となる。

次に、図５に示すように、フォトレジスト膜１７を除去する。続いて、バンプ電極ＢＭＰをマスクとしてＡｌ膜１５をエッチングし、除去する。

次に、図６に示すように、ｎ型高濃度基板１の裏面をグラインディングにより研削し、後述するパッケージ形態に合わせて、ｎ型高濃度基板１を薄くする。続いて、たとえばスピンエッチング装置を用いたウエットエッチング法により、ｎ型高濃度基板１の裏面をエッチングする。

続いて、ｎ型高濃度基板１を洗浄した後、たとえばスパッタリング法を用いてｎ型高濃度基板１の裏面にＡｕＳｂ（金アンチモン）−Ａｇ膜を蒸着し、裏面電極１８を形成する。続いて、ｎ型高濃度基板１をダイシングにより分割し、単位素子のダイオードを有する半導体チップ１９を形成する。

次に、図７に示すように、ジュメット電極形成用の比較的長いジュメット線を用意する。このジュメット線は、たとえばＦｅ（鉄）およびＮｉを主成分とする合金から形成された円柱状の芯部と、その芯部の外周に形成されたＣｕを主成分とする被覆層とから形成されている。続いて、そのジュメット線を、たとえばダイヤモンドカッターなどを用いて所定の長さに切断し、ジュメット電極２１、２２を形成する。なお、ジュメット電極２２については、後の工程で用いるため、図７中での図示は省略する。

次に、外部リード２３をジュメット電極２１の端面の中心位置またはその近傍に接続（溶接）し、外部リード２４をジュメット電極２２の端面の中心位置またはその近傍に接続（圧着）する。この外部リード２３とジュメット電極２１との接続、および外部リード２４とジュメット電極２２との接続には、たとえばアーク溶接法またはスポット溶接法などを適用することができる。また、ジュメット電極２１、２２形成用のジュメット線の断面に外部リード２３（外部リード２４）を接続（溶接）した後に、ジュメット線を切断して、外部リード２３（外部リード２４）が接続（溶接）されたジュメット電極２１（ジュメット電極２２）を形成することもできる。なお、外部リード２４およびジュメット電極２２については、外部リード２３およびジュメット電極２１とほぼ同様の構造となるので、図７中での図示は省略する。

次に、組立用治具２５を用いてガラス封止を行う。組立用治具２５の上面には、複数の円形の孔部２６が格子状に設けられている。孔部２６は、組立用治具２５の上面に形成されている。上記のように外部リード２３を接続したジュメット電極２１を、組立用治具２５の各孔部２６内に、ジュメット電極２１側を上に（外部リード２３側を下に）向けて挿入する。

次に、ガラス封止体となるガラス管２７をジュメット電極２１に嵌め合わせる。

次に、図８に示すように、ガラス管２７内に、半導体チップ１９を投入する。これにより、半導体チップ１９が、ガラス管２７の孔内のジュメット電極２１上に配置される。この際、半導体チップ１９の主面（バンプ電極ＢＭＰ形成側の面）または裏面（裏面電極１８形成側の面）のいずれが上方を向いていてもよい。

次に、図９に示すように、組立用治具２５の孔部２６内に、外部リード２４が接続されたジュメット電極２２を、ジュメット電極２２側を下に（外部リード２４側を上に）向けて挿入（投入）する。これにより、ジュメット電極２２はガラス管２７の孔内に嵌め合わされる。半導体チップ１９は、ジュメット電極２１、２２により挟まれる。そして、必要に応じて加圧器具（図示は省略）を用いてジュメット電極２２に対して荷重を加えることにより、半導体チップ１９に対してジュメット電極２１、２２を押圧した状態とする。

次に、ジュメット電極２１、２２、半導体チップ１９およびガラス管２７がセットされた組立用治具２５をガラス封止用の加熱装置（図示は省略）に投入し、所定の温度で加熱する。これにより、ガラス管２７が溶融して、ガラス管２７がジュメット電極２１、２２の外周面に融着する。加熱の後、冷却されてガラス管２７が硬化してガラス封止体となる。これにより、各部材が固定され、図１０に示すようなダイオードのパッケージが製造される。ガラス封止体とジュメット電極２１、２２の外周とが接着されるので、ジュメット電極２１とジュメット電極２２との間に位置する半導体チップ１９は気密封止される。製造されたパッケージは、組立用治具２５から取り出され、パッケージの極性を調べるための試験が行われ、パッケージのアノード側とカソード側とが判別され、必要に応じてマーキングが行われる。また、パッケージの配線基板への実装工程では、外部リード２３、２４が配線基板の配線パターンにはんだなどを介して接続される。

上記の本実施の形態１では、シード膜１３としてＰｄ膜を用いる場合について説明したが、Ｐｄ膜の代わりにＰｄシリサイド膜を用いても同様の効果を得ることができる。また、Ｐｄシリサイド膜を用いた場合には、下層のバリア導電性膜１２およびｐ型拡散層７との接着性（接着強度）を向上することができる。

（実施の形態２）
次に、本実施の形態２の半導体装置について、その製造工程に沿って図１１〜図１４を用いて説明する。

本実施の形態２の半導体装置の製造工程は、前記実施の形態１におけるコンタクトホール１１（図２参照）を形成する工程までは同様である。その後、図１１に示すように、コンタクトホール１１内を含む表面保護膜１０上に導電性膜１２Ａを堆積する。本実施の形態１において、この導電性膜１２Ａとしては、スパッタリング法で堆積したＷ（タングステン）膜を例示することができる。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとして導電性膜１２Ａをエッチングし、コンタクトホール１１内の導電性膜１２Ａを残す。

次に、図１２に示すように、前記実施の形態１と同様の工程（図２参照）でバリア導電性膜１２およびシード膜１３を堆積してＵＢＭ１４を形成し、次いでＵＢＭ１４をパターニングする。続いて、熱処理によりシード膜１３を形成するＰｄとバリア導電性膜１２を形成するＴｉとの合金層を形成する。

次に、図１３に示すように、前記実施の形態１と同様の工程（図３参照）でＡｌ膜１５を堆積し、開口部１６を有するフォトレジスト膜１７をマスクとして、ＵＢＭ１４上のＡｌ膜１５をエッチングすることによりシード膜１３を開口部１６の底部に露出させる。

続いて、前記実施の形態１において図４〜図６を用いて説明した工程と同様の工程を経て本実施の形態２の半導体チップ１９を得る（図１４参照）。その後、前記実施の形態１において図７〜図１０を用いて説明した工程と同様の工程を経て本実施の形態２のダイオードのパッケージを製造することができる。

上記の本実施の形態２によれば、ＵＢＭ１４下に配置されたＷ膜からなる導電性膜１２Ａがコンタクトホール１１の底部でｐ型拡散層７と接触する。それにより、コンタクトホール１１の底部にてショットキー接触を形成することができ、このショットキー接触部にて仕事関数を確保することができる。すなわち、本実施の形態２によれば、Ｗ膜からなる導電性膜１２Ａを配置することにより、ダイオード素子の仕事関数を適宜調節することが可能となる。

また、導電性膜１２ＡをＰｄシリサイド膜としてもよい。それにより、導電性膜１２Ａと上層のバリア導電性膜１２との接着性（接着強度）を向上することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

たとえば、前記実施の形態では、バンプ電極下のＵＢＭ中のバリア導電性膜をＴｉ膜から形成する場合について説明したが、バリア導電性膜をＴｉＷ膜から形成してもよい。また、バリア導電性膜をＰｄ膜とし、シード膜と合わせてＵＢＭをＰｄ膜単層で形成してもよい。

本発明の半導体装置の製造方法は、めっき法で堆積したＡｇを主成分とするバンプ電極を有する半導体装置の製造工程に広く適用することができる。

本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。図１に続く半導体装置の製造工程中の要部断面図である。図２に続く半導体装置の製造工程中の要部断面図である。図３に続く半導体装置の製造工程中の要部断面図である。図４に続く半導体装置の製造工程中の要部断面図である。図５に続く半導体装置の製造工程中の要部断面図である。本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。図７に続く半導体装置の製造工程中の要部断面図である。図８に続く半導体装置の製造工程中の要部断面図である。本発明の一実施の形態である半導体装置の要部断面図である。本発明の他の実施の形態である半導体装置の製造方法を説明する要部断面図である。図１１に続く半導体装置の製造工程中の要部断面図である。図１２に続く半導体装置の製造工程中の要部断面図である。図１３に続く半導体装置の製造工程中の要部断面図である。

符号の説明

１ｎ型高濃度基板（半導体基板）
２ｎ型低濃度層
３酸化シリコン膜
６開口部
７ｐ型拡散層
９酸化膜
１０表面保護膜
１１コンタクトホール
１２バリア導電性膜（第１導電性膜）
１２Ａ導電性膜
１３シード膜（第１金属膜）
１４ＵＢＭ
１５Ａｌ膜
１６開口部
１７フォトレジスト膜（マスキング層）
１８裏面電極
１９半導体チップ
２１、２２ジュメット電極
２３、２４外部リード
２５組立用治具
２６孔部
２７ガラス管
ＢＭＰバンプ電極（突起電極）

Claims

めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
（ａ）半導体基板の主面上に前記突起電極を形成する際のシード層となる第１金属膜を形成する工程、
（ｂ）前記第１金属膜上にマスキング層を形成し、前記マスキング層に選択的に前記第１金属膜に達する開口部を形成する工程、
（ｃ）前記開口部の存在下で前記マスキング層に親水化処理を施す工程、
（ｄ）前記（ｃ）工程後、前記めっき法にて前記開口部内から銀を主成分とする第２金属膜を成長させ、前記第２金属膜から前記突起電極を形成する工程、
を含み、
前記第１金属膜は、前記（ｃ）工程時に表面が酸化されない金属を主成分とすることを特徴とする半導体装置の製造方法。
めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
（ａ）半導体基板の主面上に前記突起電極を形成する際のシード層となる第１金属膜を形成する工程、
（ｂ）前記第１金属膜上にマスキング層を形成し、前記マスキング層に選択的に前記第１金属膜に達する開口部を形成する工程、
（ｃ）前記開口部の存在下で前記マスキング層に親水化処理を施す工程、
（ｄ）前記（ｃ）工程後、前記めっき法にて前記開口部内から銀を主成分とする第２金属膜を成長させ、前記第２金属膜から前記突起電極を形成する工程、
を含み、
前記第１金属膜は、パラジウム、もしくはパラジウムとシリコンとの化合物を主成分とすること特徴とする半導体装置の製造方法。
めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
（ａ）半導体基板の主面上に第１導電性膜を形成する工程、
（ｂ）前記第１導電性膜上に前記突起電極を形成する際のシード層となる第１金属膜を形成する工程、
（ｃ）前記第１金属膜上にマスキング層を形成し、前記マスキング層に選択的に前記第１金属膜に達する開口部を形成する工程、
（ｄ）前記開口部の存在下で前記マスキング層に親水化処理を施す工程、
（ｅ）前記（ｄ）工程後、前記めっき法にて前記開口部内から銀を主成分とする第２金属膜を成長させ、前記第２金属膜から前記突起電極を形成する工程、
を含み、
前記第１金属膜は、パラジウム、もしくはパラジウムとシリコンとの化合物を主成分とし、
前記第１導電性膜は、前記第２金属膜の前記半導体基板への拡散を防ぐ材料を主成分とすること特徴とする半導体装置の製造方法。
めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
（ａ）半導体基板の主面上に第１導電性膜を形成する工程、
（ｂ）前記第１導電性膜上に前記突起電極を形成する際のシード層となる第１金属膜を形成する工程、
（ｃ）前記第１金属膜上にマスキング層を形成し、前記マスキング層に選択的に前記第１金属膜に達する開口部を形成する工程、
（ｄ）前記開口部の存在下で前記マスキング層に親水化処理を施す工程、
（ｅ）前記（ｄ）工程後、前記めっき法にて前記開口部内から銀を主成分とする第２金属膜を成長させ、前記第２金属膜から前記突起電極を形成する工程、
を含み、
前記第１金属膜は、パラジウム、もしくはパラジウムとシリコンとの化合物を主成分とし、
前記第１導電性膜は、パラジウム、チタン、チタンタングステン、もしくはパラジウムとシリコンとの化合物を主成分とすること特徴とする半導体装置の製造方法。
めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
（ａ）半導体基板の主面上に第１導電性膜を形成する工程、
（ｂ）前記第１導電性膜上に前記突起電極を形成する際のシード層となる第１金属膜を形成する工程、
（ｃ）前記第１金属膜および前記第１導電性膜をパターニングする工程、
（ｄ）前記（ｃ）工程後、前記第１金属膜および前記第１導電性膜に熱処理を施す工程、
（ｅ）前記（ｄ）工程後、前記第１金属膜上にマスキング層を形成し、前記マスキング層に選択的に前記第１金属膜に達する開口部を形成する工程、
（ｆ）前記開口部の存在下で前記マスキング層に親水化処理を施す工程、
（ｇ）前記（ｆ）工程後、前記めっき法にて前記開口部内から銀を主成分とする第２金属膜を成長させ、前記第２金属膜から前記突起電極を形成する工程、
を含み、
前記第１金属膜は、パラジウムを主成分とし、
前記第１導電性膜は、チタンを主成分し、
前記（ｄ）工程では、前記熱処理により前記パラジウムと前記チタンとの合金層を形成すること特徴とする半導体装置の製造方法。