JPWO2018150781A1 - 薄膜デバイスおよび薄膜デバイスの製造方法 - Google Patents

薄膜デバイスおよび薄膜デバイスの製造方法 Download PDF

Info

Publication number
JPWO2018150781A1
JPWO2018150781A1 JP2018548241A JP2018548241A JPWO2018150781A1 JP WO2018150781 A1 JPWO2018150781 A1 JP WO2018150781A1 JP 2018548241 A JP2018548241 A JP 2018548241A JP 2018548241 A JP2018548241 A JP 2018548241A JP WO2018150781 A1 JPWO2018150781 A1 JP WO2018150781A1
Authority
JP
Japan
Prior art keywords
layer
metal layer
adhesion
wiring electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018548241A
Other languages
English (en)
Other versions
JP6562161B2 (ja
Inventor
奏子 深堀
奏子 深堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018150781A1 publication Critical patent/JPWO2018150781A1/ja
Application granted granted Critical
Publication of JP6562161B2 publication Critical patent/JP6562161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

再配線層の配線電極から発生するマイグレーションを抑制する。薄膜デバイス(10)は、基材部と、基材部の表面側に形成された再配線層と、を備える。再配線層は、基材部側から順次配置された樹脂絶縁層(53)の表面部(530)および樹脂絶縁層(71)、金属層(61、62)、および、密着層(91、92)を含む。金属層(61)と密着層(91)とは第1配線電極を構成し、金属層(62)と密着層(92)とは第2配線電極を構成する。これらの配線電極は、樹脂絶縁層(53)の表面部(530)と樹脂絶縁層(71)との界面に配置されている。第1の配線電極の端部において、この界面に沿って、密着層(91)は、金属層(61)よりも第1の所定長さだけ突出している。

Description

本発明は、再配線層を備える薄膜デバイスに関する。
従来、各種の薄膜デバイスが提案されている。例えば、特許文献1、2の薄膜デバイスでは、基材部内に形成された抵抗、キャパシタ等の機能素子部を備える。
再配線層は、基材部の表面側に形成されている。再配線層の配線電極には、銅等の金属が用いられている。配線電極は、外部接続用端子として機能する部分を除き、一般的に保護用の樹脂絶縁層で覆われている。
国際公開第2016/181710号明細書 国際公開第2016/136564号明細書
しかしながら、特許文献1、2に記載の薄膜デバイスの構造では、保護用の樹脂絶縁層を備えていても、正極側の配線電極と負極側の配線電極との間に電圧が印加された状態において、水分によって、マイグレーションが発生し、配線電極を形成する金属を含むデンドライト(樹枝状結晶)が形成されてしまうことがある。
デンドライト(樹枝状結晶)が形成されると、正極側の配線電極と負極側の配線電極との間の絶縁耐圧が低下して、薄膜デバイスの機能の低下、信頼性の低下を引き起こしてしまう。
したがって、本発明の目的は、再配線層の配線電極から発生するマイグレーションを抑制する薄膜デバイスを提供することにある。
この発明の薄膜デバイスは、基材部と、基材部の表面側に形成された再配線層と、を備える。再配線層は、基材部側から順次配置された第1樹脂絶縁層および第2樹脂絶縁層と、配線電極と、を含む。配線電極は、第1樹脂絶縁層と第2樹脂絶縁層との界面に配置されている。配線電極は、少なくとも第1配線電極を備える。第1配線電極は、第1樹脂絶縁層の表面に配置された密着層と、密着層の表面に配置された金属層と、を備える。第1配線電極の端部において、界面に沿って、密着層は、金属層よりも第1の所定長さだけ突出している。
この構成では、金属層の裏面の全面は密着層のみに当接し、金属層が界面に接していない。これにより、金属層と界面との間に隙間が生じることなく、水分が浸入したり、水蒸気が隙間で毛細管現象により水分になることが抑制され、マイグレーションの発生が抑制される。
また、この発明の薄膜デバイスでは、次の構成であることが好ましい。基材部の表面または内部には、正極端子と負極端子とを有する機能素子が備えられている。配線電極は、正極端子に接続する第1配線電極と、負極端子に接続する第2配線電極とを、備える。第2配線電極に対向する第1配線電極の端部において、界面に沿って、第1配線電極の密着層は、第1配線電極の金属層よりも第1の所定長さだけ突出している。
この構成では、正極側の金属層における負極に対向する端部、すなわちマイグレーションが発生し易い箇所において、金属膜の裏面の全面は密着層のみに当接し、金属層が界面に接していない。これにより、マイグレーションが発生する正極側において、金属層と界面との間に水分が浸入することが抑制される。
また、この発明の薄膜デバイスでは、金属層の厚みは、密着層の厚みよりも大きいことが好ましい。
これにより、配線電極が保護用の樹脂絶縁層に覆われる場合に、金属層の端部に保護用の樹脂絶縁層が密着して緻密になる。これにより、マイグレーションの発生が更に抑制される。
また、この発明の薄膜デバイスでは、金属層は銅もしくは銅を主成分とする合金であり、密着層は、チタンまたはチタンを主成分とする材質であることが好ましい。
この構成では、金属層と密着層とを、再配線層の配線電極を形成する入手が容易な材質で実現しながら、上述のマイグレーションの発生が抑制される。
また、この発明の薄膜デバイスでは、次の構成であってもよい。金属層は、第1樹脂絶縁層の表面に配置された密着層が密着される第1面と、第1面に対向する第2面とを有する。配線電極は、第2面に密着した密着層を備える。第2面に密着した密着層は、第1樹脂絶縁層の表面に配置された密着層と同じ材質である。第1配線電極の端部において、界面に沿って、第2面に密着した密着層は、金属層よりも第2の所定長さだけ突出している。
この構成では、第1配線電極を覆う保護用の樹脂絶縁層と配線電極との密着性が向上する。
また、この発明の薄膜デバイスでは、第1の所定長さ、または、第2の所定長さは、金属層の厚み以上であることが好ましい。
この構成では、ウエットエッチング等を用いる製造方法を適用した場合に、金属層と密着層との段差が確実に形成される。
また、この発明は、密着層と金属層とを有する配線電極を含む再配線層を備えた薄膜デバイスの製造方法であり、次の各工程を実行する。薄膜デバイスの製造方法は、再配線層における下地の樹脂絶縁層の表面に密着層を形成する工程と、密着層の表面に金属層を形成する工程と、金属層の表面にレジスト膜を形成する工程と、を実行する。この薄膜デバイスの製造方法は、1つのレジスト膜のレジストパターンを用いて、金属層を選択エッチングする工程と、前記密着層を選択エッチングする工程と、金属層を追加エッチングする工程とを実行する。また、この薄膜デバイスの製造方法は、レジスト膜を剥離する工程を実行する。
この製造方法を用いることによって、上述の構成を備える薄膜デバイスを、簡素なフローで製造できる。
この発明によれば、再配線層の配線電極から発生するマイグレーションを抑制できる。
本発明の第1の実施形態に係る薄膜デバイスの構造を示す側面断面図である。 本発明の第1の実施形態に係る薄膜デバイスの再配線層の構成を示す拡大した部分側面断面図である。 本発明の第1の実施形態に係る薄膜デバイスの再配線層の構成を示す拡大した平面図である。 本発明の第1の実施形態に係る薄膜デバイスの再配線層の配線電極の製造方法を示すフローチャートである。 (A)−(F)は、図4に示すそれぞれの工程での再配線層部分の形状を模式的に示す部分側面断面図である。 本発明の第2の実施形態に係る薄膜デバイスの構造を示す側面断面図である。 本発明の第2の実施形態に係る薄膜デバイスの再配線層の構成を示す拡大した部分側面断面図である。 本発明の第2の実施形態に係る薄膜デバイスの再配線層の配線電極の製造方法を示すフローチャートである。 (A)−(G)は、図8に示すそれぞれの工程での再配線層部分の形状を模式的に示す部分側面断面図である。 本発明の第3の実施形態に係る薄膜デバイスの再配線層の配線電極の構造を示す拡大平面図である。
本発明の第1の実施形態に係る薄膜デバイスについて、図を参照して説明する。図1は、本発明の第1の実施形態に係る薄膜デバイスの構造を示す側面断面図である。図2は、本発明の第1の実施形態に係る薄膜デバイスの再配線層の構成を示す拡大した部分側面断面図である。図3は、本発明の第1の実施形態に係る薄膜デバイスの再配線層の構成を示す拡大した平面図である。
図1に示すように、薄膜デバイス10は、ベース基板20、キャパシタ層30、絶縁体層41、42、基材入出力電極51、52、金属層61、62、樹脂絶縁層53、樹脂絶縁層71、端子電極81、82、および、密着層91、92を備える。
薄膜デバイス10はいわゆる薄膜キャパシタのデバイスであって、ベース基板20の上に薄膜プロセスによって、キャパシタ層、および、上述の各構成要素を形成したものである。キャパシタが本発明の「機能素子」に対応する。
ベース基板20は、半導体基板または絶縁性基板である。ベース基板20は、平面視して矩形である。キャパシタ層30は、ベース基板20の表面に形成されている。キャパシタ層30は、複数の第1キャパシタ電極31、複数の第2キャパシタ電極32、複数の誘電体層33を備える。より具体的には、キャパシタ層30は、次の構成からなる。ベース基板20の表面には、キャパシタ用の密着層として機能する誘電体層33が形成されている。このキャパシタ用の密着層の表面には、第1キャパシタ電極31、誘電体層33、および、第2キャパシタ電極32が順に形成されている。第1キャパシタ電極31と第2キャパシタ電極32とは、誘電体層33を挟んで対向している。第2キャパシタ電極32の表面には、さらに、誘電体層33が形成されている。以下、この層構造が繰り返されることによって、積層方向に並ぶ複数の第1キャパシタ電極31と複数の第2キャパシタ電極32とがそれぞれに誘電体層33を挟んで対向する。
複数の第1キャパシタ電極31は、正極側の電極であり、複数の第2キャパシタ電極32は、負極側の電極である。
絶縁体層41は、ベース基板20の表面側の略全面を覆う形状である。この際、絶縁体層41は、キャパシタ層30の表面および側面を覆っている。絶縁体層41は、耐湿性保護膜として機能する。これにより、キャパシタ層30は、絶縁体層41とベース基板20とによって全面が覆われ、湿度等の外部環境から保護される。絶縁体層42は、絶縁体層41の表面(ベース基板20に当接する側の面と反対側の面)に形成されている。
絶縁体層41および絶縁体層42には、厚み方向に延びる複数のコンタクトホール501、502が形成されている。複数のコンタクトホール501の一方端は、複数の第1キャパシタ電極31のいずれかに接続されており、複数のコンタクトホール501の他方端は、絶縁体層42の表面に露出している。複数のコンタクトホール502の一方端は、複数の第2キャパシタ電極32のいずれかに接続されており、複数のコンタクトホール502の他方端は、絶縁体層42の表面に露出している。
基材入出力電極51、52は、平膜状であって、絶縁体層42の表面に形成されている。基材入出力電極51、52は、図示を省略しているが、それぞれ複数である。基材入出力電極51は、複数のコンタクトホール501を介して、第1キャパシタ電極31に接続されている。基材入出力電極51が薄膜デバイス10の正極端子に対応する。基材入出力電極52は、複数のコンタクトホール502を介して、第2キャパシタ電極32に接続されている。基材入出力電極52が薄膜デバイス10の負極端子に対応する。
これらベース基板20、キャパシタ層30、絶縁体層41、42、基材入出力電極51、52、および、複数のコンタクトホール501、502によって、本発明の「基材部」が構成されている。なお、機能素子は、キャパシタに限るものではなく、正極端子と負極端子とを有する素子であればよい。また、機能素子は、基材部の表面または内部に形成されていればよい。
樹脂絶縁層53は、表面部530と側面部531とからなる。樹脂絶縁層53は、例えばPBOからなる。表面部530は、絶縁体層42の表面に形成されており、側面部531は、絶縁体層42の側面、および、絶縁体層41の側面に形成されている。この際、樹脂絶縁層53の表面部530は、基材入出力電極51、52を覆っている。この樹脂絶縁層53の表面部530は、本発明の「第1樹脂絶縁層」に対応する。
密着層91、92は、樹脂絶縁層53の表面54に形成されている。密着層91と密着層92とは、離間して形成されている。密着層91、92は、チタンまたはチタンをとする材質からなる。密着層91は、樹脂絶縁層53に形成されたコンタクトホール601を介して、基材入出力電極51に接続されている。密着層92は、樹脂絶縁層53に形成されたコンタクトホール602を介して、基材入出力電極52に接続されている。
金属層61は、密着層91の表面に形成されている。金属層62は、密着層92の表面に形成されている。金属層61、62は、銅または銅を主成分とする合金からなる。金属層61と密着層91とによって、本発明の「第1配線電極」が構成され、金属層62と密着層92とによって、本発明の「第2配線電極」が構成される。
端子電極81は、金属層61の表面に形成されており、端子電極82は、金属層62の表面に形成されている。
樹脂絶縁層71は、金属層61、62、および、密着層91、92の外面を覆うように形成されている。したがって、金属層61と密着層91とを有する第1配線電極と、金属層62と密着層92とを有する第2配線電極とは、樹脂絶縁層53の表面部530と樹脂絶縁層71との界面に形成されている。樹脂絶縁層71は、例えば、エポキシ系樹脂の材質からなる。すなわち、樹脂絶縁層71は、樹脂絶縁層53と異なる材質からなる。
このような構成によって、樹脂絶縁層53の表面部530、金属層61および密着層91からなる第1配線電極、金属層62および密着層92からなる第2配線電極、樹脂絶縁層71、および、コンタクトホール601、602を構成要素とする再配線層が形成される。したがって、樹脂絶縁層53の表面部530が本発明の「第1樹脂絶縁層」に対応し、樹脂絶縁層71が本発明の「第2樹脂絶縁層」に対応する。
なお、樹脂絶縁層71は、端子電極81、82の側面を覆い、表面を露出するように形成されている。端子電極81の表面には、半田バンプ81Aが形成されており、端子電極82の表面には半田バンプ82Aが形成される。
このような構成において、薄膜デバイス10は、次の構成を再配線層に備える。
図1、図2、図3に示すように、薄膜デバイス10を平面視して、密着層91の端部911は、金属層61の端部611よりも外側にある。言い換えれば、密着層91の端部911は、樹脂絶縁層53の表面部530と樹脂絶縁層71と界面(樹脂絶縁層53の表面54)に沿って、金属層61の端部611よりも突出している。
この構成によって、金属層61の裏面の全面が密着層91のみに当接し、金属層61は、樹脂絶縁層53の表面部530と樹脂絶縁層71と界面に接触しない。
従来の構成では、製造の仕様(ウエットエッチングの条件)等によって、密着層の端部が金属層の端部よりも内側になってしまうことがある。この場合、樹脂絶縁層71は、金属層と樹脂絶縁層53の表面部530の表面54との間に入り込みにくくなる。これにより、この金属層と樹脂絶縁層53の表面部530の表面54と間に水分が入り込み易くなり、マイグレーションが発生し易くなってしまう。
しかしながら、本実施形態の薄膜デバイス10の構成を備えることによって、従来構成のような水分が入り混み易い箇所は無くなり、マイグレーションの発生を抑制できる。
なお、界面に沿った密着層91の端部911と金属層61の端部611との距離LL、すなわち、金属層61に対する密着層91の突出量は、「0」よりも大きければよい。すなわち、密着層91の端部911は、金属層61の端部611に対して少なくとも突出する位置にあればよい。ただし、距離LL(突出量)は、金属層61の厚みD61以上に設定することが好ましい。このような設定とすることで、製造工程のバラツキ等が生じても、密着層91を金属層61の端部611に対して、確実に突出させることができる。この距離LLが、本発明の「第1の所定長さ」に対応する。
また、金属層61の厚みD61は、密着層91の厚みD91よりも厚い(D61>D91)方が好ましい。具体的な一例としては、金属層61の厚みD61は略1000nmであり、密着層91の厚みD91は略100nmである。これにより、樹脂絶縁層71と金属層61の端部611との当接面積が大きくなる。したがって、樹脂絶縁層71と金属層61の端部611と接合強度が向上し、端部611での樹脂絶縁層71が緻密になり、マイグレーションの発生をさらに確実に抑制できる。
また、密着層91の厚みD91が薄くても、密着層91が金属層61の端部611から突出しているので、樹脂絶縁層71と密着層91の端部911との接合強度が向上し、端部911での樹脂絶縁層71が緻密になり、マイグレーションの発生、進行をさらに確実に抑制できる。
なお、金属層61の厚みD61が密着層91の厚みD91よりも厚いことによって、配線電極としての抵抗を低くでき、薄膜デバイス10としての電気特性が向上する。
また、図1、図2、図3に示すように、薄膜デバイス10を平面視して、密着層92の端部921は、金属層62の端部621よりも外側にある。言い換えれば、密着層92の端部921は、樹脂絶縁層53の表面部530と樹脂絶縁層71と界面(樹脂絶縁層53の表面54)に沿って、金属層62の端部621よりも突出している。金属層62に対する密着層92の突出量は、金属層61に対する密着層91の突出量と略同じである。なお、密着層92の端部921は、金属層62の端部621に対して面一または内側にあってもよい。ただし、金属層62に対する密着層92の突出量と金属層61に対する密着層91の突出量とを略同じにすることで、金属層62に対する密着層92の突出構造と、金属層61に対する密着層91の突出構造とを単一の製造工程で形成できる。
このような構成からなる薄膜デバイス10は、次に示す工程によって製造される。
図4は、本発明の第1の実施形態に係る薄膜デバイスの再配線層の配線電極の製造方法を示すフローチャートである。図5(A)−図5(F)は、図4に示すそれぞれの工程での再配線層部分の形状を模式的に示す部分側面断面図である。以下では、図4のステップにしたがって、図5(A)−図5(F)を参照して説明する。
図5(A)に示すように、再配線層における下地となる樹脂絶縁層53の表面に、密着層900を形成する(S101)。密着層900は、チタンまたはチタンを主成分とする材質からなり、例えば、100nmの厚みで形成されている。さらに、図5(A)に示すように、密着層900の表面に金属層600を形成する(S102)。金属層600は、銅からなり、例えば、1000nmの厚みで形成されている。なお、密着層は、必ずしもチタンまたはチタンを主成分とする材質からなる必要はなく、クロムまたはクロムを主成分とする材料からなっていてもよい。
次に、図5(B)に示すように、金属層600の表面にレジスト膜Reを形成する(S103)。この際、レジスト膜Reには、後述の金属層61、62を分離し、密着層91、92を分離する部分にレジスト非形成部ReHが設けられている。
次に、金属層600を溶解し、密着層900を溶解しない第1の選択性のエッチング液を用いて、金属層600の選択エッチングを行う(S104)。これにより、図5(C)に示すように、互いに分離された金属層61と金属層62とが形成される。
次に、密着層900を溶解し、金属層600を溶解しない第2の選択性のエッチング液を用いて、密着層900の選択エッチングを行う(S105)。これにより、図5(D)に示すように、互いに分離された密着層91と密着層92とが形成される。この工程では、単一のレジストパターンを用いて、密着層91と密着層92とを確実に分離することを主たる目的とするため、密着層91の端部は、金属層61の端部よりも内側になる。すなわち、この状態では、金属層61の端部が密着層91の端部よりも界面(樹脂絶縁層53の表面)に沿って突出している。同様に、金属層62の端部が密着層92の端部よりも界面(樹脂絶縁層53の表面)に沿って突出している。
次に、金属層61、62を溶解し、密着層91、92を溶解しない第1の選択性のエッチング液を用いて、金属層61、62の追加エッチングを行う(S106)。これにより、図5(E)に示すように、密着層91の端部が金属層61の端部よりも界面(樹脂絶縁層53の表面)に沿って突出している。同様に、密着層92の端部が金属層62の端部よりも界面(樹脂絶縁層53の表面)に沿って突出している。この突出量は、エッチング液の濃度、エッチング時間等によって制御可能であり、突出量が金属層61、62の厚み以上になるように設定されている。一方で、この突出量は、金属層61、62の厚みの3倍以下であることが好ましい。このように突出量の上限値を規定することによって、後に、樹脂絶縁層71を形成するエポキシ系樹脂が、金属層61、62の端部まで十分に流れ込み、金属層61、62の端部(端面)と確実に接合する。また、この端部付近における樹脂絶縁層71の密度の低下を抑制できる。
次に、図5(F)に示すように、レジスト膜Reを剥離する(S107)。
このように、本実施形態の製造方法を用いることによって、密着層91の端部が金属層61の端部よりも界面(樹脂絶縁層53の表面)に沿って突出し、密着層92の端部が金属層62の端部よりも界面(樹脂絶縁層53の表面)に沿って突出する構造を、金属層用と密着層用とでレジストパターンを変えることなく、実現できる。
次に、本発明の第2の実施形態に係る薄膜デバイスおよび薄膜デバイスの製造方法について、図を参照して説明する。
図6は、本発明の第2の実施形態に係る薄膜デバイスの構造を示す側面断面図である。図7は、本発明の第2の実施形態に係る薄膜デバイスの再配線層の構成を示す拡大した部分側面断面図である。
第2の実施形態に係る薄膜デバイス10Aは、第1の実施形態に係る薄膜デバイス10に対して、外部端子側の密着層93、94を追加した点で異なる。薄膜デバイス10Aの他の構成は、薄膜デバイス10と同様であり、同様の箇所の説明は省略する。
図6、図7に示すように、薄膜デバイス10Aは、密着層93、94を備える。密着層93、94は、密着層91、92と同じ材質からなる。
密着層93は、金属層61の表面(本発明の「第2面」)側、すなわち、金属層61における密着層91との当接面(本発明の「第1面」)と反対側の面に形成されている。密着層93の厚みD93は、密着層91の厚みD91と略同じである。密着層93の端部931は、密着層91の端部911と同様に、界面に沿って、金属層61の端部611よりも突出している。この突出量が、本発明の「第2の所定長さ」に対応する。
密着層94は、金属層62の表面側、すなわち、金属層62における密着層92との当接面と反対側の面に形成されている。密着層94の厚みは、密着層93と略同じである。密着層94の端部941は、密着層92の端部921と同様に、界面に沿って、金属層62の端部621よりも突出している。
このような構成であっても、第1の実施形態と同様の作用効果を得ることができる。また、この構成では、金属層61、62の表面側における樹脂絶縁層71との異材料間での接合の密着性が向上し、薄膜デバイス10Aの信頼性がさらに向上する。
なお、この構成では、金属層61の端部611が密着層91と密着層93とに挟まれて凹んだ位置に配置されるが、金属層61の厚みD61が密着層91、93の厚みよりも十分に厚く、密着層91と密着層93との間に樹脂が流れ込み易い。したがって、このような密着層91、93で金属層61を挟みこむ構造であっても、金属層61の端部(端面)と樹脂絶縁層71とを確実に接合でき、この端部付近における樹脂絶縁層71の密度の低下を抑制できる。なお、説明は、省略するが、金属層62、密着層92、94側の構造においても、金属層61、密着層91、93と同様の構造となり、同様の作用効果が得られる。
このような構成からなる薄膜デバイス10Aは、次に示す工程によって製造される。
図8は、本発明の第2の実施形態に係る薄膜デバイスの再配線層の配線電極の製造方法を示すフローチャートである。図9(A)−図9(G)は、図8に示すそれぞれの工程での再配線層部分の形状を模式的に示す部分側面断面図である。以下では、図8のステップにしたがって、図9(A)−図9(G)を参照して説明する。
図9(A)に示すように、再配線層における下地となる樹脂絶縁層53の表面に、密着層900を形成する(S201)。密着層900Dは、チタンまたはチタンを主成分とする材質からなり、例えば、100nmの厚みで形成されている。さらに、図9(A)に示すように、密着層900の表面に金属層600を形成する(S202)。金属層600は、銅からなり、例えば、1000nmの厚みで形成されている。さらに、図9(A)に示すように、金属層600の表面に外部端子側の密着層900Uを形成する(S203)。密着層900Uは、チタンまたはチタンを主成分とする材質からなり、例えば、100nmの厚みで形成されている。
次に、図9(B)に示すように、密着層900Uの表面にレジスト膜Reを形成する(S204)。この際、レジスト膜Reには、後述の金属層61、62を分離し、密着層91、92を分離し、密着層93、94を分離する部分にレジスト非形成部ReHが設けられている。
次に、密着層900Uを溶解し、金属層600を溶解しない第2の選択性のエッチング液を用いて、密着層900Uの選択エッチングを行う(S205)。これにより、図9(C)に示すように、互いに分離された密着層93と密着層94とが形成される。
次に、金属層600を溶解し、密着層900を溶解しない第1の選択性のエッチング液を用いて、金属層600の選択エッチングを行う(S206)。これにより、図9(D)に示すように、互いに分離された金属層61と金属層62とが形成される。
次に、密着層900を溶解し、金属層600を溶解しない第2の選択性のエッチング液を用いて、外部端側の密着層93、94および密着層900の選択エッチングを行う(S207)。これにより、図9(E)に示すように、互いに分離された密着層91と密着層92とが形成される。この工程では、密着層91、93の端部は、金属層61の端部よりも内側になる。すなわち、この状態では、金属層61の端部が密着層91、93の端部よりも界面(樹脂絶縁層53の表面)に沿って突出している。同様に、金属層62の端部が密着層92、94の端部よりも界面(樹脂絶縁層53の表面)に沿って突出している。
次に、金属層61、62を溶解し、密着層91、92、93、94を溶解しない第1の選択性のエッチング液を用いて、金属層61、62の追加エッチングを行う(S208)。これにより、図9(F)に示すように、密着層91、93の端部が金属層61の端部よりも界面(樹脂絶縁層53の表面)に沿って突出している。同様に、密着層92、94の端部が金属層62の端部よりも界面(樹脂絶縁層53の表面)に沿って突出している。
次に、図9(G)に示すように、レジスト膜Reを剥離する(S209)。
このように、本実施形態の製造方法を用いることによって、密着層91、93の端部が金属層61の端部よりも界面(樹脂絶縁層53の表面)に沿って突出し、密着層92、94の端部が金属層62の端部よりも界面(樹脂絶縁層53の表面)に沿って突出する構造を、金属層用と密着層用とでレジストパターンを変えることなく、実現できる。
次に、本発明の第3の実施形態に係る薄膜デバイスについて、図を参照して説明する。図10は、本発明の第3の実施形態に係る薄膜デバイスの再配線層の配線電極の構造を示す拡大平面図である。
第3の実施形態に係る薄膜デバイス10Bは、第1の実施形態に係る薄膜デバイス10に対して、密着層91、92の構造において異なる。薄膜デバイス10Bの他の構成は、薄膜デバイス10と同様であり、同様の箇所の説明は省略する。
図10に示すように、密着層91は、金属層62および密着層92に対向する側の端部911のみが金属層61の端部611よりも突出している。
マイグレーションは、正極側である金属層61と負極側である金属層62との間で発生し、デンドライト(樹枝状結晶)は、正極側である金属層61を起点として負極側である金属層62に延びる。
したがって、このような構成であっても、マイグレーションの発生を抑制できる。また、金属層61の面積を大きくできるので、金属層61および密着層91からなる配線電極の抵抗を低下させることができる。
なお、図10に示すように、負極側である金属層62と密着層92とでは、端部が面一であってもよく、密着層92の端部が金属層62の端部よりも必ずしも突出していなくても、上述の作用効果が得られる。
上述の説明では、薄膜デバイスの機能素子としてキャパシタを用いる態様を示したが、ESD保護素子、可変キャパシタ素子等の正極端子と負極端子を備える機能素子に対する再配線層にも、上述の構成を適用することができる。
10、10A、10B:薄膜デバイス
20:ベース基板
30:キャパシタ層
31:第1キャパシタ電極
32:第2キャパシタ電極
33:誘電体層
41、42:絶縁体層
51、52:基材入出力電極
53:樹脂絶縁層
54:表面
61、62:金属層
71:樹脂絶縁層
81、82:端子電極
81A、82A:半田バンプ
91、92、93、94:密着層
501、502:コンタクトホール
530:表面部
531:側面部
600:金属層
601、602:コンタクトホール
611、621:端部
900、900D、900U:密着層
911、921、931、941:端部
Re:レジスト膜
ReH:レジスト非形成部

Claims (7)

  1. 基材部と、
    基材部の表面側に形成された再配線層と、
    を備え、
    前記再配線層は、
    前記基材部側から順次配置された第1樹脂絶縁層および第2樹脂絶縁層と、
    前記第1樹脂絶縁層と前記第2樹脂絶縁層との界面に配置された配線電極と、を含み、
    前記配線電極は、少なくとも第1配線電極を備え、
    前記第1配線電極は、
    前記第1樹脂絶縁層の表面に配置された密着層と、
    前記密着層の表面に配置された金属層と、
    を備え、
    前記第1配線電極の端部において、前記界面に沿って、前記密着層は、前記金属層よりも第1の所定長さだけ突出している、
    薄膜デバイス。
  2. 前記基材部の表面または内部には、正極端子と負極端子とを有する機能素子が備えられており、
    前記配線電極は、
    前記正極端子に接続する前記第1配線電極と、前記負極端子に接続する第2配線電極とを、備え、
    前記第2配線電極に対向する前記第1配線電極の前記端部において、前記界面に沿って、前記第1配線電極の前記密着層は、前記第1配線電極の前記金属層よりも前記第1の所定長さだけ突出している、
    請求項1に記載の薄膜デバイス。
  3. 前記金属層の厚みは、前記密着層の厚みよりも大きい、
    請求項1または請求項2に記載の薄膜デバイス。
  4. 前記金属層は、銅もしくは銅を主成分とする合金であり、
    前記密着層は、チタンまたはチタンを主成分とする材質である、
    請求項1乃至請求項3のいずれかに記載の薄膜デバイス。
  5. 前記金属層は、前記第1樹脂絶縁層の表面に配置された密着層が密着される第1面と、前記第1面に対向する第2面とを有し、
    前記配線電極は、前記第2面に密着した密着層を備え、
    前記第2面に密着した密着層は、前記第1樹脂絶縁層の表面に配置された密着層と同じ材質であり、
    前記第1配線電極の端部において、前記界面に沿って、前記第2面に密着した密着層は、前記金属層よりも第2の所定長さだけ突出している、
    請求項1乃至請求項4のいずれかに記載の薄膜デバイス。
  6. 前記第1の所定長さ、または、前記第2の所定長さは、前記金属層の厚み以上である、
    請求項5に記載の薄膜デバイス。
  7. 基材部と、前記基材部の表面側に形成され、密着層と金属層とを有する配線電極を含む再配線層と、を備えた薄膜デバイスの製造方法であって、
    前記再配線層における下地の樹脂絶縁層の表面に前記密着層を形成する工程と、
    前記密着層の表面に前記金属層を形成する工程と、
    前記金属層の表面にレジスト膜を形成する工程と、
    前記レジスト膜のレジストパターンを用いて、前記金属層を選択エッチングする工程と、
    前記レジスト膜のレジストパターンを用いて、前記密着層を選択エッチングする工程と、
    前記レジスト膜のレジストパターンを用いて、前記金属層を追加エッチングする工程と、
    前記レジスト膜を剥離する工程と、
    を有する、薄膜デバイスの製造方法。
JP2018548241A 2017-02-17 2018-01-15 薄膜デバイスおよび薄膜デバイスの製造方法 Active JP6562161B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017028011 2017-02-17
JP2017028011 2017-02-17
PCT/JP2018/000847 WO2018150781A1 (ja) 2017-02-17 2018-01-15 薄膜デバイスおよび薄膜デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2018150781A1 true JPWO2018150781A1 (ja) 2019-02-21
JP6562161B2 JP6562161B2 (ja) 2019-08-21

Family

ID=63169784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018548241A Active JP6562161B2 (ja) 2017-02-17 2018-01-15 薄膜デバイスおよび薄膜デバイスの製造方法

Country Status (4)

Country Link
US (1) US10978249B2 (ja)
JP (1) JP6562161B2 (ja)
CN (1) CN109196610B (ja)
WO (1) WO2018150781A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6424994B1 (ja) * 2017-03-22 2018-11-21 株式会社村田製作所 薄膜esd保護デバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015599A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
JP2006005293A (ja) * 2004-06-21 2006-01-05 Alps Electric Co Ltd 薄膜キャパシタ素子
JP2007081325A (ja) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd 薄膜キャパシタ
JP2014090077A (ja) * 2012-10-30 2014-05-15 Murata Mfg Co Ltd 薄膜キャパシタおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2788328B2 (ja) 1990-05-21 1998-08-20 三菱電機株式会社 可逆式冷間圧延機の自動板厚制御装置
KR100426883B1 (ko) * 1997-03-21 2004-06-30 세이코 엡슨 가부시키가이샤 반도체장치,필름캐리어테이프및이들의제조방법
JP2000252131A (ja) 1999-03-01 2000-09-14 Tdk Corp 積層チップ部品
WO2007046173A1 (ja) * 2005-10-18 2007-04-26 Murata Manufacturing Co., Ltd. 薄膜キャパシタ
WO2011152256A1 (ja) 2010-06-01 2011-12-08 株式会社村田製作所 高周波モジュール
WO2012121138A1 (ja) * 2011-03-09 2012-09-13 シャープ株式会社 レジストパターンの形成方法、配線パターンの形成方法、及びアクティブマトリクス基板の製造方法
JP5803731B2 (ja) * 2012-02-22 2015-11-04 株式会社村田製作所 薄膜素子
JP2013258224A (ja) * 2012-06-12 2013-12-26 Taiyo Yuden Co Ltd 可変容量コンデンサ素子
WO2015025753A1 (ja) 2013-08-19 2015-02-26 株式会社村田製作所 Esd保護機能付薄膜キャパシタ装置およびその製造方法
WO2016136564A1 (ja) 2015-02-27 2016-09-01 株式会社村田製作所 キャパシタ
CN207572353U (zh) 2015-05-13 2018-07-03 株式会社村田制作所 薄膜器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015599A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
JP2006005293A (ja) * 2004-06-21 2006-01-05 Alps Electric Co Ltd 薄膜キャパシタ素子
JP2007081325A (ja) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd 薄膜キャパシタ
JP2014090077A (ja) * 2012-10-30 2014-05-15 Murata Mfg Co Ltd 薄膜キャパシタおよびその製造方法

Also Published As

Publication number Publication date
CN109196610B (zh) 2021-01-12
CN109196610A (zh) 2019-01-11
US20190214194A1 (en) 2019-07-11
WO2018150781A1 (ja) 2018-08-23
US10978249B2 (en) 2021-04-13
JP6562161B2 (ja) 2019-08-21

Similar Documents

Publication Publication Date Title
JP4376715B2 (ja) 半導体装置の製造方法
JP5596919B2 (ja) 半導体装置の製造方法
JP4775007B2 (ja) 半導体装置及びその製造方法
TWI720233B (zh) 半導體裝置及其製造方法
JP6674677B2 (ja) チップ部品およびその製造方法
JP4344350B2 (ja) パッケージング基板の製造方法およびそれを用いたパッケージング方法
JP2013016538A (ja) 半導体装置及びその製造方法
JP6731777B2 (ja) チップコンデンサ
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2008300718A (ja) 半導体装置および半導体装置の製造方法
JP6795327B2 (ja) チップコンデンサ
JP4533436B2 (ja) 半導体装置の製造方法
JP6562161B2 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP2007221080A (ja) 半導体装置およびその製造方法
JP7134617B2 (ja) 半導体装置及び半導体装置の製造方法
JP6399270B1 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP6677017B2 (ja) 電子装置
JP2008010778A (ja) 半導体装置
US11271074B2 (en) Capacitor and method for manufacturing the same
JP6819894B2 (ja) 電子部品
TWI392070B (zh) 半導體元件暨嵌埋有半導體元件之封裝基板及其製法
JP2005294678A (ja) 半導体装置およびその製造方法
JP2014222742A (ja) 半導体装置
JP2014003336A (ja) 半導体装置の製造方法
JP5379041B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180912

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180912

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190708

R150 Certificate of patent or registration of utility model

Ref document number: 6562161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150