JP2006005293A - 薄膜キャパシタ素子 - Google Patents

薄膜キャパシタ素子 Download PDF

Info

Publication number
JP2006005293A
JP2006005293A JP2004182487A JP2004182487A JP2006005293A JP 2006005293 A JP2006005293 A JP 2006005293A JP 2004182487 A JP2004182487 A JP 2004182487A JP 2004182487 A JP2004182487 A JP 2004182487A JP 2006005293 A JP2006005293 A JP 2006005293A
Authority
JP
Japan
Prior art keywords
layer
thin film
capacitor element
dielectric layer
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004182487A
Other languages
English (en)
Inventor
Shinji Murata
眞司 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004182487A priority Critical patent/JP2006005293A/ja
Publication of JP2006005293A publication Critical patent/JP2006005293A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 上部電極から誘電体層へのイオンマイグレーションを確実に防止して信頼性を高めた薄膜キャパシタ素子を提供すること。
【解決手段】 薄膜キャパシタ素子10は、基板1上に順次形成された下部電極2および誘電体層3と、誘電体層3を露出させる開口5aを有して該誘電体層3の周縁部を覆う位置に形成された絶縁樹脂層5と、絶縁樹脂層5上および開口5a内の誘電体層3上に形成された拡散防止層6と、拡散防止層6上に形成されて開口5a内で該拡散防止層6および誘電体層3を介して下部電極2と対向する上部電極4とを備えており、拡散防止層6はTaやTaN等の金属材料にて薄膜形成されている。拡散防止層6には下部電極2上に位置する上部電極4の側端面よりも外方へ延びる延出部6aが設けられており、この延出部6aは上部電極4と同電位なので該側端面と下部電極2との間の電界を遮断する効果がある。
【選択図】 図3

Description

本発明は、小型電子回路に用いられる薄膜キャパシタ素子に係り、特に、上部電極側が陽極にして使用される薄膜キャパシタ素子に関する。
アルミナ等からなる基板上に下部電極と誘電体層と上部電極を順次積層して概略構成される薄膜キャパシタ素子では、一般的に、Q値を高めるために下部電極および上部電極としてCuが用いられている。この種の薄膜キャパシタ素子は、下部電極と上部電極間のブレイクダウン電圧の低下や容量値のバラツキ等を極力抑えることによって高い信頼性を確保することができるため、開口を有して誘電体層の周縁部を覆う絶縁樹脂層を付設し、この絶縁樹脂層上および該開口内に露出する誘電体層上に上部電極を積層させるという構成の薄膜キャパシタ素子が従来より提案されている(例えば、特許文献1参照)。
図8はかかる従来の薄膜キャパシタ素子を示す断面図であり、この薄膜キャパシタ素子は、アルミナからなる基板1上に順次積層された下部電極2と誘電体層3および上部電極4と、誘電体層3の周縁部と上部電極4との間に介設された絶縁樹脂層5とで全体が構成されている。下部電極2はスパッタ法等により薄膜形成された下地層2aと、この下地層2a上にメッキ法により薄膜形成された電極層2bとで構成されており、下地層2aは例えば0.1μmのTi層と0.1μmのCu層とからなり、電極層2bは例えば3μmのCu層と0.3μmのNi層とからなる。誘電体層3は下部電極2上とその周囲の基板1上にスパッタ法等により薄膜形成された例えば0.3μmのSiO2からなり、下部電極2上から基板1上に至る段差部分では誘電体層3のカバレッジは悪くなる。上部電極4はスパッタ法等により薄膜形成された下地層4aと、この下地層4a上にメッキ法により薄膜形成された電極層4bとで構成されており、下地層4aは例えば0.1μmのTi層と0.1μmのCu層とからなり、電極層4bは例えば3μmのCu層と0.3μmのNi層とからなる。また、開口5aを有する絶縁樹脂層5は例えばフォトレジストを感光することによって所望形状にパターニングしたものであり、この開口5a内で下部電極2と上部電極4が誘電体層3を介して対向している。
このように構成された従来の薄膜キャパシタ素子は、カバレッジ不良部分を含めて誘電体層3の周縁部が絶縁樹脂層5によって覆われているため、誘電体層3のカバレッジ不良に起因するブレイクダウン電圧の低下を確実に防止することができる。また、絶縁樹脂層5の開口5aを高精度に形成することができ、この開口5aが容量値を規定することになるので、下部電極2と上部電極4の大きさや位置合わせ精度に拘らず容量値のバラツキを低減することができる。
特開2002−25854(第3−4頁、図2)
上述した従来の薄膜キャパシタ素子は、ブレイクダウン電圧の低下や容量値のバラツキを抑えた構成にすることで信頼性を向上させてはいるものの、上部電極4の側端面に露出するCuがイオン化して誘電体層3内へ拡散してしまうというマイグレーションについては考慮されていないため、誘電体層3の絶縁性が損なわれて不良に至る虞があった。すなわち、上部電極4の電極層4bと誘電体層3との間にはTi層を含む下地層4aが介設されてはいるが、電極層4bの側端面は外気中の水分と接触する露出面であり、かつ、絶縁樹脂層5や誘電体層3にも水分が含まれているため、上部電極4が陽極で下部電極2が陰極のとき、該側端面と下部電極2との間に発生する電界によって電極層4b内のCuイオンが該側端面から絶縁樹脂層5内へ拡散し、さらに誘電体層3内へ拡散してしまう可能性があった。そして、誘電体層3内でCuイオンが増加して絶縁破壊を招来するとキャパシタとして動作しなくなるため、高信頼性を維持するためにはイオンマイグレーションが起こらないように配慮しておく必要がある。なお、この種の薄膜キャパシタ素子では、合成樹脂からなる保護層によって上部電極4等を覆う構成にすることも多いが、かかる保護層にも水分が含まれるため、該保護層によってイオンマイグレーションを防止することはできない。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、上部電極から誘電体層へのイオンマイグレーションを確実に防止して信頼性を高めた薄膜キャパシタ素子を提供することにある。
上述した目的を達成するため、本発明の薄膜キャパシタ素子では、基板上に順次形成された下部電極および誘電体層と、この誘電体層を露出させる開口を有して該誘電体層の周縁部を覆う位置に形成された絶縁樹脂層と、この絶縁樹脂層上および前記開口内の前記誘電体層上に形成された金属材料からなる拡散防止層と、この拡散防止層上に形成されて前記開口内で該拡散防止層および前記誘電体層を介して前記下部電極と対向する上部電極とを備え、前記拡散防止層に、前記下部電極上に位置する前記上部電極の側端面よりも外方へ延びる延出部を設ける構成とした。
このように誘電体層上および絶縁樹脂層上に金属材料からなる拡散防止層を設けて該拡散防止層上に上部電極を設けると共に、下部電極上で拡散防止層の一部を上部電極の側端面よりも外方へ延出させておけば、上部電極を誘電体層に対して非接触に保てるだけでなく、上部電極の側端面と下部電極との間に上部電極と同電位の拡散防止層(延出部)が介在するため、該側端面が通電時に電界の影響を受けにくくなる。したがって、上部電極内のCu等のイオンが直接あるいは絶縁樹脂層を経由して誘電体層内へ拡散するというマイグレーションが起こりにくくなり、誘電体層の絶縁破壊を長期に亘って防止することができる。
かかる構成の薄膜キャパシタ素子において、前記上部電極が、前記拡散防止層上に形成された密着強度の高い下地層と該下地層上に形成された電極層とで構成されていれば、拡散防止層としてマイグレーション防止効果の特に高いTaやTaN等の金属材料を選択しつつ、該拡散防止層上の上部電極の密着強度を下地層を介在させることによって高めることができるため好ましい。
また、かかる構成の薄膜キャパシタ素子において、前記絶縁樹脂層上および前記開口内の前記誘電体層上に密着強度の高い下地金属層が形成されており、該下地金属層上に前記拡散防止層が形成されていれば、拡散防止層としてマイグレーション防止効果の特に高いTaやTaN等の金属材料を選択しつつ、該拡散防止層の密着強度を下地金属層を介在させることによって高めることができるため好ましい。
なお、拡散防止層は、Ta、Ti、Cr、Mo、Wのいずれかを主成分とする金属材料やその窒化物からなることが好ましい。
本発明の薄膜キャパシタ素子は、上部電極と誘電体層との間に拡散防止層を介在させていると共に、上部電極の側端面と下部電極との間の電界を該拡散防止層の延出部によってほぼ遮断することができるため、上部電極内のCu等のイオンが直接あるいは絶縁樹脂層を経由して誘電体層内へ拡散するというマイグレーションが起こりにくくなっている。それゆえ、イオンマイグレーションに起因する誘電体層の絶縁破壊を長期に亘り防止することができ、高信頼性が維持しやすい優れた薄膜キャパシタ素子が得られる。
実施の形態を図面を参照して説明すると、図1は本発明の第1実施形態例に係る薄膜キャパシタ素子の平面図、図2は図1のII−II線に沿う断面図、図3は図1のIII−III線に沿う断面図、図4と図5は該薄膜キャパシタ素子の製造工程を示す説明図であり、図8に対応する部分には同一符号を付してある。
図1〜図3に示すように、本実施形態例に係る薄膜キャパシタ素子10は、基板1上に順次積層された下部電極2、誘電体層3、拡散防止層6および上部電極4と、誘電体層3の周縁部と拡散防止層6との間に介設された絶縁樹脂層5とで全体が構成されており、絶縁樹脂層5の開口5a内で上部電極4が拡散防止層6および誘電体層3を介して下部電極2と対向している。
基板1はアルミナ基板(例えば、純度99.5%)からなり、この基板1上に下部電極2が薄膜形成されている。下部電極2は、スパッタ法等により形成されたTi/Cu層からなる下地層2aと、この下地層2a上にメッキ法により形成されたCu/Ni層からなる電極層2bとで構成されている。誘電体層3はSiO2からなり、下部電極2上とその周囲の基板1上にスパッタ法等により薄膜形成されている。誘電体層3を露出させる開口5aを有する絶縁樹脂層5は、フォトレジストを感光することによって誘電体層3の周縁部を覆う位置に形成されている。拡散防止層6はTaN層からなり、絶縁樹脂層5上および開口5a内の誘電体層3上にスパッタ法等により薄膜形成されている。この拡散防止層6には、下部電極2上に位置する上部電極4の側端面よりも外方へ延びる延出部6aが形成されている。上部電極4は拡散防止層6上にメッキ法により形成されたCu/Ni層からなる電極層4bのみで構成されているが、拡散防止層6が上部電極4の下地層としての機能も兼ね備えている。
なお、誘電体層3は下部電極2上から基板1上に至る段差部分ではカバレッジが悪くなるが、カバレッジ不良部分を含めて誘電体層3の周縁部が絶縁樹脂層5によって覆われているため、この薄膜キャパシタ素子10は誘電体層3のカバレッジ不良に起因するブレイクダウン電圧の低下を確実に防止することができる。また、絶縁樹脂層5の開口5aは高精度に形成することができるので、この薄膜キャパシタ素子10は容量値のバラツキを抑えて品質を安定化させることが容易である。
次に、このように構成される薄膜キャパシタ素子10の製造工程について、主に図4と図5を用いて説明する。
まず、下部電極2の形成工程として、図4(a)に示すように、基板1上にスパッタ法により下地層2aとなる0.05μmのTi層と0.1μmのCu層を順次成膜した後、このTi/Cu層上にポジ型のフォトレジストをスピンコートし、これを露光して現像することにより、図4(b)に示すように所望形状のレジストパターンを形成する。次いで、図4(c)に示すように、Ti/Cu層上に電解メッキ法により3μmのCu層と0.3μmのNi層を順次成膜した後、図4(d)に示すようにレジストパターンを剥離することによってCu/Ni層からなる電極層2bを形成する。しかる後、ドライエッチング(ミリング法)によりTi/Cu層をエッチングすることによって、図4(e)に示すように、基板1上に下地層2aおよび電極層2bからなる下部電極2を得る。
次に、誘電体層3の形成工程として、下部電極2の段差部分を含めて電極層2b上と基板1上にスパッタ法により0.3μmのSiO2を成膜し、このSiO2層をポジ型のフォトレジストを用いてエッチングすることにより、図4(f)に示すように、下部電極2の天面と側端面から基板1に亘って連続する誘電体層3を形成する。この場合、下部電極2の段差部分において誘電体層3のカバレッジは悪くなっている。
次に、絶縁樹脂層5の形成工程として、図4(g)に示すように誘電体層3の上から全面にフォトレジストをスピンコートした後、これを露光して現像することにより、図4(h)に示すようにフォトレジストを所望形状にパターニングする。次いで、これをキュアー処理(240°C−60分)することにより、図4(i)に示すように、開口5aを有する絶縁樹脂層5を形成する。この場合、絶縁樹脂層5のパターン形状はフォトレジストを感光する際のマスク精度に依存するため、開口5aを高精度に形成することができる。また、前述したカバレッジ不良部分を含めて誘電体層3の周縁部は絶縁樹脂層5によって覆われるため、下部電極2の段差部分は誘電体層3と絶縁樹脂層5の両層によって覆われることになる。
次に、拡散防止層6と上部電極4の形成工程として、まず図5(a)に示すように、絶縁樹脂層5上の全面にスパッタ法により拡散防止層6となる0.1μmのTaN層を形成した後、このTaN層上にポジ型のフォトレジストをスピンコートし、これを露光して現像することにより、図5(b)に示すように所望形状のレジストパターンを形成する。次いで、図5(c)に示すように、TaN層上に電解メッキ法により3μmのCu層と0.3μmのNi層を順次成膜した後、図5(d)に示すようにレジストパターンを剥離することによって、Cu/Ni層からなる上部電極4(電極層4b)を形成する。しかる後、ドライエッチング(ミリング法)によりTaN層をエッチングすることによって、図5(e)に示すように上部電極4の側端面よりも外方に位置する延出部6aを備えた拡散防止層6を形成し、図1〜図3に示すような薄膜キャパシタ素子10が得られる。
このように本実施形態例に係る薄膜キャパシタ素子10では、誘電体層3上および絶縁樹脂層5上に金属層である拡散防止層6を設け、この拡散防止層6上に上部電極4が設けてあると共に、下部電極2上において拡散防止層6の一部(延出部6a)が上部電極4の側端面よりも外方へ延出させてあるので、上部電極4が誘電体層3に対して非接触に保たれており、かつ、上部電極4の側端面と下部電極2との間に上部電極4と同電位の延出部6aが介在するため該側端面が通電時に電界の影響を受けにくくなっている。つまり、延出部6aがないと仮定した場合、上部電極4が陽極で下部電極2が陰極のとき、上部電極4の側端面と下部電極2との間に発生する電界によってCuイオンが該側端面から絶縁樹脂層5内へ拡散して誘電体層3の絶縁性を損なう危険性があるが、本実施形態例では該側端面と下部電極2との間の電界を延出部6aによってほぼ遮断することができるため、上部電極4内のCuイオンが絶縁樹脂層5を経由して誘電体層3内へ拡散するというマイグレーションが起こりにくくなっている。また、開口5a内では上部電極4と誘電体層3との間に拡散防止層6が介在しているため、上部電極4のCuイオンが誘電体層3へ直接拡散する虞もない。したがって、上部電極4内のCuイオンのマイグレーションに起因する誘電体層3の絶縁破壊を長期に亘って防止することができ、長寿命で信頼性の高い薄膜キャパシタ素子10となっている。
なお、拡散防止層6の延出部6aを基板1上まで延ばしておけば、図5(d)の段階で薄膜キャパシタ素子10が完成するため、最後のエッチング工程を省略することができる。ただし、絶縁樹脂層5を形成した後の工程で該絶縁樹脂層5内にガスが発生する高温の作業が行われる場合には、本実施形態例のように、絶縁樹脂層5の一部は拡散防止層6で覆わずにガス抜きが可能な状態にしておいたほうが良い。また、本実施形態例では、拡散防止層6がTaN層からなる場合について説明したが、他の金属材料も適用可能である。具体的には、Ta、Ti、Cr、Mo、Wのいずれかを主成分とする金属材料やその窒化物によって拡散防止層6を形成することが好ましく、特に拡散防止層6の金属材料としてTaやTaNを用いた場合にはマイグレーション防止効果を著しく高めることができる。
図6は本発明の第2実施形態例に係る薄膜キャパシタ素子の断面図であって、図3に対応する部分には同一符号を付してある。
本実施形態例に係る薄膜キャパシタ素子20が前述した第1実施形態例に係る薄膜キャパシタ素子10と相違する点は、上部電極4の電極層4b用の密着強度の高い下地層4aが拡散防止層6上に形成されている点にあり、それ以外の構成は基本的に同じである。ここで、下地層4aは、下地層2aと同じくTi/Cu層からなり、このTi/Cu層はTaN層(拡散防止層6)よりも密着性に優れているため、薄膜キャパシタ素子20は上部電極4(電極層4b)の密着強度が前記薄膜キャパシタ素子10よりも高まっている。
図7は本発明の第3実施形態例に係る薄膜キャパシタ素子の断面図であって、図6に対応する部分には同一符号を付してある。
本実施形態例に係る薄膜キャパシタ素子30が前述した第2実施形態例に係る薄膜キャパシタ素子20と相違する点は、拡散防止層6用の密着強度の高い下地金属層7が絶縁樹脂層5上および開口5a内の誘電体層3上に形成されている点にあり、それ以外の構成は基本的に同じである。ここで、下地金属層7はTi層からなり、このTi層はTaN層(拡散防止層6)よりも密着性に優れているため、薄膜キャパシタ素子30は拡散防止層6の密着強度が前記薄膜キャパシタ素子20よりも高まっている。
なお、上述した各実施形態例では、基板1上に下部電極2を直接形成した場合について説明したが、基板1の表面に必要に応じて絶縁層をコーティングし、この絶縁層を介して下部電極2を基板1上に形成するようにしても良い。
本発明の第1実施形態例に係る薄膜キャパシタ素子の平面図である。 図1のII−II線に沿う断面図である。 図1のIII−III線に沿う断面図である。 該薄膜キャパシタ素子の製造工程を示す説明図である。 該薄膜キャパシタ素子の製造工程を示す説明図である。 本発明の第2実施形態例に係る薄膜キャパシタ素子の断面図である。 本発明の第3実施形態例に係る薄膜キャパシタ素子の断面図である。 従来例に係る薄膜キャパシタ素子の断面図である。
符号の説明
10,20,30 薄膜キャパシタ素子
1 基板
2 下部電極
3 誘電体層
4 上部電極
4a 下地層
4b 電極層
5 絶縁樹脂層
5a 開口
6 拡散防止層
6a 延出部
7 下地金属層

Claims (5)

  1. 基板上に順次形成された下部電極および誘電体層と、この誘電体層を露出させる開口を有して該誘電体層の周縁部を覆う位置に形成された絶縁樹脂層と、この絶縁樹脂層上および前記開口内の前記誘電体層上に形成された金属材料からなる拡散防止層と、この拡散防止層上に形成されて前記開口内で該拡散防止層および前記誘電体層を介して前記下部電極と対向する上部電極とを備え、前記拡散防止層に、前記下部電極上に位置する前記上部電極の側端面よりも外方へ延びる延出部を設ける構成としたことを特徴とする薄膜キャパシタ素子。
  2. 請求項1の記載において、前記上部電極が、前記拡散防止層上に形成された密着強度の高い下地層と該下地層上に形成された電極層とで構成されていることを特徴とする薄膜キャパシタ素子。
  3. 請求項1または2の記載において、前記絶縁樹脂層上および前記開口内の前記誘電体層上に密着強度の高い下地金属層が形成されており、該下地金属層上に前記拡散防止層が形成されていることを特徴とする薄膜キャパシタ素子。
  4. 請求項1〜3のいずれか1項の記載において、前記拡散防止層がTa、Ti、Cr、Mo、Wのいずれかを主成分とする金属材料からなることを特徴とする薄膜キャパシタ素子。
  5. 請求項1〜3のいずれか1項の記載において、前記拡散防止層がTa、Ti、Cr、Mo、Wのいずれかの窒化物からなることを特徴とする薄膜キャパシタ素子。
JP2004182487A 2004-06-21 2004-06-21 薄膜キャパシタ素子 Withdrawn JP2006005293A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004182487A JP2006005293A (ja) 2004-06-21 2004-06-21 薄膜キャパシタ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004182487A JP2006005293A (ja) 2004-06-21 2004-06-21 薄膜キャパシタ素子

Publications (1)

Publication Number Publication Date
JP2006005293A true JP2006005293A (ja) 2006-01-05

Family

ID=35773376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004182487A Withdrawn JP2006005293A (ja) 2004-06-21 2004-06-21 薄膜キャパシタ素子

Country Status (1)

Country Link
JP (1) JP2006005293A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567424B2 (en) 2007-03-26 2009-07-28 Tdk Corporation Electronic component
US7872853B2 (en) 2007-01-31 2011-01-18 Tdk Corporation Thin film capacitor, manufacturing method of the same, and electronic component
US8446706B1 (en) * 2007-10-10 2013-05-21 Kovio, Inc. High precision capacitors
US8477474B2 (en) 2009-03-26 2013-07-02 Tdk Corporation Thin film capacitor
JPWO2018150781A1 (ja) * 2017-02-17 2019-02-21 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872853B2 (en) 2007-01-31 2011-01-18 Tdk Corporation Thin film capacitor, manufacturing method of the same, and electronic component
US7567424B2 (en) 2007-03-26 2009-07-28 Tdk Corporation Electronic component
US8446706B1 (en) * 2007-10-10 2013-05-21 Kovio, Inc. High precision capacitors
US8973231B1 (en) 2007-10-10 2015-03-10 Thin Film Electronics Asa Methods for forming electrically precise capacitors, and structures formed therefrom
US9552924B2 (en) 2007-10-10 2017-01-24 Thin Film Electronics Asa Methods for forming electrically precise capacitors on insulative substrates, and structures formed therefrom
US10332686B2 (en) 2007-10-10 2019-06-25 Thin Film Electronics Asa High precision capacitors
US8477474B2 (en) 2009-03-26 2013-07-02 Tdk Corporation Thin film capacitor
JPWO2018150781A1 (ja) * 2017-02-17 2019-02-21 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法

Similar Documents

Publication Publication Date Title
TWI271751B (en) Method of manufacturing electronic component, mother substrate, and electronic component
JP4956947B2 (ja) 薄膜キャパシタ
JP2010021293A (ja) 半導体装置および半導体装置の製造方法
JP2008205025A (ja) 光半導体素子及びその製造方法
JP6372640B2 (ja) キャパシタ
JP2009164274A (ja) 電子部品
JP2017195321A (ja) チップコンデンサ
JP2006005293A (ja) 薄膜キャパシタ素子
JP4984855B2 (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
US6614643B1 (en) Semiconductor device having a capacitor element
US20030062592A1 (en) Fuse element, semiconductor device and method for manufacturing the same
US20070045847A1 (en) Printed wiring board and method for fabricating the same
KR20010014957A (ko) 반도체 장치 및 그 제조 방법
JP6562161B2 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP2008085238A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
JPS6038024B2 (ja) 半導体装置の製造方法
KR19980014210A (ko) 반도체 장치 및 그 제조방법
JP2006054338A (ja) 薄膜キャパシタ素子およびその製造方法
JP6989603B2 (ja) 配線基板、及び配線基板の製造方法
JP2006114760A (ja) 薄膜キャパシタ素子およびその製造方法
TWI282611B (en) Methods of manufacturing chip array resistor
JP3009051U (ja) 薄膜磁気ヘッド
JP2000299342A (ja) バンプ電極及びその製造方法
JPH0794548A (ja) 半導体装置及びその製造方法
JP4799916B2 (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20061219

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20090701

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20090728

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Effective date: 20090805

Free format text: JAPANESE INTERMEDIATE CODE: A761