JP2006114760A - 薄膜キャパシタ素子およびその製造方法 - Google Patents

薄膜キャパシタ素子およびその製造方法 Download PDF

Info

Publication number
JP2006114760A
JP2006114760A JP2004301648A JP2004301648A JP2006114760A JP 2006114760 A JP2006114760 A JP 2006114760A JP 2004301648 A JP2004301648 A JP 2004301648A JP 2004301648 A JP2004301648 A JP 2004301648A JP 2006114760 A JP2006114760 A JP 2006114760A
Authority
JP
Japan
Prior art keywords
lower electrode
edge cover
dielectric layer
capacitor element
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004301648A
Other languages
English (en)
Inventor
Ken Yamamura
憲 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004301648A priority Critical patent/JP2006114760A/ja
Publication of JP2006114760A publication Critical patent/JP2006114760A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 ブレイクダウン電圧の低下を防止するエッジカバーが損傷しにくくて誘電体層と下部電極との密着性も良好な高信頼性の薄膜キャパシタ素子と、その製造方法を提供すること。
【解決手段】 基板1上に設けられた下部電極2と、下部電極2の側端面2aを覆う所定領域に設けられた絶縁性のエッジカバー4と、下部電極2上に設けられた誘電体層3と、誘電体層3上に設けられた上部電極5とを備え、誘電体層3を介して下部電極2と上部電極5とを対向させた薄膜キャパシタ素子において、エッジカバー4が誘電体層3に覆われる構成とした。エッジカバー4は有機絶縁物からなるものでもよいし、無機絶縁物からなるものでもよい。また、エッジカバー4を覆って下部電極2上に密着接合された金属膜からなるバリア層7を備え、このバリア層7上に誘電体層3を設ける構成にしてもよい。
【選択図】 図3

Description

本発明は、小型電子回路に用いられる薄膜キャパシタ素子と、その製造方法とに関する。
一般的に薄膜キャパシタ素子は、アルミナ等からなる基板上に下部電極と誘電体層と上部電極を順次積層して概略構成されている。この種の薄膜キャパシタ素子では、スパッタ法等によって形成される誘電体層の膜厚が下部電極の側端部で極端に薄くなってしまうため、カバレッジ不良によって下部電極と上部電極間のブレイクダウン電圧が不所望に低下してしまう虞がある。そこで従来、誘電体層のカバレッジ不良部分を、レジスト材料等からなりブリッジとも称されるエッジカバーで覆うことにより、ブレイクダウン電圧の低下を防止できるようにした薄膜キャパシタ素子が提案されている(例えば、特許文献1参照)。
図7はかかる従来の薄膜キャパシタ素子を示す断面図であって、アルミナ等からなる基板1上にパターン形成された下部電極2と、この下部電極2上にパターン形成されて側端面2a近傍の基板1上へと延設された誘電体層3と、この誘電体層3を介して側端面2aを含む下部電極2の一端部を覆う絶縁性のエッジカバー(ブリッジ)4と、基板1上や誘電体層3上にパターン形成されてエッジカバー4を覆う上部電極5と、この上部電極5を覆う絶縁性の保護層6とによって全体が構成されている。
図7に示す薄膜キャパシタ素子の各部の構成について詳しく説明すると、基板1としては、LTCC基板やアルミナ基板の表面を平坦化処理したものが用いられている。下部電極2は、基板1上にスパッタ法により形成された下地層と、この下地層上にメッキ法により形成された電極層とで構成されており、下地層は例えば0.1μm厚のTi膜とCu膜からなり、電極層は例えば3μm厚のCu膜20上に0.5μm厚のNi膜21を被着させた積層構造になっている。誘電体層3は下部電極2上や基板1上にスパッタ法により形成された例えば0.5μm厚のSiO2膜からなり、下部電極2上から基板1上に至る段差部分では誘電体層3のカバレッジは悪くなる。エッジカバー4は、基板1上や誘電体層3上にフォトレジストをスピンコートした後、これを所望のパターン形状に露光現像してなる有機絶縁物である。上部電極5は、エッジカバー4のパターン形成後にスパッタ法により形成された下地層と、この下地層上にメッキ法により形成された電極層とで構成されており、下部電極2と同様に下地層はTi膜とCu膜からなり、電極層はCu膜にNi膜を被着させた積層構造になっている。
このように構成された従来の薄膜キャパシタ素子は、誘電体層3を介して下部電極2と上部電極5とが対向している部分がキャパシタとして動作する。また、誘電体層3の膜厚が極端に薄い下部電極2の側端面2aは、誘電体層3を介してエッジカバー4に覆われているため、誘電体層3のカバレッジ不良に起因するブレイクダウン電圧の低下を防止することができて信頼性が高まっている。
特開2002−25854(第3−4頁、図2)
ところで、上述した従来の薄膜キャパシタ素子では、下部電極2の一端部と上部電極5との間に有機絶縁物からなるエッジカバー4を介在させており、このエッジカバー4に対する電圧負荷が大きいことから、エッジカバー4が過大な電圧によって損傷する可能性があった。さらに、上部電極5を形成する際のエッチング工程などでも有機絶縁物からなるエッジカバー4は損傷する可能性があるため、かかる従来の薄膜キャパシタ素子は、エッジカバー4に変形や破断が生じやすいという問題があった。また、有機絶縁物からなるエッジカバー4を形成する場合、250〜350℃で熱処理する必要があるが、この熱処理工程で既設の誘電体層3と下部電極2との密着性が劣化してしまい、両者2,3が剥離しやすくなるという問題もあった。なお、下部電極2の最上層はNi膜21であり、このNi膜21によって下層のCu膜20のヒロック対策および酸化防止が図られているが、エッジカバー4の熱処理時にNi膜21と誘電体層3とは密着性が劣化して剥離しやすくなる。
本発明は、このような従来技術の実情に鑑みてなされたもので、その第1の目的は、ブレイクダウン電圧の低下を防止するエッジカバーが損傷しにくくて誘電体層と下部電極との密着性も良好な高信頼性の薄膜キャパシタ素子を提供することにある。また、本発明の第2の目的は、かかる高信頼性の薄膜キャパシタ素子を効率よく製造できる製造方法を提供することにある。
前記第1の目的を達成するため、本発明の薄膜キャパシタ素子では、基板上に設けられた金属膜からなる下部電極と、この下部電極の側端面を覆う所定領域に設けられた絶縁物からなるエッジカバーと、前記下部電極上に設けられて前記エッジカバーを覆う誘電体層と、この誘電体層上に設けられた金属膜からなる上部電極とを備え、前記下部電極と前記上部電極とが前記誘電体層を介して対向するように構成した。
このようにブレイクダウン電圧の低下を防止するためのエッジカバーによって下部電極の側端面を覆い、このエッジカバーをSiO2等からなる誘電体層が覆う構成にすることによって、エッジカバーが誘電体層に保護されることになるので、エッジカバーが電圧負荷によって損傷する可能性が低減すると共に、エッジカバーが上部電極のエッチング工程などで損傷する可能性も低減し、薄膜キャパシタ素子の信頼性が向上する。
また、かかる構成の薄膜キャパシタ素子において、前記エッジカバーが有機絶縁物からなる場合には、その熱処理工程後に誘電体層が形成されることになるので、該熱処理工程によって誘電体層と下部電極との密着性が劣化する虞はなくなり、この点でも信頼性の向上が図れる。
また、かかる構成の薄膜キャパシタ素子において、前記エッジカバーが無機絶縁物からなる場合には、エッジカバーが電圧負荷や上部電極のエッチング工程などによって損傷する可能性がさらに低減すると共に、エッジカバーの熱膨張係数が上部および下部電極や誘電体層の熱膨張係数と略同等になって熱膨張係数の相違に起因する剥離を防止できるため、薄膜キャパシタ素子の信頼性が一層向上する。なお、エッジカバーが無機絶縁物からなる場合、誘電体層の形成後にエッジカバーをパターン形成しようとすると、エッチングの選択性がないため誘電体層までエッチングされてしまい容量値のバラツキが避け難いが、本発明のようにエッジカバーを誘電体層が覆う構成にしてあれば、こうした不具合は回避できる。
また、このようにエッジカバーが無機絶縁物からなる場合、基板の法線方向に沿う該エッジカバーの厚みが下部電極と同等であれば、スパッタ法等で成膜するため膜厚が確保しにくい該エッジカバーを必要最小限の厚みに形成すればよくなるため、製造効率が向上する。
また、かかる構成の薄膜キャパシタ素子において、前記エッジカバーを覆って前記下部電極上に密着接合されたTa等の金属膜からなるバリア層を備え、このバリア層上に前記誘電体層を設ければ、エッジカバーが下部電極と同電位のバリア層を介して誘電体層に覆われることになるため、バリア層と下部電極との間に介在するエッジカバーには電圧が負荷されなくなり、電圧負荷に起因するエッジカバーの損傷を確実に防止できる。
また、前記第2の目的を達成するため、本発明の薄膜キャパシタ素子の製造方法では、基板上に下部電極をパターン形成した後、前記下部電極を側端面を含めて被覆する無機絶縁膜を成膜する無機膜成膜工程と、前記無機絶縁膜上にフォトレジストをスピンコートにて塗布するレジスト塗布工程と、前記フォトレジストの全面をハーフ露光して現像することにより、前記無機絶縁膜の段差部に溜まっている該フォトレジストだけを残すハーフ露光工程と、該ハーフ露光工程後に、前記無機絶縁膜と前記フォトレジストを同じ速度でエッチングすることにより、前記下部電極と同等の厚みで該下部電極の側端面を覆う無機絶縁物からなるエッジカバーを形成するエッチング工程と、前記下部電極上に設けられて前記エッジカバーを覆う誘電体層をパターン形成する誘電体層形成工程とを備え、該誘電体層形成工程後に、前記誘電体層を介して前記下部電極と対向する上部電極をパターン形成するようにした。
このように無機絶縁物からなるエッジカバーを形成する際には、まず、下部電極を被覆する無機絶縁膜をスパッタ法などにより成膜するが、この無機絶縁膜は下部電極の側端面近傍に段差部を生じてしまうので、これをそのままエッチングして下部電極の側端面を覆うエッジカバーを形成しようとすると、該エッジカバーには下部電極を上回る相当の厚みが要求されて製造効率が低下する。しかるに、無機絶縁膜を成膜した後、無機絶縁膜上にフォトレジストを塗布して前記ハーフ露光工程を行うことにより、無機絶縁膜の段差部に溜まっているフォトレジストだけを残して該レジストの表面を傾斜面となすことができるため、前記エッチング工程で、下部電極と同等の厚みで該傾斜面に準じた傾斜面を有するエッジカバーを形成することができる。すなわち、必要最小限の厚みで下部電極の側端面を覆う無機絶縁物からなるエッジカバーが形成できるため、極めて信頼性の高い薄膜キャパシタ素子を効率よく製造することが可能となる。
本発明の薄膜キャパシタ素子によれば、ブレイクダウン電圧の低下を防止するためのエッジカバーによって下部電極の側端面を覆い、このエッジカバーを誘電体層が覆う構成になっているため、SiO2等からなる誘電体層によってエッジカバーが保護されることになり、それゆえエッジカバーが電圧負荷や上部電極のエッチング工程などで損傷する可能性が低減し、薄膜キャパシタ素子の信頼性が向上する。そして、エッジカバーが有機絶縁物からなる場合には、その熱処理工程によって誘電体層と下部電極との密着性が劣化する虞がなくなるため、この点からも信頼性向上が図れる。また、エッジカバーが無機絶縁物からなる場合には、エッジカバーが電圧負荷や上部電極のエッチング工程などによって損傷する可能性がさらに低減すると共に、熱膨張係数の相違に起因する剥離も防止できるため、一層の信頼性向上が図れる。
また、本発明の薄膜キャパシタ素子の製造方法によれば、無機絶縁物からなるエッジカバーを形成する際に、予め成膜した無機絶縁膜上にフォトレジストを塗布してハーフ露光工程を行うことにより、この無機絶縁膜の段差部に溜まっているフォトレジストだけを残して該レジストの表面を傾斜面となすことができるため、その後のエッチング工程で、下部電極と同等の厚みで該傾斜面に準じた傾斜面を有するエッジカバーを形成することができる。これにより、必要最小限の厚みで下部電極の側端面を覆う無機絶縁物からなるエッジカバーが形成できるため、極めて信頼性の高い薄膜キャパシタ素子を効率よく製造することが可能となる。
発明の実施の形態を図面を参照して説明すると、図1は本発明の第1実施形態例に係る薄膜キャパシタ素子の断面図、図2は該薄膜キャパシタ素子の製造工程を示す説明図であって、図7と対応する部分には同一符号を付してある。
図1に示す薄膜キャパシタ素子は、基板1上にパターン形成された下部電極2と、この下部電極2の側端面2aを含む一端部を覆う絶縁性のエッジカバー(ブリッジ)4と、下部電極2上にパターン形成されてエッジカバー4を覆う誘電体層3と、基板1上や誘電体層3上にパターン形成された上部電極5と、この上部電極5を覆う絶縁性の保護層6とによって全体が構成されており、誘電体層3を介して下部電極2と上部電極5とが対向している部分がキャパシタとして動作するようになっている。すなわち、この薄膜キャパシタ素子は、下部電極2の一端部を覆うエッジカバー4が誘電体層3に被覆されている点が、図7に示した従来例と大きく異なっている。
図1に示す薄膜キャパシタ素子の各部の構成について詳しく説明すると、基板1としては、LTCC基板の表面を下層のポリイミドと上層のアルミナとで平坦化処理したものが用いられている。つまり、LTCC基板の表面は粗いため、まずスピンコートなどでポリイミド膜を該表面に形成して平坦化した後、このポリイミド膜の表面に、プロセスダメージを受けにくくてメタルとの反応を起こさないアルミナスパッタ膜を形成することによって、薄膜キャパシタ素子に好適な基板1を得ている。ただし、他の材料を使用して平坦化処理したり、LTCC基板の代わりにアルミナ基板を使用することも可能である。
下部電極2は、基板1上にスパッタ法により形成された下地層と、この下地層上にメッキ法により形成された電極層とで構成されており、下地層は0.1μm厚のTi膜とCu膜からなり、電極層は3μm厚のCu膜20上に0.5μm厚のNi膜21を被着させた積層構造になっている。
エッジカバー4は、基板1上や下部電極2上にフォトレジストをスピンコートした後、これを所望のパターン形状に露光現像してなる有機絶縁物である。このエッジカバー4は、下部電極2の側端面2a近傍の基板1上から下部電極2上の側端面2a寄りの一端部にかけて形成されている。
誘電体層3は、下部電極2上やエッジカバー4上および基板1上にスパッタ法により形成された0.5μm厚のSiO2膜からなる。この誘電体層3はエッジカバー4を覆って形成されるため、エッジカバー4は誘電体層3に保護されることになる。
上部電極5は、誘電体層3のパターン形成後にスパッタ法により形成された下地層と、この下地層上にメッキ法により形成された電極層とで構成されており、下部電極2と同様に下地層はTi膜とCu膜からなり、電極層はCu膜上にNi膜を被着させた積層構造になっている。この上部電極5は誘電体層3とエッジカバー4を介して下部電極2の側端面2a寄りの一端部と対向することになるが、該一端部は有機絶縁物からなるエッジカバー4に覆われており、かつ、エッジカバー4が誘電体層3に覆われているため、ブレイクダウン電圧の低下は確実に防止されている。なお、上部電極5を覆う保護層6は、7μm厚のポリイミド膜からなる。
このように構成された薄膜キャパシタ素子は、ブレイクダウン電圧の低下を防止するためのエッジカバー4によって下部電極2の側端面2aを覆い、このエッジカバー4を誘電体層3が覆っているため、エッジカバー4が誘電体層3に保護された構成になっている。したがって、エッジカバー4が電圧負荷によって損傷する可能性が低減すると共に、エッジカバー4が上部電極5のエッチング工程などで損傷する可能性が低減し、薄膜キャパシタ素子の信頼性が高まっている。また、エッジカバー4は有機絶縁物からなるため形成時に250〜350℃の熱処理工程が必要であるが、誘電体層3はエッジカバー4をパターン形成した後に形成されることになるので、かかる熱処理工程によって誘電体層3と下部電極2との密着性が劣化する虞はなく、この点でも従来品に比して信頼性が高まっている。
上述した薄膜キャパシタ素子の製造方法について詳しく説明すると、まず図2(a)に示すように、投入した基板1上に下部電極2をパターン形成する(下部電極形成工程)。この下部電極形成工程では、まず基板1上にスパッタ法により下地層(Ti膜とCu膜)を形成した後、図示せぬレジストをパターン形成してから、CuメッキとNiメッキを順次行って、Cu膜20とNi膜21とからなる電極層を形成する。この後、レジストを除去してからイオンミリングによって下地層のエッチングを行うことにより、下地層と電極層からなる下部電極2が得られる。
次に、図2(b)に示すように、下部電極2の側端面2a寄りの一端部を覆うエッジカバー4をパターン形成する(エッジカバー形成工程)。このエッジカバー形成工程では、まずスピンコートによって基板1上や下部電極2上にフォトレジスト(有機絶縁膜)を塗布した後、これをマスキング状態で露光して現像することにより所望のパターン形状となし、さらにキュア処理として熱処理を行って硬化させることにより、エッジカバー4が得られる。
次に、図2(c)に示すように、下部電極2上およびエッジカバー4上から基板1上にかけてスパッタ法によりSiO2膜30を成膜した後、このSiO2膜30上にレジスト31をパターン形成する。そして、SiO2膜30をエッチングしてからレジスト31を除去することにより、図2(d)に示すように、エッジカバー4を覆って下部電極2上にパターン形成されたSiO2からなる誘電体層3が得られる(誘電体層形成工程)。
次に、図2(e)に示すように、誘電体層3を介して下部電極2と対向する上部電極5をパターン形成する(上部電極形成工程)。この上部電極形成工程では、まず基板1上や誘電体層3上にスパッタ法により下地層(Ti膜とCu膜)を形成した後、図示せぬレジストをパターン形成してから、CuメッキとNiメッキを順次行って、Cu膜とNi膜とからなる電極層を形成する。この後、レジストを除去してからイオンミリングによって下地層のエッチングを行うことにより、下地層と電極層からなる上部電極5が得られる。
しかる後、上部電極5を覆う絶縁性の保護層6をパターン形成する(保護層形成工程)。この保護層形成工程では、まずスピンコートによって上部電極5上にフォトレジスト(有機絶縁膜)を塗布した後、これをマスキング状態で露光して現像することにより所望のパターン形状となし、さらにキュア処理として熱処理を行って硬化させることにより保護層6が得られ、これにより図1に示す薄膜キャパシタ素子が完成する。
図3は本発明の第2実施形態例に係る薄膜キャパシタ素子の断面図、図4は該薄膜キャパシタ素子の製造工程の一部を示す説明図であって、図1と図2に対応する部分には同一符号を付してあるため重複する説明は省略する。
図3に示す薄膜キャパシタ素子が前述した第1実施形態例と異なる点は、エッジカバー4を覆って下部電極2上に密着接合されたTa膜からなるバリア層7を追加し、このバリア層7上に誘電体層3を設けたことにあり、その他の構成は基本的に同等である。このように下部電極2と同電位のバリア層7を追加して、エッジカバー4がバリア層7を介して誘電体層3に覆われるようにしてあると、バリア層7と下部電極2との間に介在するエッジカバー4には電圧が負荷されなくなるので、電圧負荷に起因するエッジカバー4の損傷を確実に防止できて、薄膜キャパシタ素子の信頼性が一層向上する。なお、バリア層7をTa以外の金属膜とすることも可能であり、その場合、Ti膜やCr膜、あるいはTaとTiとCrのいずれかを主成分とする合金の膜が好適である。
また、バリア層7を追加した薄膜キャパシタ素子を製造する際には、エッジカバー形成工程と誘電体層形成工程との間にバリア層形成工程を設定すればよい。すなわち、第1実施形態例において図2(b)に示すエッジカバー形成工程の後に、図4(a)に示すように、下部電極2上およびエッジカバー4上から基板1上にかけてスパッタ法によりTa膜70を成膜した後、このTa膜70上にレジスト71をパターン形成する。そして、Ta膜70をエッチングしてからレジスト71を除去することにより、図4(b)に示すように、エッジカバー4を覆って下部電極2上にパターン形成されたTaからなるバリア層7が得られる(バリア層形成工程)。その後の製造工程は第1実施形態例と同様であり、誘電体層形成工程と上部電極形成工程、保護層形成工程を順次行うことにより、図3に示す薄膜キャパシタ素子が完成する。
また、前記第1および第2実施形態例では、薄膜キャパシタ素子のエッジカバー4が有機絶縁物からなる場合について説明したが、エッジカバー4をSiO2等の無機絶縁物によって形成することも可能である。その場合、エッジカバー形成工程では、下部電極2を側端面2aを含めて被覆する無機絶縁膜をスパッタ法にて成膜する工程と、該無機絶縁膜上にレジストをパターン形成する工程と、該無機絶縁膜をエッチングする工程と、該レジストを除去する工程とを順次行えばよい。このようにして無機絶縁物からなるエッジカバー4を形成すると、エッジカバー4が電圧負荷や上部電極5のエッチング工程などによって損傷する可能性がさらに低減すると共に、エッジカバー4の熱膨張係数が上部および下部電極5,2や誘電体層3の熱膨張係数と略同等になって熱膨張係数の相違に起因する剥離を防止できるため、薄膜キャパシタ素子の信頼性が一層向上する。
なお、エッジカバーが無機絶縁物からなる場合、誘電体層3の形成後にエッジカバー4をパターン形成しようとすると、エッチングの選択性がないため誘電体層3までエッチングされてしまい容量値のバラツキが避け難いが、本発明のようにエッジカバー4を誘電体層3が覆う構成にしてあれば、こうした不具合は回避できる。
図5は本発明の第3実施形態例に係る薄膜キャパシタ素子の断面図、図6は該薄膜キャパシタ素子の製造工程を示す説明図であって、図1〜図4に対応する部分には同一符号を付してあるため重複する説明は省略する。
図5に示す薄膜キャパシタ素子は無機絶縁物からなるエッジカバー4を必要最小限の厚みに形成したものであり、SiO2からなるエッジカバー4は、下部電極2の側端面2aを覆ってはいるが下部電極2の上面にはほとんど形成されていない。このようにエッジカバー4が無機絶縁物からなる場合、基板1の法線方向に沿うエッジカバー4の厚みが下部電極2と同等であれば、スパッタ法によって成膜するため膜厚が確保しにくいエッジカバー4を必要最小限の厚みに形成すればよくなるため、製造効率の向上が図れる。
図5に示す薄膜キャパシタ素子の製造方法について詳しく説明すると、まず図6(a)に示すように、投入した基板1上に下部電極2をパターン形成する(下部電極形成工程)。この下部電極形成工程は、図2(a)を用いて説明した第1実施形態例の場合と同様である。
次に、図6(b)に示すように、スパッタ法によって基板1上や下部電極2上にSiO2膜40を成膜し(無機膜成膜工程)、このSiO2膜40上に有機絶縁物からなるフォトレジスト41をスピンコートにて塗布する(レジスト塗布工程)。このとき、無機膜成膜工程においてSiO2膜40には下部電極2の側端面2a近傍に段差部40aが生じるため、レジスト塗布工程においてフォトレジスト41は段差部40a上で膜厚が増大する。
次に、図6(c)に示すように、フォトレジスト41の全面をハーフ露光して現像することにより、基板1上や下部電極2上からフォトレジスト41を除去して、SiO2膜40の段差部40aに溜まっているフォトレジスト41だけを残す(ハーフ露光工程)。これにより、SiO2膜40の段差部40aに溜まっているフォトレジスト41の表面を傾斜面41aとなすことができる。
次に、図6(d)に示すように、SiO2膜40とフォトレジスト41を同じ速度でエッチングすることにより、傾斜面41aに準じた傾斜面4aを有して下部電極2の側端面2aを覆うエッジカバー4を形成することができる。このエッジカバー4はSiO2膜40の一部を残したものであって、下部電極2と同等の厚みを有する。
次に、下部電極2上およびエッジカバー4上から基板1上にかけてSiO2膜を成膜し、このSiO2膜上にレジストをパターン形成した後、SiO2膜のエッチングとレジストの除去を行うことにより、図6(e)に示すように、エッジカバー4を覆って下部電極2上にパターン形成された誘電体層3を得る(誘電体層形成工程)。この誘電体層形成工程は、図2(c),(d)を用いて説明した第1実施形態例の場合と同様である。
次に、図6(f)に示すように、誘電体層3を介して下部電極2と対向する上部電極5をパターン形成し、さらに上部電極5を覆う絶縁性の保護層6をパターン形成するが、これらの上部電極形成工程および保護層形成工程もすでに説明した第1実施形態例の場合と同様である。そして、保護層形成工程が終了すると図5に示す薄膜キャパシタ素子が完成する。
このようにSiO2膜等の無機絶縁物からなるエッジカバー4を形成する際には、まず下部電極2を被覆するSiO2膜等の無機絶縁膜40をスパッタ法などにより成膜するが、この無機絶縁膜40は下部電極2の側端面2a近傍に段差部40aを生じてしまうので、これをそのままエッチングして下部電極2の側端面2aを覆うエッジカバーを形成しようとすると、該エッジカバーには下部電極2を上回る相当の厚みが要求されて製造効率が低下する。しかるに、無機絶縁膜40を成膜した後、無機絶縁膜40上にフォトレジスト41を塗布してハーフ露光工程を行うことにより、無機絶縁膜40の段差部40aに溜まっているフォトレジスト41だけを残して該レジスト41の表面を傾斜面41aとなすことができるため、その後のエッチング工程で、下部電極2と同等の厚みで傾斜面41aに準じた傾斜面4aを有するエッジカバー4を形成することができる。これにより、必要最小限の厚みで下部電極2の側端面2aを覆う無機絶縁物からなるエッジカバー4が形成できるため、極めて信頼性の高い薄膜キャパシタ素子を効率よく製造することが可能となる。
本発明の第1実施形態例に係る薄膜キャパシタ素子の断面図である。 該薄膜キャパシタ素子の製造工程を示す説明図である。 本発明の第2実施形態例に係る薄膜キャパシタ素子の断面図である。 該薄膜キャパシタ素子の製造工程の一部を示す説明図である。 本発明の第3実施形態例に係る薄膜キャパシタ素子の断面図である。 該薄膜キャパシタ素子の製造工程を示す説明図である。 従来例に係る薄膜キャパシタ素子の断面図である。
符号の説明
1 基板
2 下部電極
2a 側端面
3 誘電体層
4 エッジカバー
4a 傾斜面
5 上部電極
6 保護層
7 バリア層
40 無機絶縁膜(SiO2
40a 段差部
41 フォトレジスト
41a 傾斜面

Claims (7)

  1. 基板上に設けられた金属膜からなる下部電極と、この下部電極の側端面を覆う所定領域に設けられた絶縁物からなるエッジカバーと、前記下部電極上に設けられて前記エッジカバーを覆う誘電体層と、この誘電体層上に設けられた金属膜からなる上部電極とを備え、前記下部電極と前記上部電極とが前記誘電体層を介して対向していることを特徴とする薄膜キャパシタ素子。
  2. 請求項1の記載において、前記エッジカバーが有機絶縁物からなることを特徴とする薄膜キャパシタ素子。
  3. 請求項1の記載において、前記エッジカバーが無機絶縁物からなることを特徴とする薄膜キャパシタ素子。
  4. 請求項3の記載において、前記基板の法線方向に沿う前記エッジカバーの厚みが前記下部電極と同等であることを特徴とする薄膜キャパシタ素子。
  5. 請求項1〜4のいずれか1項の記載において、前記エッジカバーを覆って前記下部電極上に密着接合された金属膜からなるバリア層を備え、このバリア層上に前記誘電体層を設けたことを特徴とする薄膜キャパシタ素子。
  6. 請求項5の記載において、前記バリア層の主成分がTaであることを特徴とする薄膜キャパシタ素子。
  7. 基板上に下部電極をパターン形成した後、前記下部電極を側端面を含めて被覆する無機絶縁膜を成膜する無機膜成膜工程と、
    前記無機絶縁膜上にフォトレジストをスピンコートにて塗布するレジスト塗布工程と、
    前記フォトレジストの全面をハーフ露光して現像することにより、前記無機絶縁膜の段差部に溜まっている該フォトレジストだけを残すハーフ露光工程と、
    前記ハーフ露光工程後に、前記無機絶縁膜と前記フォトレジストを同じ速度でエッチングすることにより、前記下部電極と同等の厚みで該下部電極の側端面を覆う無機絶縁物からなるエッジカバーを形成するエッチング工程と、
    前記下部電極上に設けられて前記エッジカバーを覆う誘電体層をパターン形成する誘電体層形成工程とを備え、
    前記誘電体層形成工程後に、前記誘電体層を介して前記下部電極と対向する上部電極をパターン形成するようにしたことを特徴とする薄膜キャパシタ素子の製造方法。
JP2004301648A 2004-10-15 2004-10-15 薄膜キャパシタ素子およびその製造方法 Withdrawn JP2006114760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004301648A JP2006114760A (ja) 2004-10-15 2004-10-15 薄膜キャパシタ素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004301648A JP2006114760A (ja) 2004-10-15 2004-10-15 薄膜キャパシタ素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006114760A true JP2006114760A (ja) 2006-04-27

Family

ID=36383017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004301648A Withdrawn JP2006114760A (ja) 2004-10-15 2004-10-15 薄膜キャパシタ素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006114760A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107337A (ja) * 2016-12-27 2018-07-05 大日本印刷株式会社 電子部品およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107337A (ja) * 2016-12-27 2018-07-05 大日本印刷株式会社 電子部品およびその製造方法

Similar Documents

Publication Publication Date Title
JP4636160B2 (ja) 電子部品の製造方法および親基板
KR20000062586A (ko) 액정 표시 장치 및 그 제조 방법
JP6233445B2 (ja) 電子部品
JP2003017366A (ja) 薄膜キャパシタ素子およびその製造方法
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JPH1197243A (ja) 電子部品及びその製造方法
JP2009123818A (ja) 磁気センサデバイスの製造方法
JP2006114760A (ja) 薄膜キャパシタ素子およびその製造方法
JP5200727B2 (ja) 弾性波装置の製造方法及び弾性波装置
RU2213383C2 (ru) Способ изготовления тонкопленочных резисторов
JP2002025854A (ja) 薄膜キャパシタ素子
JPH1074838A (ja) 多層配線半導体装置とその製造方法
JP2006005293A (ja) 薄膜キャパシタ素子
JP2004055688A (ja) 半導体デバイスおよびその製造方法
TWI683357B (zh) 半導體裝置之製造方法
JP2003017324A (ja) 薄膜インダクタ素子およびその製造方法
JP4799916B2 (ja) チップ抵抗器
JP2007027234A (ja) 半導体装置及びその製造方法
JP4178896B2 (ja) Lr複合部品
JP2000114464A (ja) 薄膜抵抗体の製造方法
JP2004172348A (ja) 薄膜コンデンサの形成方法
JP4387731B2 (ja) 薄膜多層基板の製造方法
JP3900115B2 (ja) 半導体装置およびその製造方法
JP2006054338A (ja) 薄膜キャパシタ素子およびその製造方法
JP2005317632A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108