JP2004055688A - 半導体デバイスおよびその製造方法 - Google Patents
半導体デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP2004055688A JP2004055688A JP2002208755A JP2002208755A JP2004055688A JP 2004055688 A JP2004055688 A JP 2004055688A JP 2002208755 A JP2002208755 A JP 2002208755A JP 2002208755 A JP2002208755 A JP 2002208755A JP 2004055688 A JP2004055688 A JP 2004055688A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- electrode
- intermediate layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】樹脂埋め込み平坦化の後にO2アッシングを使用して製造可能な半導体デバイスを提供する。
【解決手段】この発明の半導体デバイス1は、基板10上に設けられた半導体層構造12を備えている。この層構造は、保護膜14に覆われている。保護膜の上には、層構造によって生じた段差を埋めるように樹脂層15が設けられている。樹脂層の上には、中間層16が設けられている。電極17は、この中間層の上に設けられている。O2アッシング耐性の強い材料(例えば、SOG)を中間層に使用すれば、O2アッシングによって電極との付着性はそれほど低下しない。これにより、電極の脱離を防止できる。
【選択図】 図1
【解決手段】この発明の半導体デバイス1は、基板10上に設けられた半導体層構造12を備えている。この層構造は、保護膜14に覆われている。保護膜の上には、層構造によって生じた段差を埋めるように樹脂層15が設けられている。樹脂層の上には、中間層16が設けられている。電極17は、この中間層の上に設けられている。O2アッシング耐性の強い材料(例えば、SOG)を中間層に使用すれば、O2アッシングによって電極との付着性はそれほど低下しない。これにより、電極の脱離を防止できる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、半導体デバイスおよびその製造方法に関し、特に、半導体デバイスの平坦化に関する。
【0002】
【従来の技術】
一般に、半導体デバイスは、基板上に半導体層構造を形成することにより製造される。層構造の周辺には、段差が生じる。この段差を平坦化するために、種々の技術が利用されている。平坦化方法の一例として、樹脂埋め込み法が知られている。樹脂埋め込み法では、層構造の周辺の段差に樹脂を塗布して硬化させることにより段差を埋め、デバイスを平坦化する。
【0003】
【発明が解決しようとする課題】
樹脂の埋め込みは、半導体層構造をパシベーション膜で覆った後に行ってもよい。この場合、樹脂埋め込みの後、パシベーション膜にコンタクトホールを形成する。次に、レジストパターンを形成し、続いて、樹脂およびレジストパターンを覆うように電極金属を蒸着する。その後、リフトオフ法を用いて、レジストとその上に蒸着した電極金属を除去し、電極パターンを形成する。この電極パターンは、コンタクトホールを通って半導体層構造に接触する。
【0004】
コンタクトホールを形成する際は、パシベーション膜および埋め込み樹脂層の上にレジストパターンが設けられる。このレジストパターンは、コンタクトホールの形成後に除去される。このとき、酸素プラズマ洗浄(O2アッシング)によってレジストを除去すると、酸化によって樹脂が劣化し、電極材料との付着性が低下する。このため、電極が樹脂から脱離しやすい。しかし、O2アッシングを使用しないと、レジストの除去が不十分になりやすい。レジストが残った樹脂上に電極が形成されると、電極と樹脂との付着性が低く、やはり電極が樹脂から脱離しやすい。
【0005】
そこで、この発明は、樹脂埋め込み平坦化の後にO2アッシングを施して製造することの可能な半導体デバイスおよびその製造方法の提供を課題とする。
【0006】
【課題を解決するための手段】
この発明の半導体デバイスは、基板と、基板上に設けられた半導体層構造と、層構造の側方の段差を埋める樹脂層と、樹脂層の表面に被着された中間層と、中間層の表面に被着された電極とを備えている。電極の一部分は、層構造の表面まで延びて層構造と接している。上記の半導体層構造は、光導波路を成していてもよい。この発明の半導体デバイスは、EA−DFBレーザなどの半導体レーザであってもよい。
【0007】
この半導体デバイスでは、平坦化のための樹脂層とは別個の中間層の上に電極が設けられている。O2アッシング耐性の強い材料(例えば、酸化物)を中間層に使用すれば、O2アッシングによって電極との付着性はそれほど低下しない。これにより、電極が脱離しにくくなる。このように、この半導体デバイスは、樹脂埋め込み平坦化の後にO2アッシングを施す方法によって好適に製造できる。
【0008】
この発明の半導体デバイス製造方法では、基板上に半導体材料を積層して所定の層構造を設ける工程と、層構造の側方の段差を埋めるように樹脂層を設ける工程と、樹脂層の表面に中間層を被着する工程と、中間層の表面に電極を被着する工程とを備えている。電極の一部分は、層構造の表面まで延びて層構造と接している。
【0009】
この方法では、樹脂層を設けて平坦化を行った後、樹脂層を中間層で覆って樹脂層を保護し、この中間層の上に電極を設ける。O2アッシング耐性の強い材料(例えば、酸化物)を中間層に使用すれば、O2アッシングによって電極との付着性はそれほど低下しない。これにより、電極がはがれにくくなる。このように、この半導体デバイス製造方法によれば、樹脂埋め込み平坦化の後にO2アッシングを実行しても、脱離しにくい電極を形成できる。
【0010】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図示の便宜上、図面の寸法比率は説明のものと必ずしも一致しない。
【0011】
図1は、この実施形態に係る半導体デバイス1の構造を示す断面図である。半導体デバイス1は、半導体レーザ素子である。半導体デバイス1は、基板10上に設けられた光導波路構造12を有している。光導波路構造12は、リッジ型の半導体層構造である。光導波路構造12の側方には、段差が形成されている。
【0012】
光導波路構造12は、活性層13を含んでいる。活性層13でレーザ光が生成される。光導波路構造12は、活性層の上下に配置された二つのクラッド層(図示せず)も有している。これらのクラッド層は、活性層よりも低い屈折率を有している。このため、活性層13で発生したレーザ光は、光導波路構造12に閉じ込められながら伝搬し、デバイス1から出射する。
【0013】
光導波路構造12の表面には、絶縁性のパシベーション膜14が被着されている。このパシベーション膜14は、SiO2から構成されている。パシベーション膜14は、光導波路構造12の表面を覆い、さらに基板10の上面も覆っている。パシベーション膜14は、光導波路構造12を保護する役割を有している。
【0014】
パシベーション膜14の表面上には、光導波路構造12の側方の段差を埋めるように、絶縁性の樹脂層15が設けられる。この樹脂層15は、有機樹脂であるBCB樹脂から構成されている。硬化していないBCB樹脂は、6〜7μmの段差を埋められるような流動性を有している。
【0015】
樹脂層15の表面には、中間層16が被着されている。中間層16の一部は、パシベーション膜14の表面に被着されている。中間層16によって樹脂層15の表面が覆われるので、樹脂層15は露出しない。この中間層16は、SOG(Spin On Glass)から構成されている。SOGは、樹脂層15の材料であるBCB樹脂との間に、比較的高い付着性を有している。また、後述するように、SOGは、電極17の材料であるTiとの間にも、高い付着性を有している。
【0016】
中間層16の表面には、金属製のオーミック電極17が被着されている。電極17の一部分は、コンタクトホール18を通って光導波路構造12の上面まで延在している。したがって、電極17は、光導波路構造12の上面と接触している。この電極17の最下層は、Tiから構成されている。
【0017】
この実施形態では、例えば、パシベーション膜14の厚さが0.3μm、樹脂層15の厚さが2〜6μm、中間層16の厚さが0.2〜1.0μmであってもよい。
【0018】
半導体デバイス1の製造方法を説明する。基板10上に光導波路構造12を形成した後、光導波路構造12の表面全体および基板10の表面にパシベーション膜14を被着する。パシベーション膜14は、例えば、CVD法によって形成できる。
【0019】
次に、光導波路構造12の側方においてパシベーション膜14の表面上に流動性のBCB樹脂を直接塗布し、それを硬化する。これにより樹脂層15が形成され、光導波路構造12の側方の段差が埋められる。
【0020】
次いで、樹脂層15およびパシベーション膜14の表面上に流動性のSOGを直接塗布し、それを焼成する。SOGは、スピンコーティング法により塗布される。焼成によってSOGが硬化すると、SiO2を主成分とする層が得られる。これが、中間層16である。SOGの焼成は、比較的低温で行える。中間層16とパシベーション膜14とは、樹脂層15の周辺で部分的に接触している。中間層16とパシベーション膜14はともにSiO2を主成分とするので、両者のマッチングは優れている。
【0021】
次に、光導波路構造12の上方においてパシベーション膜14および中間層16にコンタクトホール18を形成する。具体的には、中間層16の表面上にレジストパターンを設け、パシベーション膜14および中間層16のうち光導波路構造12の上方に位置する部分をエッチングにより除去する。コンタクトホール18は、パシベーション膜14および中間層16を貫通して光導波路構造12の上面まで延在している。コンタクトホール18の形成後は、O2アッシングを行って、中間層16の表面上のレジストパターンおよびワックスを除去する。
【0022】
この後、中間層16の表面上にレジストパターンを設け、コンタクトホール18を充填するように電極材料を堆積する。これにより電極17が形成される。なお、最初に堆積する電極材料は、Tiである。この後、レジストパターンを除去すれば、半導体デバイス1が完成する。
【0023】
以下では、この実施形態の利点を説明する。この実施形態は、主に三つの利点を有している。
【0024】
第1に、酸素プラズマ洗浄(O2アッシング)を実行しても、脱離しにくい電極17を形成できる。これは、O2アッシングによって劣化しやすいBCB樹脂層15ではなく、SOG中間層16に電極を被着するからである。中間層16の主成分であるSiO2は、すでに酸化しているため、O2アッシングを施しても劣化しない。したがって、中間層16は、O2アッシングの後も、電極材料であるTiとの間に比較的高い付着性を維持する。このため、電極17は脱離しにくい。また、樹脂層15は中間層16によって覆われているので、中間層16の形成後にO2アッシングを施しても、樹脂層15は劣化しない。このように、半導体デバイス1の製造では、樹脂層15の形成後であっても、O2アッシングによってレジストやワックスを十分に除去できる。
【0025】
なお、SOGを単独で厚く塗布することはできないので、SOGで段差を埋めて平坦化を行うことは難しい。このため、6〜7μmの段差を埋める材料として、BCB樹脂やポリイミド樹脂が使用される。
【0026】
第2に、半導体デバイス1は、製造条件の決定が容易である。これは、半導体デバイス1が樹脂層15と中間層16の2層構造を有するからである。樹脂層15の材料は、平坦化させる段差の厚みに応じて決定できる。中間層16の材料は、電極材料との付着性に応じて決定できる。段差厚み条件および電極付着性条件の双方を満たす材料を選ぶ必要はない。
【0027】
第3に、半導体デバイス1は、製造プロセスの選択が容易である。これは、パシベーション膜14および中間層16が、ともにSiO2を主成分とするからである。パシベーション膜14および中間層16に対しては、同じプロセスを施すことができる。したがって、パシベーション膜14および中間層16が異なる材料から構成されている場合よりも、製造プロセスを選択しやすい。
【0028】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【0029】
上記の実施形態では、樹脂層15の材料として、BCB樹脂が使用されている。しかし、BCB樹脂に代えて、ポリイミド樹脂を使用してもよい。BCB樹脂と同様に、ポリイミド樹脂も、SOGとの間に高い付着性を有する。
【0030】
上記の実施形態では、基板10上にリッジ型の光導波路構造12が設けられている。しかし、他の半導体層構造が基板上に設けられていてもよい。
【0031】
図2は、ストライプメサ型の光導波路構造を備える本発明の実施形態を示している。半導体デバイス2も、上記実施形態と同じく、半導体レーザ素子である。半導体デバイス2は、基板20上に光導波路構造22を形成することにより製造される。光導波路構造22は、活性層23を含んでいる。光導波路構造22の表面には、SiO2からなるパシベーション膜24が被着されている。パシベーション膜24の上面には、光導波路構造22の側方の段差を埋めるように、BCB樹脂層25が設けられている。樹脂層25の表面には、SOG中間層26が被着されている。中間層26の表面には、金属製のオーミック電極27が被着される。電極27は、コンタクトホール28を通って光導波路構造22の上面まで延在している。電極27の最下層は、Tiから構成されている。パシベーション膜24、樹脂層25、中間層26および電極27の形成方法は、上記実施形態のパシベーション膜14、樹脂層15、中間層16および電極17と同様である。
【0032】
半導体デバイス2では、上記実施形態の半導体デバイス1と同様に、平坦化のための樹脂層25が中間層26によって保護されている。また、パシベーション膜24および中間層26は、ともにSiO2を主成分とする。このため、半導体デバイス2は、半導体デバイス1と同じ利点を有している。
【0033】
【発明の効果】
この発明の半導体デバイスは、平坦化のための樹脂層とは別個の中間層の上に電極が設けられている。このため、O2アッシングによる電極の付着性の低下を抑えることが可能である。したがって、この発明の半導体デバイスは、樹脂埋め込み平坦化の後にO2アッシングを施す方法によって好適に製造できる。
【0034】
この発明の半導体デバイス製造方法では、樹脂層を設けて平坦化を行った後、樹脂層を中間層で覆って樹脂層を保護し、この中間層の上に電極を設ける。このため、O2アッシングによる電極の付着性の低下を抑えることが可能である。したがって、この半導体デバイス製造方法によれば、樹脂埋め込み平坦化の後にO2アッシングを施しても、脱離しにくい電極を形成できる。
【図面の簡単な説明】
【図1】この発明の実施形態を示す断面図である。
【図2】この発明の別の実施形態を示す断面図である。
【符号の説明】
1…半導体デバイス、10…基板、12…光導波路構造、13…活性層、14…パシベーション膜、15…樹脂層、16…中間層、17…電極、18…コンタクトホール。
【発明の属する技術分野】
この発明は、半導体デバイスおよびその製造方法に関し、特に、半導体デバイスの平坦化に関する。
【0002】
【従来の技術】
一般に、半導体デバイスは、基板上に半導体層構造を形成することにより製造される。層構造の周辺には、段差が生じる。この段差を平坦化するために、種々の技術が利用されている。平坦化方法の一例として、樹脂埋め込み法が知られている。樹脂埋め込み法では、層構造の周辺の段差に樹脂を塗布して硬化させることにより段差を埋め、デバイスを平坦化する。
【0003】
【発明が解決しようとする課題】
樹脂の埋め込みは、半導体層構造をパシベーション膜で覆った後に行ってもよい。この場合、樹脂埋め込みの後、パシベーション膜にコンタクトホールを形成する。次に、レジストパターンを形成し、続いて、樹脂およびレジストパターンを覆うように電極金属を蒸着する。その後、リフトオフ法を用いて、レジストとその上に蒸着した電極金属を除去し、電極パターンを形成する。この電極パターンは、コンタクトホールを通って半導体層構造に接触する。
【0004】
コンタクトホールを形成する際は、パシベーション膜および埋め込み樹脂層の上にレジストパターンが設けられる。このレジストパターンは、コンタクトホールの形成後に除去される。このとき、酸素プラズマ洗浄(O2アッシング)によってレジストを除去すると、酸化によって樹脂が劣化し、電極材料との付着性が低下する。このため、電極が樹脂から脱離しやすい。しかし、O2アッシングを使用しないと、レジストの除去が不十分になりやすい。レジストが残った樹脂上に電極が形成されると、電極と樹脂との付着性が低く、やはり電極が樹脂から脱離しやすい。
【0005】
そこで、この発明は、樹脂埋め込み平坦化の後にO2アッシングを施して製造することの可能な半導体デバイスおよびその製造方法の提供を課題とする。
【0006】
【課題を解決するための手段】
この発明の半導体デバイスは、基板と、基板上に設けられた半導体層構造と、層構造の側方の段差を埋める樹脂層と、樹脂層の表面に被着された中間層と、中間層の表面に被着された電極とを備えている。電極の一部分は、層構造の表面まで延びて層構造と接している。上記の半導体層構造は、光導波路を成していてもよい。この発明の半導体デバイスは、EA−DFBレーザなどの半導体レーザであってもよい。
【0007】
この半導体デバイスでは、平坦化のための樹脂層とは別個の中間層の上に電極が設けられている。O2アッシング耐性の強い材料(例えば、酸化物)を中間層に使用すれば、O2アッシングによって電極との付着性はそれほど低下しない。これにより、電極が脱離しにくくなる。このように、この半導体デバイスは、樹脂埋め込み平坦化の後にO2アッシングを施す方法によって好適に製造できる。
【0008】
この発明の半導体デバイス製造方法では、基板上に半導体材料を積層して所定の層構造を設ける工程と、層構造の側方の段差を埋めるように樹脂層を設ける工程と、樹脂層の表面に中間層を被着する工程と、中間層の表面に電極を被着する工程とを備えている。電極の一部分は、層構造の表面まで延びて層構造と接している。
【0009】
この方法では、樹脂層を設けて平坦化を行った後、樹脂層を中間層で覆って樹脂層を保護し、この中間層の上に電極を設ける。O2アッシング耐性の強い材料(例えば、酸化物)を中間層に使用すれば、O2アッシングによって電極との付着性はそれほど低下しない。これにより、電極がはがれにくくなる。このように、この半導体デバイス製造方法によれば、樹脂埋め込み平坦化の後にO2アッシングを実行しても、脱離しにくい電極を形成できる。
【0010】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図示の便宜上、図面の寸法比率は説明のものと必ずしも一致しない。
【0011】
図1は、この実施形態に係る半導体デバイス1の構造を示す断面図である。半導体デバイス1は、半導体レーザ素子である。半導体デバイス1は、基板10上に設けられた光導波路構造12を有している。光導波路構造12は、リッジ型の半導体層構造である。光導波路構造12の側方には、段差が形成されている。
【0012】
光導波路構造12は、活性層13を含んでいる。活性層13でレーザ光が生成される。光導波路構造12は、活性層の上下に配置された二つのクラッド層(図示せず)も有している。これらのクラッド層は、活性層よりも低い屈折率を有している。このため、活性層13で発生したレーザ光は、光導波路構造12に閉じ込められながら伝搬し、デバイス1から出射する。
【0013】
光導波路構造12の表面には、絶縁性のパシベーション膜14が被着されている。このパシベーション膜14は、SiO2から構成されている。パシベーション膜14は、光導波路構造12の表面を覆い、さらに基板10の上面も覆っている。パシベーション膜14は、光導波路構造12を保護する役割を有している。
【0014】
パシベーション膜14の表面上には、光導波路構造12の側方の段差を埋めるように、絶縁性の樹脂層15が設けられる。この樹脂層15は、有機樹脂であるBCB樹脂から構成されている。硬化していないBCB樹脂は、6〜7μmの段差を埋められるような流動性を有している。
【0015】
樹脂層15の表面には、中間層16が被着されている。中間層16の一部は、パシベーション膜14の表面に被着されている。中間層16によって樹脂層15の表面が覆われるので、樹脂層15は露出しない。この中間層16は、SOG(Spin On Glass)から構成されている。SOGは、樹脂層15の材料であるBCB樹脂との間に、比較的高い付着性を有している。また、後述するように、SOGは、電極17の材料であるTiとの間にも、高い付着性を有している。
【0016】
中間層16の表面には、金属製のオーミック電極17が被着されている。電極17の一部分は、コンタクトホール18を通って光導波路構造12の上面まで延在している。したがって、電極17は、光導波路構造12の上面と接触している。この電極17の最下層は、Tiから構成されている。
【0017】
この実施形態では、例えば、パシベーション膜14の厚さが0.3μm、樹脂層15の厚さが2〜6μm、中間層16の厚さが0.2〜1.0μmであってもよい。
【0018】
半導体デバイス1の製造方法を説明する。基板10上に光導波路構造12を形成した後、光導波路構造12の表面全体および基板10の表面にパシベーション膜14を被着する。パシベーション膜14は、例えば、CVD法によって形成できる。
【0019】
次に、光導波路構造12の側方においてパシベーション膜14の表面上に流動性のBCB樹脂を直接塗布し、それを硬化する。これにより樹脂層15が形成され、光導波路構造12の側方の段差が埋められる。
【0020】
次いで、樹脂層15およびパシベーション膜14の表面上に流動性のSOGを直接塗布し、それを焼成する。SOGは、スピンコーティング法により塗布される。焼成によってSOGが硬化すると、SiO2を主成分とする層が得られる。これが、中間層16である。SOGの焼成は、比較的低温で行える。中間層16とパシベーション膜14とは、樹脂層15の周辺で部分的に接触している。中間層16とパシベーション膜14はともにSiO2を主成分とするので、両者のマッチングは優れている。
【0021】
次に、光導波路構造12の上方においてパシベーション膜14および中間層16にコンタクトホール18を形成する。具体的には、中間層16の表面上にレジストパターンを設け、パシベーション膜14および中間層16のうち光導波路構造12の上方に位置する部分をエッチングにより除去する。コンタクトホール18は、パシベーション膜14および中間層16を貫通して光導波路構造12の上面まで延在している。コンタクトホール18の形成後は、O2アッシングを行って、中間層16の表面上のレジストパターンおよびワックスを除去する。
【0022】
この後、中間層16の表面上にレジストパターンを設け、コンタクトホール18を充填するように電極材料を堆積する。これにより電極17が形成される。なお、最初に堆積する電極材料は、Tiである。この後、レジストパターンを除去すれば、半導体デバイス1が完成する。
【0023】
以下では、この実施形態の利点を説明する。この実施形態は、主に三つの利点を有している。
【0024】
第1に、酸素プラズマ洗浄(O2アッシング)を実行しても、脱離しにくい電極17を形成できる。これは、O2アッシングによって劣化しやすいBCB樹脂層15ではなく、SOG中間層16に電極を被着するからである。中間層16の主成分であるSiO2は、すでに酸化しているため、O2アッシングを施しても劣化しない。したがって、中間層16は、O2アッシングの後も、電極材料であるTiとの間に比較的高い付着性を維持する。このため、電極17は脱離しにくい。また、樹脂層15は中間層16によって覆われているので、中間層16の形成後にO2アッシングを施しても、樹脂層15は劣化しない。このように、半導体デバイス1の製造では、樹脂層15の形成後であっても、O2アッシングによってレジストやワックスを十分に除去できる。
【0025】
なお、SOGを単独で厚く塗布することはできないので、SOGで段差を埋めて平坦化を行うことは難しい。このため、6〜7μmの段差を埋める材料として、BCB樹脂やポリイミド樹脂が使用される。
【0026】
第2に、半導体デバイス1は、製造条件の決定が容易である。これは、半導体デバイス1が樹脂層15と中間層16の2層構造を有するからである。樹脂層15の材料は、平坦化させる段差の厚みに応じて決定できる。中間層16の材料は、電極材料との付着性に応じて決定できる。段差厚み条件および電極付着性条件の双方を満たす材料を選ぶ必要はない。
【0027】
第3に、半導体デバイス1は、製造プロセスの選択が容易である。これは、パシベーション膜14および中間層16が、ともにSiO2を主成分とするからである。パシベーション膜14および中間層16に対しては、同じプロセスを施すことができる。したがって、パシベーション膜14および中間層16が異なる材料から構成されている場合よりも、製造プロセスを選択しやすい。
【0028】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【0029】
上記の実施形態では、樹脂層15の材料として、BCB樹脂が使用されている。しかし、BCB樹脂に代えて、ポリイミド樹脂を使用してもよい。BCB樹脂と同様に、ポリイミド樹脂も、SOGとの間に高い付着性を有する。
【0030】
上記の実施形態では、基板10上にリッジ型の光導波路構造12が設けられている。しかし、他の半導体層構造が基板上に設けられていてもよい。
【0031】
図2は、ストライプメサ型の光導波路構造を備える本発明の実施形態を示している。半導体デバイス2も、上記実施形態と同じく、半導体レーザ素子である。半導体デバイス2は、基板20上に光導波路構造22を形成することにより製造される。光導波路構造22は、活性層23を含んでいる。光導波路構造22の表面には、SiO2からなるパシベーション膜24が被着されている。パシベーション膜24の上面には、光導波路構造22の側方の段差を埋めるように、BCB樹脂層25が設けられている。樹脂層25の表面には、SOG中間層26が被着されている。中間層26の表面には、金属製のオーミック電極27が被着される。電極27は、コンタクトホール28を通って光導波路構造22の上面まで延在している。電極27の最下層は、Tiから構成されている。パシベーション膜24、樹脂層25、中間層26および電極27の形成方法は、上記実施形態のパシベーション膜14、樹脂層15、中間層16および電極17と同様である。
【0032】
半導体デバイス2では、上記実施形態の半導体デバイス1と同様に、平坦化のための樹脂層25が中間層26によって保護されている。また、パシベーション膜24および中間層26は、ともにSiO2を主成分とする。このため、半導体デバイス2は、半導体デバイス1と同じ利点を有している。
【0033】
【発明の効果】
この発明の半導体デバイスは、平坦化のための樹脂層とは別個の中間層の上に電極が設けられている。このため、O2アッシングによる電極の付着性の低下を抑えることが可能である。したがって、この発明の半導体デバイスは、樹脂埋め込み平坦化の後にO2アッシングを施す方法によって好適に製造できる。
【0034】
この発明の半導体デバイス製造方法では、樹脂層を設けて平坦化を行った後、樹脂層を中間層で覆って樹脂層を保護し、この中間層の上に電極を設ける。このため、O2アッシングによる電極の付着性の低下を抑えることが可能である。したがって、この半導体デバイス製造方法によれば、樹脂埋め込み平坦化の後にO2アッシングを施しても、脱離しにくい電極を形成できる。
【図面の簡単な説明】
【図1】この発明の実施形態を示す断面図である。
【図2】この発明の別の実施形態を示す断面図である。
【符号の説明】
1…半導体デバイス、10…基板、12…光導波路構造、13…活性層、14…パシベーション膜、15…樹脂層、16…中間層、17…電極、18…コンタクトホール。
Claims (10)
- 基板と、
前記基板上に設けられた半導体層構造と、
前記層構造の側方の段差を埋める樹脂層と、
前記樹脂層の表面に被着された中間層と、
前記中間層の表面に被着された電極と、
を備え、
前記電極の一部分は、前記層構造の表面まで延びて前記層構造と接している
半導体デバイス。 - 前記中間層は、SOGから構成されている、請求項1記載の半導体デバイス。
- 前記樹脂層は、BCB樹脂またはポリイミド樹脂から構成されている、請求項2記載の半導体デバイス。
- 前記電極のうち前記中間層と接する部分は、Tiから構成されている、請求項2記載の半導体デバイス。
- 前記層構造の表面および前記基板の表面に被着されたSiO2からなるパシベーション膜をさらに備える請求項2記載の半導体デバイス。
- 基板上に半導体材料を積層して所定の層構造を設ける工程と、
前記層構造の側方の段差を埋めるように樹脂層を設ける工程と、
前記樹脂層の表面に中間層を被着する工程と、
前記中間層の表面に電極を被着する工程と、
を備え、
前記電極の一部分は、前記層構造の表面まで延びて前記層構造と接している
半導体デバイスの製造方法。 - 前記中間層は、前記樹脂層の表面にSOGを塗布して硬化させることにより設けられる、請求項6記載の半導体デバイス製造方法。
- 前記樹脂層は、前記段差の表面にBCB樹脂またはポリイミド樹脂を塗布して硬化させることにより設けられる、請求項7記載の半導体デバイス製造方法。
- 前記電極のうち前記中間層と接する部分は、Tiから構成されている、請求項7記載の半導体デバイス製造方法。
- 前記層構造を設けた後、前記樹脂層を設ける前に、前記層構造の表面および前記基板の表面にSiO2からなるパシベーション膜を被着する工程をさらに備える請求項7記載の半導体デバイス製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002208755A JP2004055688A (ja) | 2002-07-17 | 2002-07-17 | 半導体デバイスおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002208755A JP2004055688A (ja) | 2002-07-17 | 2002-07-17 | 半導体デバイスおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004055688A true JP2004055688A (ja) | 2004-02-19 |
Family
ID=31932815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002208755A Pending JP2004055688A (ja) | 2002-07-17 | 2002-07-17 | 半導体デバイスおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004055688A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100397735C (zh) * | 2005-10-29 | 2008-06-25 | 深圳新飞通光电子技术有限公司 | 脊形波导式半导体激光器制作方法 |
US7538357B2 (en) | 2004-08-20 | 2009-05-26 | Panasonic Corporation | Semiconductor light emitting device |
JP2012123184A (ja) * | 2010-12-08 | 2012-06-28 | Sumitomo Electric Ind Ltd | 半導体光変調素子及びその製造方法 |
JP2021034388A (ja) * | 2019-08-13 | 2021-03-01 | 日本ルメンタム株式会社 | 半導体光素子 |
-
2002
- 2002-07-17 JP JP2002208755A patent/JP2004055688A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7538357B2 (en) | 2004-08-20 | 2009-05-26 | Panasonic Corporation | Semiconductor light emitting device |
CN100397735C (zh) * | 2005-10-29 | 2008-06-25 | 深圳新飞通光电子技术有限公司 | 脊形波导式半导体激光器制作方法 |
JP2012123184A (ja) * | 2010-12-08 | 2012-06-28 | Sumitomo Electric Ind Ltd | 半導体光変調素子及びその製造方法 |
JP2021034388A (ja) * | 2019-08-13 | 2021-03-01 | 日本ルメンタム株式会社 | 半導体光素子 |
JP7309519B2 (ja) | 2019-08-13 | 2023-07-18 | 日本ルメンタム株式会社 | 半導体光素子 |
US11710940B2 (en) | 2019-08-13 | 2023-07-25 | Lumentum Japan, Inc. | Semiconductor optical device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080197377A1 (en) | Photonic semiconductor device and manufacturing method | |
JP2011065173A (ja) | フレキシブル表示装置の製造方法 | |
JP5842415B2 (ja) | 半導体装置及びその製造方法 | |
JP5309672B2 (ja) | 薄膜素子およびその製造方法 | |
JP2004055688A (ja) | 半導体デバイスおよびその製造方法 | |
JP4001115B2 (ja) | 半導体装置及びその製造方法 | |
JP5004907B2 (ja) | 半導体装置の製造方法 | |
JP2004288950A (ja) | 配線構造 | |
JP5929540B2 (ja) | 電子部品 | |
JP2005101144A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4068190B2 (ja) | 半導体装置の多層配線形成方法 | |
TWI631782B (zh) | 半導體雷射及其製造方法 | |
JP5200727B2 (ja) | 弾性波装置の製造方法及び弾性波装置 | |
JPH06267943A (ja) | 半導体装置の製造方法 | |
JPH07122635A (ja) | 半導体装置およびその製造方法 | |
JP2006041552A (ja) | 半導体装置及びその製造方法 | |
US11955585B2 (en) | Method for coating chips | |
JP4393175B2 (ja) | 半導体素子の金属配線層形成方法 | |
JP2007027234A (ja) | 半導体装置及びその製造方法 | |
TW411514B (en) | Method of defining passivation pattern | |
JP2006114760A (ja) | 薄膜キャパシタ素子およびその製造方法 | |
JPH1022384A (ja) | 半導体装置およびその製造方法 | |
JPH01266746A (ja) | 半導体装置 | |
JPS6113375B2 (ja) | ||
JP4873180B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20041028 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |