JP2018107337A - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP2018107337A JP2018107337A JP2016253933A JP2016253933A JP2018107337A JP 2018107337 A JP2018107337 A JP 2018107337A JP 2016253933 A JP2016253933 A JP 2016253933A JP 2016253933 A JP2016253933 A JP 2016253933A JP 2018107337 A JP2018107337 A JP 2018107337A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- electrode
- electronic component
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
基板と、
前記基板上に位置する第1導電層、前記第1導電層上に位置し、銅を含有する第2導電層、および前記第2導電層上に位置する第3導電層を有する第1電極と、前記第1電極上に位置する誘電体と、前記誘電体上に位置する第2電極と、を有するキャパシタと、を備える、電子部品が提供される。
ニッケルを含有する第1の層と、
前記第1の層上に位置し、金を含有する第2の層と、を有してもよい。
チタンを含有する下層と、
銅を含有する上層と、を有してもよい。
基板を準備する工程と、
前記基板上にキャパシタの第1電極の第1導電層を形成する工程と、
前記第1導電層上に部分的にレジスト層を形成する工程と、
前記レジスト層をマスクとして前記第1導電層上に銅を含有する前記第1電極の第2導電層を形成する工程と、
前記第2導電層上に前記第1電極の第3導電層を形成する工程と、
前記レジスト層を除去する工程と、
前記レジスト層が形成されていた前記第1導電層を除去する工程と、
前記第1電極上に前記キャパシタの誘電体を形成する工程と、
前記誘電体上に前記キャパシタの第2電極を形成する工程と、を備える、電子部品の製造方法が提供される。
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る電子部品10の構成について説明する。図1は、本実施形態による電子部品10を示す断面図である。
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14に至る複数の貫通孔20が設けられている。基板12の厚みは、例えば、200μm〜500μmであってもよい。
貫通電極22は、貫通孔20の内部に位置し、且つ導電性を有する部材である。第1面13及び第2面14における貫通孔20の幅に対する基板12の厚みの値、いわゆる貫通孔20のアスペクト比は、4〜10であってもよい。上記数値範囲とすることにより、所望の厚みの基板に高密度に孔形成することができる。本実施の形態において、貫通電極22の厚みは、貫通孔20の幅よりも小さく、このため、貫通孔20の内部には、貫通電極22が存在しない空間がある。すなわち、貫通電極22は、いわゆるコンフォーマルビアである。なお、図1において、貫通孔20の内部の、貫通電極22が存在しない空間を空隙として図示しているがこれに限らず、当該空間に樹脂等の絶縁性材料が充填されていてもよい。
次に、第1配線構造部30について説明する。第1配線構造部30は、基板12の第1面13側に電気的な回路を構成するよう第1面13側に設けられた導電層や絶縁層などの層を有する。第1配線構造部30の一部によって、キャパシタ15、第1配線17及び第1端子18が構成されている。また、第1配線構造部30の一部によって、インダクタ16の一部が構成されている。本実施の形態において、第1配線構造部30は、第1面第1導電層31、第1面第1無機層32、第1面第2導電層33、第1面第1有機層34、第1面第3導電層35及び第1面第2有機層36を有する。
第1面第1導電層31は、基板12の第1面13上に位置する、導電性を有する層である。第1面第1導電層31は、貫通電極22に電気的に接続されている。第1面第1導電層31と貫通電極22が一体で構成されていてもよいし、別体で構成されていてもよい。貫通電極22の厚みは、第1面第1導電層31の厚みの50%〜100%としてもよく、さらに70%〜100%としてもよい。上記数値範囲とすることにより、第1面第1導電層31と貫通電極22の電気接続を良好とすることができる。
第1面第1無機層32は、少なくとも部分的に第1面第1導電層31上及び基板12の第1面13上に位置し、無機材料を含み、且つ絶縁性を有する層である。
第1面第2導電層33は、第1面第1無機層32上に位置する、導電性を有する層である。図1に示すように、第1面第2導電層33の端部33eは、第1面第1無機層32上に位置する。
第1面第1有機層34は、第1面第1無機層32上及び第1面第2導電層33に位置し、有機材料を含み、且つ絶縁性を有する層である。第1面第1有機層34の有機材料としては、ポリイミド、エポキシ樹脂などを用いることができる。第1面第1有機層34は、厚みが薄すぎると、絶縁性の低下や配線の被覆性が劣り、厚すぎるとビアの加工が難しくなる。さらには、伝送線路を形成する場合に、第1面第1有機層34の厚みは、第1面第1有機層34を挟んで厚み方向で隣り合う配線間のインピーダンスに影響するため、インピーダンスの整合に好適な厚みとなることが望ましい。このような観点から、第1面第1有機層34の厚みは、例えば、10μm〜25μmとしてもよい。
第1面第3導電層35は、第1面第1導電層31上又は第1面第2導電層33上に位置する、導電性を有する層である。図1に示す例において、第1面第3導電層35は、キャパシタ15の第1電極を構成する第1面第1導電層31に接続された部分、及び、キャパシタ15の第2電極を構成する第1面第2導電層33に接続された部分を含む。
第1面第2有機層36は、第1面第1有機層34上及び第1面第3導電層35上に位置し、有機材料を含み、且つ絶縁性を有する層である。第1面第2有機層36の有機材料としては、第1面第1有機層34と同様に、ポリイミド、エポキシ樹脂などを用いることができる。第1面第2有機層36は、厚みが薄すぎると、絶縁性の低下や配線の被覆性が劣り、厚すぎるとビアの加工が難しくなる。さらには、伝送線路を形成する場合に、第1面第2有機層36の厚みは、第1面第2有機層36を挟んで厚み方向で隣り合う配線間のインピーダンスに影響するため、インピーダンスの整合に好適な厚みとなることが望ましい。このような観点から、第1面第2有機層36の厚みは、例えば、10μm〜25μmとしてもよい。
次に、第2配線構造部40について説明する。第2配線構造部40は、基板12の第2面14側に電気的な回路を構成するよう第2面14側に設けられた導電層や絶縁層などの層を有する。第2配線構造部40の一部と、上述の第1配線構造部30の一部及び貫通電極22とによって、インダクタ16が構成されている。本実施の形態において、第2配線構造部40は、第2面第1導電層41及び第2面第1有機層43を有する。
第2面第1導電層41は、基板12の第2面14上に位置する、導電性を有する層である。第2面第1導電層41は、貫通電極22に接続されていてもよい。また、第2面第1導電層41は、貫通電極22や第1面第1導電層31と同様に、基板12の第2面14上に順に積層されたシード層221及びめっき層222を含んでいてもよい。第2面第1導電層41を構成する材料は、貫通電極22を構成する材料と同様である。
第2面第1有機層43は、第2面第1導電層41上及び基板12の第2面14上に位置し、有機材料を含み、且つ絶縁性を有する層である。第2面第1有機層43の有機材料としては、第1面第1有機層34や第1面第2有機層36と同様に、ポリイミド、エポキシなどを用いることができる。第2面第2有機層43の厚みは、例えば、10μm〜25μmとしてもよい。第2面第2有機層43の厚みは、第1面第1有機層34および第1面第2有機層36と同じ厚みであってもよいが、これらの厚みよりも大きくしてもよい。これにより、絶縁信頼性を強固に保つことができる。
以下、電子部品10の製造方法の一例について、図5乃至図16を参照して説明する。
図5は、本実施形態による電子部品10の製造方法を示す断面図である。まず、基板12を準備する。次に、第1面13又は第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図5に示すように、基板12に貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
図6は、図5に続く本実施形態による電子部品10の製造方法を示す断面図である。貫通孔20を形成した後、図6に示すように、貫通孔20の側壁21に貫通電極22を形成する。具体的には、スパッタリング法、蒸着法、無電解めっき法などによって、基板12の第1面13上、第2面14及び側壁21上にシード層221を形成する。
次に、第1面第1導電層31の表面をNH3プラズマなどのプラズマに晒す表面処理工程を実施してもよい。これにより、第1面第1導電層31の表面の酸化物を除去することができる。例えば、第1面第1導電層31が銅を含む場合、第1面第1導電層31の表面の酸化銅を除去することができる。このことにより、第1面第1導電層31と、第1面第1導電層31上に形成される第1面第1無機層32との間の密着性を高めることができる。
図12は、図11に続く本実施形態による電子部品10の製造方法を示す断面図である。貫通電極22、第1面第1導電層31及び第2面第1導電層41を形成した後、図12に示すように、第1面第1導電層31上の全域及び基板12の第1面13上の全域に第1面第1無機層32を形成する。第1面第1無機層32を形成する方法としては、例えば、プラズマCVD、スパッタリングなどを採用することができる。好ましくは、第1面第1無機層32を形成する工程は、第1面第1導電層31を形成する工程及び表面処理工程の場合と同一の装置において連続的に実施される。これらの工程は、好ましくは、第1面第1導電層31が酸化することが抑制された雰囲気下で、例えばアンモニアガスなどの還元ガスの雰囲気下で実施される。
図13は、図12に続く本実施形態による電子部品10の製造方法を示す断面図である。第1面第1無機層32を形成した後、図13に示すように、第1面第1無機層32の一部分上に第1面第2導電層33を形成する。これにより、第1面第1導電層31と、第1面第1導電層31上の第1面第1無機層32と、第1面第1無機層32上の第1面第2導電層33と、を備えるキャパシタ15を構成することができる。第1面第2導電層33を形成する工程は、第1面第1導電層31を形成する工程と同様であるので、説明を省略する。
図14は、図13に続く本実施形態による電子部品10の製造方法を示す断面図である。第1面第2導電層33を形成した後、図14に示すように、第1面第2導電層33の一部分上及び第1面第1無機層32の一部分上に第1面第1有機層34を形成する。
図15は、図14に続く本実施形態による電子部品10の製造方法を示す断面図である。第1面第1有機層34を形成した後、図15に示すように、第1面第1有機層34をマスクとして用いて、第1面第1導電層31上に位置する第1面第1無機層32を、例えば反応性イオンエッチングによって部分的に除去する。これによって、第1面第1有機層34の開口部34aに連通する開口部32aを第1面第1無機層32に形成する。
図16は、図15に続く本実施形態による電子部品10の製造方法を示す断面図である。第1面第1有機層34を加工した後、図16に示すように、第1面第1有機層34の開口部34aを介して第1面第1導電層31又は第1面第2導電層33に接続される第1面第3導電層35を形成する。
第1面第3導電層35を形成した後、第1面第1有機層34の一部分上及び第1面第3導電層35の一部分上に第1面第2有機層36を形成する。これによって、図1に示す電子部品10を得ることができる。第1面第2有機層36を形成する方法は特には限定されない。例えば、第1面第1有機層34の場合と同様に、有機材料を含むフィルムや液を用いることによって、第1面第2有機層36を形成することができる。
図18は、本開示の実施形態に係る電子部品10が搭載されることができる製品の例を示す図である。本開示の実施形態に係る電子部品10は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ110、タブレット端末120、携帯電話130、スマートフォン140、デジタルビデオカメラ150、デジタルカメラ160、デジタル時計170、サーバ180等に搭載される。
12 基板
15 キャパシタ
221 シード層
222 めっき層
223 バリア層
31 第1面第1導電層
32 第1面第1無機層
33 第1面第2導電層
Claims (10)
- 基板と、
前記基板上に位置する第1導電層、前記第1導電層上に位置し、銅を含有する第2導電層、および前記第2導電層上に位置する第3導電層を有する第1電極と、前記第1電極上に位置する誘電体と、前記誘電体上に位置する第2電極と、を有するキャパシタと、を備える、電子部品。 - 前記第3導電層は、前記第1導電層の成分と異なる成分を含有する、請求項1に記載の電子部品。
- 前記第3導電層は、ニッケルを含有する、請求項2に記載の電子部品。
- 前記第3導電層は、
ニッケルを含有する第1の層と、
前記第1の層上に位置し、金を含有する第2の層と、を有する、請求項3に記載の電子部品。 - 前記第3導電層は、チタンを含有する請求項2に記載の電子部品。
- 前記第1導電層は、
チタンを含有する下層と、
銅を含有する上層と、を有する、請求項3または4に記載の電子部品。 - 前記第2導電層の厚みは1μm以上である請求項1乃至6のいずれか一項に記載の電子部品。
- 前記第1導電層の厚みは1μm以上である請求項1乃至請求項7のいずれか一項に記載の電子部品。
- 前記基板を貫通し、前記第1電極に電気的に接続された貫通電極を更に備える、請求項1乃至8のいずれか一項に記載の電子部品。
- 基板を準備する工程と、
前記基板上にキャパシタの第1電極の第1導電層を形成する工程と、
前記第1導電層上に部分的にレジスト層を形成する工程と、
前記レジスト層をマスクとして前記第1導電層上に銅を含有する前記第1電極の第2導電層を形成する工程と、
前記第2導電層上に前記第1電極の第3導電層を形成する工程と、
前記レジスト層を除去する工程と、
前記レジスト層が形成されていた前記第1導電層を除去する工程と、
前記第1電極上に前記キャパシタの誘電体を形成する工程と、
前記誘電体上に前記キャパシタの第2電極を形成する工程と、を備える、電子部品の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016253933A JP2018107337A (ja) | 2016-12-27 | 2016-12-27 | 電子部品およびその製造方法 |
JP2021016828A JP2021145125A (ja) | 2016-12-27 | 2021-02-04 | 電子部品およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016253933A JP2018107337A (ja) | 2016-12-27 | 2016-12-27 | 電子部品およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021016828A Division JP2021145125A (ja) | 2016-12-27 | 2021-02-04 | 電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018107337A true JP2018107337A (ja) | 2018-07-05 |
JP2018107337A5 JP2018107337A5 (ja) | 2019-10-17 |
Family
ID=62788230
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016253933A Pending JP2018107337A (ja) | 2016-12-27 | 2016-12-27 | 電子部品およびその製造方法 |
JP2021016828A Pending JP2021145125A (ja) | 2016-12-27 | 2021-02-04 | 電子部品およびその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021016828A Pending JP2021145125A (ja) | 2016-12-27 | 2021-02-04 | 電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP2018107337A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283077A (ja) * | 1994-04-11 | 1995-10-27 | Ngk Spark Plug Co Ltd | 薄膜コンデンサ |
JP2001110675A (ja) * | 1999-10-05 | 2001-04-20 | Shinko Electric Ind Co Ltd | 薄膜コンデンサ素子及びプリント回路基板 |
JP2006114760A (ja) * | 2004-10-15 | 2006-04-27 | Alps Electric Co Ltd | 薄膜キャパシタ素子およびその製造方法 |
JP2007116169A (ja) * | 2005-10-19 | 2007-05-10 | Samsung Electro Mech Co Ltd | 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法 |
JP2007123690A (ja) * | 2005-10-31 | 2007-05-17 | Tdk Corp | 薄膜デバイスおよびその製造方法 |
JP2007180093A (ja) * | 2005-12-27 | 2007-07-12 | Tdk Corp | 薄膜デバイスおよびその製造方法 |
JP2016039512A (ja) * | 2014-08-08 | 2016-03-22 | キヤノン株式会社 | 電極が貫通配線と繋がったデバイス、及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08115851A (ja) * | 1994-10-14 | 1996-05-07 | Ngk Spark Plug Co Ltd | 薄膜コンデンサ付きセラミック基板および その製造方法 |
JP2003142590A (ja) * | 2001-11-06 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 容量素子 |
JP4548262B2 (ja) * | 2005-07-29 | 2010-09-22 | Tdk株式会社 | 下部電極構造 |
KR100878414B1 (ko) * | 2006-10-27 | 2009-01-13 | 삼성전기주식회사 | 캐패시터 내장형 인쇄회로기판 및 제조방법 |
-
2016
- 2016-12-27 JP JP2016253933A patent/JP2018107337A/ja active Pending
-
2021
- 2021-02-04 JP JP2021016828A patent/JP2021145125A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283077A (ja) * | 1994-04-11 | 1995-10-27 | Ngk Spark Plug Co Ltd | 薄膜コンデンサ |
JP2001110675A (ja) * | 1999-10-05 | 2001-04-20 | Shinko Electric Ind Co Ltd | 薄膜コンデンサ素子及びプリント回路基板 |
JP2006114760A (ja) * | 2004-10-15 | 2006-04-27 | Alps Electric Co Ltd | 薄膜キャパシタ素子およびその製造方法 |
JP2007116169A (ja) * | 2005-10-19 | 2007-05-10 | Samsung Electro Mech Co Ltd | 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法 |
JP2007123690A (ja) * | 2005-10-31 | 2007-05-17 | Tdk Corp | 薄膜デバイスおよびその製造方法 |
JP2007180093A (ja) * | 2005-12-27 | 2007-07-12 | Tdk Corp | 薄膜デバイスおよびその製造方法 |
JP2016039512A (ja) * | 2014-08-08 | 2016-03-22 | キヤノン株式会社 | 電極が貫通配線と繋がったデバイス、及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021145125A (ja) | 2021-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7447982B2 (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP7211445B2 (ja) | 高周波部品及びその製造方法 | |
KR20030040083A (ko) | 박막 커패시터를 일체로 형성한 다층 배선 기판의 제조 방법 | |
JP2018093061A (ja) | 電子部品及び電子部品製造方法 | |
JP2017204527A (ja) | 配線回路基板及びその製造方法 | |
JP7279769B2 (ja) | 有孔基板及び実装基板 | |
JP2019102733A (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP2018160607A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2024073602A (ja) | 実装基板及びその製造方法 | |
JP6852415B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP7003412B2 (ja) | 導電基板およびその製造方法 | |
JP2018107337A (ja) | 電子部品およびその製造方法 | |
JP7236059B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2018148086A (ja) | 貫通電極基板の製造方法及び貫通電極基板 | |
JP2018170440A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP7223352B2 (ja) | 導電基板およびその製造方法 | |
WO2023085366A1 (ja) | 貫通電極基板、実装基板及び貫通電極基板の製造方法 | |
JP7182084B2 (ja) | 貫通電極基板およびその製造方法 | |
JP7405183B2 (ja) | 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法 | |
JP4228270B2 (ja) | 導電体パターンの形成方法及び実装回路基板 | |
JP6965589B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2023052901A (ja) | 導電基板およびその製造方法 | |
JP2018110157A (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2023056567A (ja) | 多層配線基板、その製造方法及びその設計方法 | |
KR20230146557A (ko) | 관통 전극 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201120 |