JP2003142590A - 容量素子 - Google Patents

容量素子

Info

Publication number
JP2003142590A
JP2003142590A JP2001340693A JP2001340693A JP2003142590A JP 2003142590 A JP2003142590 A JP 2003142590A JP 2001340693 A JP2001340693 A JP 2001340693A JP 2001340693 A JP2001340693 A JP 2001340693A JP 2003142590 A JP2003142590 A JP 2003142590A
Authority
JP
Japan
Prior art keywords
electrode
layer
substrate
lower electrode
capacitive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001340693A
Other languages
English (en)
Inventor
Tetsuo Kawasaki
哲生 川崎
Tsutomu Nakanishi
努 中西
Masako Yamaguchi
雅子 山口
Takashi Morino
貴 森野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001340693A priority Critical patent/JP2003142590A/ja
Publication of JP2003142590A publication Critical patent/JP2003142590A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 コンデンサあるいはコンデンサと抵抗とを有
する容量素子において、高容量、低リーク電流、高耐圧
の特性を有する容量素子を簡易な製造工程で安定して得
ることを目的とする。 【解決手段】 基板1上の一部に設けた下部電極2と、
この下部電極2上から基板1上にわたる領域と基板1上
で下部電極2と分離した領域とに設けたクロムを含む合
金層3と、少なくとも下部電極2上の合金層3上の一部
から基板1上の合金層3に被覆されていない部位にわた
って設けた誘電体層4と、少なくとも下部電極2上の領
域の誘電体層3上から下部電極2と分離した領域に設け
た合金層3上へわたる領域に設けた上部電極5と、下部
電極2の端部上の合金層3上から下部電極2上から前記
基板1上にわたる領域に設けた合金層3上にわたる領域
とに設けた引出電極8とで構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はコンデンサあるいは
コンデンサと抵抗とを有する容量素子に関し、特に誘電
体薄膜を使用した容量素子に関するものである。
【0002】
【従来の技術】従来、誘電体薄膜を使用した容量素子は
特開平5−47586号公報に記載されたものが知られ
ている。従来の容量素子は図13に示すように、基板1
01上に下部電極102が形成され、この下部電極10
2上に誘電体層103が形成され、誘電体層103上の
一部に上部電極104が形成され、そしてこれらの上に
形成された絶縁層105を貫通して外部への端子電極1
06,107が形成されて構成されている。
【0003】この容量素子において、基板101の材料
はアルミナや窒化アルミニウム等のセラミック材料、石
英ガラス、単結晶シリコン又はセラミック材料上にガラ
スグレーズを形成したものが知られている。下部電極1
02は白金やパラジウム等の貴金属、チタン、クロム、
ニッケル、コバルト、モリブデン、タングステン、タン
タル等の高融点金属、酸化ルテニウム等の導電性酸化
物、又はこれらの組合せによる積層膜で構成したものが
知られている。誘電体層103は酸化シリコン、窒化シ
リコン、酸化アルミニウム、酸化タンタル、チタン酸バ
リウム、チタン酸ストロンチウム等の誘電体から構成し
たものが知られている。
【0004】又、上部電極104は前述の貴金属、アル
ミニウム、銅等の低抵抗金属、これら低抵抗金属と前記
高融点金属との積層膜から構成したものが知られてい
る。
【0005】次に、絶縁層105はガラス等の酸化シリ
コンを主成分とした材料、エポキシ樹脂やポリイミド樹
脂等の有機系樹脂から構成したものが知られている。
【0006】さらに、端子電極106,107は表層が
金、銅、アルミニウム、ニッケル、ハンダ材料を用いて
形成し、ワイヤーボンディングやハンダリフロー等の工
法を用いて実装可能な構造を採用し、下部電極102、
上部電極104との界面にチタン、クロム等の拡散防止
効果のある材料を積層した構成が知られている。
【0007】また、実装の形態によっては、特開平4−
37105号公報に記載され、図14に示すように、表
面にガラスグレーズ108を設けたセラミック材料から
なる基板101を用い、端子電極106,107を容量
素子の裏面まで引き回すことで実装時の取り扱いの容易
性や高い実装強度を得る構成としたものが知られてい
る。
【0008】また、図15に示すように、容量素子の一
部に抵抗体部を形成する際には、容量素子部と端子電極
106との間の上部電極104あるいは下部電極102
を分離し、この分離した領域上に抵抗体部120を形成
した構成が知られている。
【0009】
【発明が解決しようとする課題】前記容量素子において
は大容量化、低リーク電流化、高耐圧化等の電気特性の
向上と併せて、小型化と低コスト化のための工程の容易
性といった点が要求されている。
【0010】従来の容量素子においては上記要求を満足
させるために、基板101に表面が平滑なものを用い、
更に下部電極102の表面を貴金属材料とすることで容
量の低下防止やリーク電流の低減、耐圧の向上を図って
いる。
【0011】しかしながら貴金属材料を使用しなければ
ならないために、低コスト化が困難であるとともに下部
電極102のパターンニングが困難であるという課題が
あった。
【0012】また、下部電極102の表面に貴金属材料
を用いない材料も検討されているが、誘電体層103の
容量低下防止、リーク電流の制御、高耐圧化等の電気特
性の維持と、誘電体層103や上部電極104のパター
ン形成時における下部電極102の劣化防止との両立を
図ることが困難であるという課題があった。
【0013】また、抵抗体部120を形成する場合にお
いては、下部電極102および上部電極104は電極引
き回しによる不要抵抗成分を小さくするために膜厚を厚
く形成しており、この上に薄い抵抗体部120を形成す
ると下部電極102又は上部電極104に端部で抵抗体
部120が断線するという課題があった。
【0014】本発明は、高容量、低リーク電流、高耐圧
の電気特性を有する容量素子を低コスト化を可能とする
簡易な製造工程で安定して得ることを目的とする。
【0015】
【課題を解決するための手段】上記課題を解決するため
に本発明の請求項1に記載の発明は、少なくとも表面が
絶縁性を有する基板と、この基板上の一部に設けた下部
電極と、この下部電極上から基板上にわたる領域と基板
上で下部電極と分離した領域とに設けたクロムを含む合
金層と、少なくとも下部電極上の合金層上の一部から基
板上の合金層に被覆されていない部位にわたって設けた
誘電体層と、少なくとも下部電極上の領域の誘電体層上
から下部電極と分離した領域に設けた合金層上へわたる
領域に設けた上部電極と、前記下部電極の端部上の合金
層上から下部電極上から基板上にわたる領域に設けた合
金層上にわたる領域に設けた引出電極と、この上部電極
および引出電極上に設けた端子電極と、前記合金層、誘
電体層と上部電極および引出電極上に設けた保護膜とを
有する容量素子であり、低リーク電流、高耐圧の特性を
有する小型の容量素子を実現することができる。
【0016】請求項2に記載の発明は、少なくとも表面
が絶縁性を有する基板と、この基板上の一部に設けた下
部電極と、少なくともこの下部電極上の一部から基板上
にわたって設けた誘電体層と、この誘電体層上から下部
電極に接続せずに基板上にわたる領域と少なくとも下部
電極の端部上から基板上にわたる領域とに分離して設け
たクロムを含む合金層と、この合金層上に設けた上部電
極および引出電極と、この上部電極および引出電極上に
設けた端子電極と、前記下部電極、合金層、誘電体層と
上部電極および引出電極上に設けた保護膜とを有する容
量素子であり、請求項1の作用に加えて上部電極の下部
に合金層を設けることにより上部電極と誘電体層および
基板との付着強度を強くすることができる。
【0017】請求項3に記載の発明は、少なくとも表面
が絶縁性を有する基板と、この基板上の一部に設けた下
部電極と、この下部電極上から基板上にわたる領域と基
板上で下部電極と分離した領域とに設けたクロムを含む
合金層と、少なくとも下部電極上の合金層上の一部から
基板上の合金層に被覆されていない部位にわたって設け
た誘電体層と、少なくとも下部電極上の領域の誘電体層
上から下部電極と分離した領域に設けた合金層上へわた
る領域と、前記下部電極の端部上の合金層上から下部電
極上から基板上にわたる領域に設けた合金層上にわたる
領域とに分離して設けたクロムを含む合金層と、この合
金層の上に設けた上部電極および引出電極と、この上部
電極および引出電極上に設けた端子電極と、前記合金
層、誘電体層と上部電極および引出電極上に設けた保護
膜とを有する容量素子であり、更に高信頼性を有する容
量素子を実現することができる。
【0018】請求項4に記載の発明は、上部電極または
引出電極を下部電極および誘電体層を設けた領域と端子
電極を設けた領域との間で分離し、この分離した上部電
極または引出電極間に前記合金層からなる抵抗体部を設
けた請求項1〜3のいずれか一つに記載の容量素子であ
り、合金層に段差を設けずに抵抗体部を形成することに
より、断線のない安定した抵抗体部を得ることができ
る。また、合金層を抵抗体部として使用することにより
別途抵抗体を形成する工程は不要であり、簡易な工程で
抵抗体部を含んだ容量素子を得ることができる。
【0019】請求項5に記載の発明は、同一基板上に複
数個の容量素子を設けた請求項1〜3のいずれか一つに
記載の容量素子であり、実装面積を小さくできる。
【0020】請求項6に記載の発明は、少なくとも表面
が絶縁性を有する基板として、シリコンを主成分とする
基体と、この基体上に設けた酸化シリコンあるいは窒化
シリコンを主成分とする絶縁層とからなる請求項1〜3
のいずれか一つに記載の容量素子であり、廉価で大面積
のシリコンを基体とすることができるので優れた生産性
を得ることができる。また絶縁層を酸化シリコンあるい
は窒化シリコンを主成分とすることで、絶縁性且つ平坦
性に優れた絶縁層を得ることができ、基体のシリコンへ
のリーク電流の発生を防止することができる。
【0021】請求項7に記載の発明は、表面が絶縁性を
有する基板として、酸化アルミニウムを主成分とする基
体と、この基体上に設けた酸化シリコンを主成分とする
平滑層とからなる請求項1〜3のいずれか一つに記載の
容量素子であり、基体の機械的強度を強くすることがで
きるとともに、平滑層を設けることでこの上に下部電極
等を介して設ける誘電体層の平坦性を得ることができ、
リーク電流が少なく、高耐圧の誘電体層を得ることがで
きる。
【0022】請求項8に記載の発明は、表面が絶縁性を
有する基板として、酸化アルミニウムを主成分とする基
体と、この基体上に設けた酸化シリコンを主成分とする
平滑層を基体上の一部に設け、少なくとも下部電極と上
部電極とが対向する領域を平滑層上の領域内に設けた請
求項1〜3のいずれか一つに記載の容量素子であり、低
リーク電流と高耐圧の容量素子を得ることができる。
【0023】請求項9に記載の発明は、端子電極を基体
上の上部電極および引出電極から基体の側面を経由し、
容量素子を形成した面の裏面にわたって設けた請求項1
〜3のいずれか一つに記載の容量素子であり、容量素子
表面を実装基板に接触させることなく実装することがで
きる。
【0024】請求項10に記載の発明は、クロムを含む
合金層がクロムとニッケルの合金、クロムとニッケルと
アルミニウムとの合金あるいはクロムとシリコンとの合
金からなる請求項1〜3のいずれか一つに記載の容量素
子であり、誘電体層および基板との付着強度も強く、抵
抗体部としても安定な特性を有する容量素子を得ること
ができる。
【0025】請求項11に記載の発明は、第1層目がチ
タンまたはクロム、第2層目が銅、アルミニウムまたは
ニッケル、第3層目がチタンまたはクロムからなる積層
構造を有する下部電極にて形成された請求項1〜3のい
ずれか一つに記載の容量素子であり、密着性に優れた低
抵抗の電極を有する容量素子を得ることができる。
【0026】請求項12に記載の発明は、第1層目がチ
タンまたはクロム、第2層目が銅、アルミニウムまたは
ニッケルからなる積層構造を有する上部電極にて形成さ
れた請求項1〜3のいずれか一つに記載の容量素子であ
り請求項11と同じ作用を有する容量素子を得ることが
できる。
【0027】
【発明の実施の形態】以下本発明の容量素子について実
施の形態および図面を用いて説明する。
【0028】(実施の形態1)本発明の実施の形態1お
よび図1〜図4により請求項1,3,5,10,11,
12に記載の発明を説明する。図1は本発明の実施の形
態1における容量素子の断面を示したものである。
【0029】図1において、基板1は容量素子を支持す
るためのもので、シリコン単結晶からなる基体11上に
酸化シリコン膜からなる絶縁層12を形成して構成され
ている。上記絶縁層12はシリコン単結晶のように完全
な絶縁性を有していない材料を基体11として用いる場
合、この上に形成する容量素子と基体11との電気的分
離を行うためのものであり、酸化シリコンの他に窒化シ
リコンやガラス等の絶縁体を用いることができる。また
基体11がシリコン単結晶からなる場合には、このシリ
コン単結晶を熱処理することによって表面を酸化或いは
窒化して得られる良質な酸化シリコン層および窒化シリ
コン層を絶縁層12とすることが好ましい。
【0030】また、下部電極2は誘電体層4を介して形
成される上部電極5とで容量素子を形成する作用を有す
るものであり、基板1との付着強度の高い材料と低抵抗
率の材料と低抵抗率の材料の拡散を防止する材料との積
層膜から構成されている。ここで基板1との付着強度の
高い材料としては酸化物との付着強度の強いチタンやク
ロムが好ましい。また低抵抗率の材料としては銅、アル
ミニウム、ニッケル等が好ましく、誘電体層4の材料お
よび形成方法によって選択することができる。更に低抵
抗率の材料の拡散を防止する材料としては、チタン、ク
ロム等の高融点金属が好ましく、低抵抗率の材料および
誘電体層4の形成方法によって選択することができる。
そして下部電極2を構成する材料は低コストを実現する
ために、酸やアルカリによってエッチング可能な材料を
組み合わせることが好ましい。以上説明してきた積層の
構成例としては、下層からクロム、銅、チタンの3層の
積層膜構造があげられる。
【0031】次に、合金層3は下部電極2に使用してい
る低抵抗材料と誘電体層4との反応を防止する作用を有
するとともに、基板1と上部電極5や引出電極8との高
い付着強度を得る作用も有するものであり、その例とし
てクロムを含む合金を用いて下部電極2の全面と基板1
上にわたる領域に形成した部位と、この下部電極2と分
離した領域に形成した部位とに設けて構成されている。
ここでクロムを含む合金は耐酸化性の強いニッケルとの
合金系やシリコンとの合金系が好ましく、特にクロムと
ニッケルとアルミニウムとの合金が適している。
【0032】そして、誘電体層4は前述のように容量素
子を形成する作用を有するもので、チタン酸ストロンチ
ウム/バリウム等の高誘電率を有する誘電体材料を下部
電極2上の合金層3の一部から合金層3が形成されてい
ない基板1上に設けて構成されている。このとき、誘電
体層4の端部は下部電極2と分離した領域に形成した合
金層3上にわたって形成してもよい。但し、下部電極2
上の合金層3の一部は後述する端子電極9と接続するた
めの引出電極8を形成する必要があるため、誘電体層4
を形成しない部位を設けることが必要である。
【0033】次に、上部電極5は前述のように容量素子
を形成する作用とともに、容量形成部から端子電極6ま
での電気的配線を行う作用を有するもので、表層が低抵
抗率の材料と下層が誘電体層4との付着強度の高い材料
からなる積層膜で構成し、下部電極2上の誘電体層4上
の一部から下部電極2と分離した領域に設けた合金層3
上へわたる部位に設けられ、引出電極8は下部電極2と
端子電極9とを電気的に接続するためのものであり、下
部電極2の端部上の合金層3上から下部電極2上から基
板1上にわたる領域に設けた合金層3上にわたる部位に
設けて構成されている。
【0034】ここで、低抵抗率の材料は銅またはアルミ
ニウムが好ましく、付着強度の高い材料はチタンやクロ
ム等の高融点材料が好ましい。また低抵抗率材料として
アルミニウムを選択した場合には、アルミニウム自体が
誘電体層4との高い付着強度を有しているため、付着強
度の高い高融点材料の層を無くすることが可能である。
【0035】そして次に、端子電極6,9は容量素子を
外部回路へ接続する作用を有するものであり、表層が外
部との接続に適した金やハンダからなる材料と、下層が
金やハンダと上部電極5、引出電極8との反応を防止す
る材料との積層膜を上部電極5および引出電極8上に設
けて構成されている。
【0036】また、保護膜7は下部電極2、合金層3、
誘電体層4、上部電極5、引出電極8を外部環境からの
酸化や腐食から保護する作用を有するものであり、酸化
シリコンやガラス等の無機材料を用いることができ、端
子電極6,9以外の下部電極2、合金層3、誘電体層
4、上部電極5、引出電極8を被覆するように形成して
構成されている。
【0037】以上のような構成により、クロムを含む合
金層3で下部電極2と誘電体層4との反応を防止でき、
高容量、低リーク電流、高耐圧特性を有する容量素子を
得ることができる。また下部電極2と合金層3および上
部電極5、引出電極8を酸やアルカリを用いて容易に加
工することができるため、簡易な製造工程で容量素子を
得ることができる。
【0038】なお、本実施の形態1では下部電極2を基
板1との付着強度の高い材料と低抵抗率の材料と低抵抗
率の材料の拡散を防止する材料との積層膜から構成した
が、下部電極2の抵抗値が高くても問題の無い場合には
低抵抗率の材料を用いる必要は無く、低抵抗率の材料に
替わって誘電体層4と反応しにくい材料を選択すること
によって拡散を防止する材料を設けなくてもよい。
【0039】また、図2に示す容量素子は図1にて説明
してきた構成とほぼ同様であるが、異なる点は上部電極
5の下層にクロムを含む合金層3を形成していることで
あり、これにより密着力のより優れた高信頼性の容量素
子を実現することができる。
【0040】次に、図3に示す容量素子では、誘電体層
4に被覆されていない下部電極2の一端部上の合金層3
上に設けた引出電極8は、上部電極5と接触しなければ
誘電体層4上にわたって形成してもよい。
【0041】これは、上部電極5と引出電極8とをパタ
ーン化するエッチング時に下部電極2がエッチング液に
よって侵されないために有効な構成となる。
【0042】また、図1、図2、図3では一対の端子電
極6,9間に容量素子を形成した構成で説明したが、図
4(a),(b)に示すように下部電極2に接続する端
子電極9を図4(a)に示すように2個設け、上部電極
5に接続する端子電極6を図4(b)に示すように2個
設けるような構造にすることによって三端子コンデンサ
に近似した構造にすることも可能である。
【0043】(実施の形態2)本発明の実施の形態2お
よび図5〜図7により請求項2,5に記載の発明を説明
する。
【0044】図5は本発明の実施の形態2における容量
素子の断面を示したものであり、図5において基板1、
下部電極2および誘電体層4は実施の形態1と同じであ
るので詳細な説明は省略する。
【0045】特に実施の形態1の構成と異なる点は、合
金層3を下部電極2上に形成せずに下部電極2上の一部
から基板1上にわたってと、誘電体層4および基板1と
上部電極5との間に設けて構成した点である。
【0046】このとき、実施の形態1と同様に下部電極
2上の一部には誘電体層4を形成しない部位を設けるこ
とが必要である。
【0047】上記合金層3は上部電極5と誘電体層4と
の間に低誘電率の反応層が形成されるのを防止する作用
を有するとともに、基板1および誘電体層4と上部電極
5との高い付着強度を得る作用を有するものであり、ク
ロムを含む合金を下部電極2上の誘電体層4上から下部
電極2に接続せずに基板1上にわたる領域に形成した部
位と、この部位と分離して少なくとも下部電極2の端部
上から基板1上にわたる引出電極8の形成される領域に
形成した部位とに設けて構成されている。ここでクロム
を含む合金の材料は実施の形態1で説明したものと同様
である。
【0048】次に、上部電極5、引出電極8は実施の形
態1と同じ作用を有するものであり、低抵抗率の材料を
合金層3上に設けて構成されている。この低抵抗率の材
料は実施の形態1と同様である。又、端子電極6,9お
よび保護膜7も実施の形態1と同様である。
【0049】以上のような構成により、クロムを含む合
金層3で上部電極5と誘電体層4との反応を防止するこ
とによって低誘電率の誘電体層の発生を抑制することに
より、高容量の容量素子を得ることができる。また下部
電極2と合金層3および上部電極5を酸やアルカリで簡
単に加工することができるため、簡易な製造工程で容量
素子を得ることができるので飛躍的に生産性を高めるこ
とができる。
【0050】なお、本実施の形態2では、下部電極2を
基板1との付着強度の高い材料と低抵抗率の材料と低抵
抗率の材料の拡散を防止する材料との積層膜から構成し
たが、下部電極2の抵抗値が高くても問題の無い使用方
法の場合には、低抵抗率の材料を用いる必要は無く、低
抵抗率の材料に替わって誘電体層4と反応しにくい材料
を選択すれば拡散を防止する材料を設けなくてもよい。
【0051】また、図6に示すように、誘電体層4に被
覆されていない下部電極2上に設けた引出電極8の下層
の合金層3は下部電極2に接続しない上部電極5の下層
の合金層3と接触しなければ、誘電体層4上にわたって
形成してもよい。これは、上部電極5や引出電極8のパ
ターン化するときのエッチング液によって下部電極2が
侵されないようにするためである。
【0052】更に、本実施の形態2では、一対の端子電
極間に容量素子を形成した構成で説明してきたが、図7
に示すように下部電極2に接続する端子電極9を図7
(a)に示すように2個設け、図7(b)に示すように
上部電極5に接続する端子電極6を2個設けるような構
造にすることによって三端子コンデンサに近似した構造
にすることも可能である。
【0053】(実施の形態3)本発明の実施の形態3お
よび図8、図9により請求項4に記載の発明を説明す
る。
【0054】図8は本発明の実施の形態3における容量
素子の断面を示したものであり、図8において、基板1
から保護膜7までの作用および構成は実施の形態1と同
じであり詳細な説明は省略する。
【0055】本実施の形態3において、特に実施の形態
1の構成と異なる点は下部電極2および誘電体層4を形
成した領域と端子電極6を形成した領域との間の上部電
極5の一部を分離した点である。この領域で上部電極5
を分離した部位を設けることにより、分離された上部電
極5間の合金層3が抵抗体部10として作用し、抵抗体
部10を併設した容量素子を簡易な工程で得ることがで
きる。また、合金層3は基板1上に形成されているた
め、上部電極5の端部で断線することが無く、安定した
抵抗体部10を得ることができる。
【0056】また、この抵抗体部10は引出電極8を下
部電極2および誘電体層4を形成した領域と端子電極9
を形成した領域との間で分離した部分に形成することも
でき、下部電極2に接続した部位および非接続とした部
位の双方に、任意に抵抗体部10を形成することが可能
である。更にまた実施の形態2の容量素子においても同
様に抵抗体部10を形成することができる。
【0057】次に図9(a),(b)に示すように、下
部電極2に接続する端子電極9を2個設け、上部電極5
に接続する端子電極5を2個設けるような構造にするこ
とによって三端子コンデンサに近似した構造にすること
も可能である。
【0058】(実施の形態4)本発明の実施の形態4お
よび図10〜図12により請求項5〜9に記載の発明に
ついて説明する。
【0059】図10は本発明の実施の形態4における容
量素子の断面を示したものであり、図10において下部
電極2から上部電極5までと保護膜7の作用および構成
は実施の形態1と同じである。
【0060】本実施の形態4において、特に実施の形態
1と異なる点は基板1を酸化アルミニウムを主成分とす
る基体11と、酸化シリコンを主成分とする平滑層13
から構成した点と、端子電極6,9を基体11の側面に
沿って基体11の裏面にわたって形成した点である。
【0061】図10において、基体11は容量素子を支
持する作用を行うものであり、絶縁性で且つ機械的強度
の強い酸化アルミニウムを主成分とする材料からなり、
好ましくは酸化アルミニウムが96%以上のセラミック
材料から構成されている。
【0062】そして、平滑層13は基体11の表面の荒
さを平坦化し、平滑で薄い誘電体層4を形成可能とする
ことで誘電体層4のリーク電流の低減および耐圧性の向
上を得る作用を有するものであり、少なくとも誘電体層
4を形成する領域にあたる基体11上の領域に形成して
構成されている。ここで基体11の端部まで平滑層13
を形成した場合には、基体11の端部での平滑層13の
欠け等が発生し易いことと端子電極6,9が基体11の
端部で断線しやすくなることから、望ましくは基体11
の端部には平滑層13を形成しないことが好ましい。ま
た平滑層13は誘電体層4の平滑性を得るために形成す
るのであり、実施の形態3のような抵抗体部10を形成
した容量素子においては、抵抗体部10の下部に平滑層
13を形成してもしなくてもよい。
【0063】次に、端子電極6,9は配線基板などの容
量素子を形成した面と実装面とを対向させて実装できる
ような構成としており、実装時の容量素子と実装基板と
の接触による容量素子の破壊を防止する作用を有するも
のであり、基体11の表面端部、側面および裏面に導電
性樹脂を形成した後、メッキ法等により実施の形態1と
同様に表層が外部との接続に適した金やハンダからなる
材料と、下層が金やハンダと上部電極5との反応を防止
する材料との積層膜を設けて構成されている。
【0064】上記の構成により高容量の容量素子を得る
ことができるとともに、平滑層13で基体11の表面の
荒さを平坦化するため、低リーク電流、高耐圧の特性を
有する容量素子を得ることができる。また、端子電極
6,9を容量素子を形成した面の裏面にわたって設ける
ことで、実装時における容量素子の破壊を防止できるも
のである。
【0065】そして、実施の形態2の構成との違いは基
板1と端子電極6,9の構成が異なるのみであるので、
基板1を基体11と平滑層13から構成することによっ
て、端子電極6,9を基体11の側面から裏面にわたっ
て形成した構成とすることが可能である。
【0066】更に、図11(a),(b)に示すよう
に、実施の形態3のような抵抗体部10を形成する場合
においても、基板1を基体11と平滑層13から構成
し、端子電極6,9を基体11の側面から基体11の裏
面にわたって形成した構成とすることが可能である。
【0067】なお、上記の説明では単一の容量素子を基
板1上に設けた例で説明したが、図12(a),(b)
に示すように、抵抗体部10を備えたものやコンデンサ
を2つ備えたものなど複数の容量素子を同一基板1上に
形成する構成についても実施可能である。
【0068】また、基板1を基体11と絶縁層12から
なる構成および基体11と平滑層13からなる構成で説
明したが、石英ガラスのように表面が平滑で絶縁性のも
のであれば、そのもの単体で基板1として実施可能であ
る。
【0069】そして、誘電体層4の構成材料をチタン酸
ストロンチウム/バリウム等の高誘電率を有する誘電体
材料を用いて説明したが、酸化シリコン、窒化シリコ
ン、酸化アルミニウム、酸化タンタルおよび酸化チタン
等の材料についても同様に実施可能である。
【0070】また、保護膜7の材料を酸化シリコンやガ
ラスからなる無機物からなる例で説明したが、ポリイミ
ド樹脂やエポキシ樹脂等の有機系樹脂材料および無機材
料と樹脂材料との積層構成、混合構成についても同様に
実施可能である。
【0071】
【発明の効果】以上のように本発明の容量素子は構成さ
れるため、高容量、低リーク電流、高耐圧の特性を有す
る容量素子を実現できるとともに、簡易な作製工程で安
定して得ることができるという有利な効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における容量素子の断面
【図2】同他の例を示す断面図
【図3】同他の例を示す断面図
【図4】(a)他の例の断面正面図 (b)同断面側面図
【図5】本発明の実施の形態2における容量素子の断面
【図6】同他の例の断面図
【図7】(a)他の例の断面正面図 (b)同断面側面図
【図8】本発明の実施の形態3における容量素子の断面
【図9】(a)他の例の断面正面図 (b)同断面側面図
【図10】本発明の実施の形態4による容量素子の断面
【図11】(a)他の例の断面正面図 (b)同断面側面図
【図12】(a)他の例の断面正面図 (b)同断面側面図
【図13】従来の容量素子の構成を示す断面図
【図14】同他の従来例の断面図
【図15】同他の従来例の断面図
【符号の説明】
1 基板 2 下部電極 3 合金層 4 誘電体層 5 上部電極 6 端子電極 7 保護膜 8 引出電極 9 端子電極 10 抵抗体部 11 基体 12 絶縁層 13 平滑層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 雅子 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 森野 貴 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E082 AB03 BC35 BC39 DD02 EE18 EE19 EE23 FG03 FG26 GG06 HH21 KK01 5F038 AC05 AC15 AR06 AR18 EZ03 EZ15 EZ20

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも表面が絶縁性を有する基板
    と、この基板上の一部に設けた下部電極と、この下部電
    極上から基板上にわたる領域と基板上で下部電極と分離
    した領域とに設けたクロムを含む合金層と、少なくとも
    下部電極上の合金層上の一部から基板上の合金層に被覆
    されていない部位にわたって設けた誘電体層と、少なく
    とも下部電極上の領域の誘電体層上から下部電極と分離
    した領域に設けた合金層上へわたる領域に設けた上部電
    極と、前記下部電極の端部上の合金層上から下部電極上
    から基板上にわたる領域に設けた合金層上にわたる領域
    とに設けた引出電極と、この上部電極および引出電極上
    に設けた端子電極と、前記合金層、誘電体層と上部電極
    および引出電極上に設けた保護膜とを有する容量素子。
  2. 【請求項2】 少なくとも表面が絶縁性を有する基板
    と、この基板上の一部に設けた下部電極と、少なくとも
    この下部電極上の一部から基板上にわたって設けた誘電
    体層と、この誘電体層上から下部電極に接続せずに基板
    上にわたる領域と少なくとも下部電極の端部上から基板
    上にわたる領域とに分離して設けたクロムを含む合金層
    と、この合金層上に設けた上部電極および引出電極と、
    この上部電極および引出電極上に設けた端子電極と、前
    記下部電極、合金層、誘電体層と上部電極および引出電
    極上に設けた保護膜とを有する容量素子。
  3. 【請求項3】 少なくとも表面が絶縁性を有する基板
    と、この基板上の一部に設けた下部電極と、この下部電
    極上から基板上にわたる領域と基板上で下部電極と分離
    した領域とに設けたクロムを含む合金層と、少なくとも
    下部電極上の合金層上の一部から基板上の合金層に被覆
    されていない部位にわたって設けた誘電体層と、少なく
    とも下部電極上の領域の誘電体層上から下部電極と分離
    した領域に設けた合金層上へわたる領域と、前記下部電
    極の端部上の合金層上から下部電極上から基板上にわた
    る領域に設けた合金層上にわたる領域とに分離して設け
    たクロムを含む合金層と、この合金層の上に設けた上部
    電極および引出電極と、この上部電極および引出電極上
    に設けた端子電極と、前記合金層、誘電体層と上部電極
    および引出電極上に設けた保護膜とを有する容量素子。
  4. 【請求項4】 上部電極または引出電極を下部電極およ
    び誘電体層を設けた領域と端子電極を設けた領域との間
    で分離し、この分離した上部電極または引出電極間に前
    記合金層からなる抵抗体部を設けた請求項1〜3のいず
    れか一つに記載の容量素子。
  5. 【請求項5】 同一基板上に複数個の容量素子を設けた
    請求項1〜3のいずれか一つに記載の容量素子。
  6. 【請求項6】 少なくとも表面が絶縁性を有する基板と
    して、シリコンを主成分とする基体と、この基体上に設
    けた酸化シリコンあるいは窒化シリコンを主成分とする
    絶縁層とからなる請求項1〜3のいずれか一つに記載の
    容量素子。
  7. 【請求項7】 表面が絶縁性を有する基板として、酸化
    アルミニウムを主成分とする基体と、この基体上に設け
    た酸化シリコンを主成分とする平滑層とからなる請求項
    1〜3のいずれか一つに記載の容量素子。
  8. 【請求項8】 表面が絶縁性を有する基板として、酸化
    アルミニウムを主成分とする基体と、この基体上に設け
    た酸化シリコンを主成分とする平滑層を基体上の一部に
    設け、少なくとも下部電極と上部電極とが対向する領域
    を平滑層上の領域内に設けた請求項1〜3のいずれか一
    つに記載の容量素子。
  9. 【請求項9】 端子電極を基体上の上部電極および引出
    電極から基体の側面を経由し、容量素子を形成した面の
    裏面にわって設けた請求項1〜3のいずれか一つに記載
    の容量素子。
  10. 【請求項10】 クロムを含む合金層がクロムとニッケ
    ルの合金、クロムとニッケルとアルミニウムとの合金あ
    るいはクロムとシリコンとの合金からなる請求項1〜3
    のいずれか一つに記載の容量素子。
  11. 【請求項11】 第1層目がチタンまたはクロム、第2
    層目が銅、アルミニウムまたはニッケル、第3層目がチ
    タンまたはクロムからなる積層構造を有する下部電極に
    て形成された請求項1〜3のいずれか一つに記載の容量
    素子。
  12. 【請求項12】 第1層目がチタンまたはクロム、第2
    層目が銅、アルミニウムまたはニッケルからなる積層構
    造を有する上部電極にて形成された請求項1〜3のいず
    れか一つに記載の容量素子。
JP2001340693A 2001-11-06 2001-11-06 容量素子 Withdrawn JP2003142590A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001340693A JP2003142590A (ja) 2001-11-06 2001-11-06 容量素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001340693A JP2003142590A (ja) 2001-11-06 2001-11-06 容量素子

Publications (1)

Publication Number Publication Date
JP2003142590A true JP2003142590A (ja) 2003-05-16

Family

ID=19154849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001340693A Withdrawn JP2003142590A (ja) 2001-11-06 2001-11-06 容量素子

Country Status (1)

Country Link
JP (1) JP2003142590A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006008789A1 (ja) * 2004-07-15 2006-01-26 Fujitsu Limited 容量素子とその製造方法、及び半導体装置
JP2006108531A (ja) * 2004-10-08 2006-04-20 Sumitomo Metal Mining Co Ltd 薄膜キャパシタおよび薄膜抵抗を有する回路部品ならびにその製造方法
JP2006121086A (ja) * 2004-10-18 2006-05-11 E I Du Pont De Nemours & Co 容量性/抵抗性デバイス、有機誘電ラミネート、およびそのようなデバイスを組み込むプリント配線板、ならびにその作製の方法
JP2010522995A (ja) * 2007-03-29 2010-07-08 レイセオン カンパニー 金属と接触している誘電体層内のクラックを低減する方法及び構造
US7808073B2 (en) 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
JP2011044614A (ja) * 2009-08-21 2011-03-03 Tdk Corp 電子部品及びその製造方法
JP2016208032A (ja) * 2015-04-20 2016-12-08 エイブイエックス コーポレイション ワイヤボンド伝送線rc回路
JP2021145125A (ja) * 2016-12-27 2021-09-24 大日本印刷株式会社 電子部品およびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808073B2 (en) 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
US8264063B2 (en) 2004-07-15 2012-09-11 Fujitsu Limited Capacitive element, method of manufacture of the same, and semiconductor device
JPWO2006008789A1 (ja) * 2004-07-15 2008-05-01 富士通株式会社 容量素子とその製造方法、及び半導体装置
US7439199B2 (en) 2004-07-15 2008-10-21 Fujitsu Limited Capacitive element, method of manufacture of the same, and semiconductor device
JP4499731B2 (ja) * 2004-07-15 2010-07-07 富士通株式会社 容量素子とその製造方法、及び半導体装置
WO2006008789A1 (ja) * 2004-07-15 2006-01-26 Fujitsu Limited 容量素子とその製造方法、及び半導体装置
JP2006108531A (ja) * 2004-10-08 2006-04-20 Sumitomo Metal Mining Co Ltd 薄膜キャパシタおよび薄膜抵抗を有する回路部品ならびにその製造方法
JP4561293B2 (ja) * 2004-10-08 2010-10-13 住友金属鉱山株式会社 薄膜キャパシタおよび薄膜抵抗を有する回路部品ならびにその製造方法
JP2006121086A (ja) * 2004-10-18 2006-05-11 E I Du Pont De Nemours & Co 容量性/抵抗性デバイス、有機誘電ラミネート、およびそのようなデバイスを組み込むプリント配線板、ならびにその作製の方法
JP2010522995A (ja) * 2007-03-29 2010-07-08 レイセオン カンパニー 金属と接触している誘電体層内のクラックを低減する方法及び構造
JP2011044614A (ja) * 2009-08-21 2011-03-03 Tdk Corp 電子部品及びその製造方法
JP2016208032A (ja) * 2015-04-20 2016-12-08 エイブイエックス コーポレイション ワイヤボンド伝送線rc回路
US10879865B2 (en) 2015-04-20 2020-12-29 Avx Corporation Wire-bond transmission line RC circuit
JP2021145125A (ja) * 2016-12-27 2021-09-24 大日本印刷株式会社 電子部品およびその製造方法

Similar Documents

Publication Publication Date Title
US20230298824A1 (en) Multilayer capacitor and board having the same mounted thereon
JP2003142590A (ja) 容量素子
CN109923630B (zh) 电容器
CN112349516B (zh) 多层陶瓷电容器以及包括其的基板
JPH0547586A (ja) コンデンサ部品
EP2254132B1 (en) Contact for ceramic capacitor with self-clearing feature
JP2018133362A (ja) 電子部品内蔵基板
EP1758151A2 (en) Capacitor and manufacturing method thereof
JP4012655B2 (ja) 半導体装置
JP4012652B2 (ja) 半導体装置
CN110024066B (zh) 薄膜电容器
JPH08250659A (ja) 薄膜キャパシタ
TW202040826A (zh) 堆疊型電容器組件結構
US11037730B2 (en) Electronic component having metal frames with insulating layers thereon
JP2004014853A (ja) 薄膜コンデンサ
JP3492853B2 (ja) 容量素子付き回路基板
JP2777016B2 (ja) 半導体素子収納用パッケージ
JP2023089898A (ja) キャパシタ部品
JP3187239B2 (ja) 半導体素子収納用パッケージ
JPH06120368A (ja) 半導体パッケージ及びこれを用いた半導体装置
JP2002033238A (ja) キャパシタおよびこのキャパシタが組み込まれた回路基板
JP2003045742A (ja) 薄膜コンデンサ
JPH1131869A (ja) 容量素子付き回路基板
JPH1154702A (ja) 容量素子およびその製造方法
JP2015103559A (ja) 容量基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041104

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050701

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061101