JP2002033238A - キャパシタおよびこのキャパシタが組み込まれた回路基板 - Google Patents
キャパシタおよびこのキャパシタが組み込まれた回路基板Info
- Publication number
- JP2002033238A JP2002033238A JP2000212525A JP2000212525A JP2002033238A JP 2002033238 A JP2002033238 A JP 2002033238A JP 2000212525 A JP2000212525 A JP 2000212525A JP 2000212525 A JP2000212525 A JP 2000212525A JP 2002033238 A JP2002033238 A JP 2002033238A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- thin plate
- layer
- dielectric layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 ノイズの吸収に優れ、小型化が可能な回路基
板およびこれに用いて好適なキャパシタを提供する。 【課題手段】 本発明に係るキャパシタ１８では、ｐ型
シリコンからなる薄板２２と、該薄板２２の一方の面に
形成された白金からなる金属層２４と、前記薄板２２の
他方の面に形成された誘電体層２６と、該誘電体層２６
上に形成された電極膜２８とを具備することを特徴とし
ている。
板およびこれに用いて好適なキャパシタを提供する。 【課題手段】 本発明に係るキャパシタ１８では、ｐ型
シリコンからなる薄板２２と、該薄板２２の一方の面に
形成された白金からなる金属層２４と、前記薄板２２の
他方の面に形成された誘電体層２６と、該誘電体層２６
上に形成された電極膜２８とを具備することを特徴とし
ている。
Description
【０００１】
【発明の属する技術分野】本発明はキャパシタおよびこ
のキャパシタが組み込まれた回路基板に関する。
のキャパシタが組み込まれた回路基板に関する。
【０００２】
【従来の技術】半導体チップを搭載する回路基板では、
ノイズの吸収をするためキャパシタを取り付けている。
従来このキャパシタは、チップキャパシタを回路基板の
外部に取り付けることにより対処していた。
ノイズの吸収をするためキャパシタを取り付けている。
従来このキャパシタは、チップキャパシタを回路基板の
外部に取り付けることにより対処していた。
【０００３】
【発明が解決しようとする課題】しかるに、上記のよう
に、チップキャパシタを回路基板の外部に取り付けたの
では、半導体チップとチップキャパシタとの距離が大き
くなり、ノイズの吸収が十分でないという課題がある。
また、チップキャパシタを含めた装置全体が大型化する
という課題もある。
に、チップキャパシタを回路基板の外部に取り付けたの
では、半導体チップとチップキャパシタとの距離が大き
くなり、ノイズの吸収が十分でないという課題がある。
また、チップキャパシタを含めた装置全体が大型化する
という課題もある。
【０００４】そこで本発明は上記課題を解決すべくなさ
れたものであり、その目的とするところは、ノイズの吸
収に優れ、小型化が可能な回路基板およびこれに用いて
好適なキャパシタを提供するにある。
れたものであり、その目的とするところは、ノイズの吸
収に優れ、小型化が可能な回路基板およびこれに用いて
好適なキャパシタを提供するにある。
【０００５】
【課題を解決するための手段】本発明に係るキャパシタ
では、ｐ型シリコンからなる薄板と、該薄板の一方の面
に形成された白金からなる金属層と、前記薄板の他方の
面に形成された誘電体層と、該誘電体層上に形成された
電極膜とを具備することを特徴としている。ｐ型シリコ
ンからなる薄板は誘電体層の支持体となる。シリコンの
薄板はポリッシング加工によって３０〜５０μｍ程度に
薄化でき、また平坦化が可能であって、したがってこの
薄板上にピンホールを生じさせることなく、極めて薄い
層の誘電体層を形成でき、高容量かつ高精度のキャパシ
タに形成できる。またこのｐ型シリコンからなる薄板に
形成された白金からなる金属層は、該薄板との間でオー
ミック接続となり、薄板にも良好な電気的導通をとるこ
とができる。他の金属の場合はショットキー接続となっ
て整流作用が生じ、一方の方向にのみしか電流が流れな
いのでキャパシタとして使用できない。
では、ｐ型シリコンからなる薄板と、該薄板の一方の面
に形成された白金からなる金属層と、前記薄板の他方の
面に形成された誘電体層と、該誘電体層上に形成された
電極膜とを具備することを特徴としている。ｐ型シリコ
ンからなる薄板は誘電体層の支持体となる。シリコンの
薄板はポリッシング加工によって３０〜５０μｍ程度に
薄化でき、また平坦化が可能であって、したがってこの
薄板上にピンホールを生じさせることなく、極めて薄い
層の誘電体層を形成でき、高容量かつ高精度のキャパシ
タに形成できる。またこのｐ型シリコンからなる薄板に
形成された白金からなる金属層は、該薄板との間でオー
ミック接続となり、薄板にも良好な電気的導通をとるこ
とができる。他の金属の場合はショットキー接続となっ
て整流作用が生じ、一方の方向にのみしか電流が流れな
いのでキャパシタとして使用できない。
【０００６】また本発明に係るキャパシタでは、ｎ型シ
リコンからなる薄板と、該薄板の一方の面に形成された
チタンもしくは鉛からなる金属層と、前記薄板の他方の
面に形成された誘電体層と、該誘電体層上に形成された
電極膜とを具備することを特徴としている。ｎ型シリコ
ンからなる薄板の場合には、チタンもしくは鉛からなる
金属がオーミック接続となる。
リコンからなる薄板と、該薄板の一方の面に形成された
チタンもしくは鉛からなる金属層と、前記薄板の他方の
面に形成された誘電体層と、該誘電体層上に形成された
電極膜とを具備することを特徴としている。ｎ型シリコ
ンからなる薄板の場合には、チタンもしくは鉛からなる
金属がオーミック接続となる。
【０００７】上記誘電体層には、酸化タンタル、チタン
酸ストロンチウム、チタン酸バリウム、チタン酸ジルコ
ン酸鉛、もしくはチタンストロンチウムバリウムなどの
誘電体層を用いることができる。また、前記電極膜には
銅が好適であり、クロムを下地とすることにより誘電体
層との良好な密着力を得ることができる。
酸ストロンチウム、チタン酸バリウム、チタン酸ジルコ
ン酸鉛、もしくはチタンストロンチウムバリウムなどの
誘電体層を用いることができる。また、前記電極膜には
銅が好適であり、クロムを下地とすることにより誘電体
層との良好な密着力を得ることができる。
【０００８】また本発明に係るキャパシタが組み込まれ
た回路基板では、上記キャパシタの前記金属層側が導電
性接着剤により導体層に接合されると共に、前記キャパ
シタが前記導体層を覆う絶縁体層中に埋没されており、
前記キャパシタの電極膜および前記導体層が前記絶縁体
層に設けたそれぞれのビアめっき皮膜に接続されている
ことを特徴としている。
た回路基板では、上記キャパシタの前記金属層側が導電
性接着剤により導体層に接合されると共に、前記キャパ
シタが前記導体層を覆う絶縁体層中に埋没されており、
前記キャパシタの電極膜および前記導体層が前記絶縁体
層に設けたそれぞれのビアめっき皮膜に接続されている
ことを特徴としている。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１は回路基板
１０の部分断面図を示す。回路基板１０は、コア材１２
の両側にビルドアップ法により多層（もしくは単層）の
回路を形成してなる。コア材１２の両表面には銅箔等か
らなる金属層が設けられ、この金属層がエッチング加工
により所要パターンの導体層１４、１６に形成されてい
る。
を添付図面に基づいて詳細に説明する。図１は回路基板
１０の部分断面図を示す。回路基板１０は、コア材１２
の両側にビルドアップ法により多層（もしくは単層）の
回路を形成してなる。コア材１２の両表面には銅箔等か
らなる金属層が設けられ、この金属層がエッチング加工
により所要パターンの導体層１４、１６に形成されてい
る。
【００１０】導体層１４上に、キャパシタ１８が銀フィ
ラー入りの導電性接着剤２０により接着されている。キ
ャパシタ１８の構造について説明する。２２はｐ型もし
くはｎ型シリコンからなる薄板である。この薄板２２
は、シリコンウェーハをポリッシングして厚さ３０〜５
０μｍ程度に薄化し、所要サイズに切断して形成され
る。ウェーハをポリッシングすることで、表面は鏡面と
なり、平坦度の高いものとなる。
ラー入りの導電性接着剤２０により接着されている。キ
ャパシタ１８の構造について説明する。２２はｐ型もし
くはｎ型シリコンからなる薄板である。この薄板２２
は、シリコンウェーハをポリッシングして厚さ３０〜５
０μｍ程度に薄化し、所要サイズに切断して形成され
る。ウェーハをポリッシングすることで、表面は鏡面と
なり、平坦度の高いものとなる。
【００１１】２４は金属層であり、薄板２２の一方の面
上に形成されている。金属層２４は、薄板２２がｐ型シ
リコンであるときは白金の層とし、薄板２２がｎ型シリ
コンであるときはチタンまたは鉛の層とする。これら金
属層２４は、薄板２２の一方の面にスパッタリングや蒸
着によって形成できる。金属層２４の厚さは特に限定さ
れないが、数μｍ〜数十μｍのものとすることができ
る。
上に形成されている。金属層２４は、薄板２２がｐ型シ
リコンであるときは白金の層とし、薄板２２がｎ型シリ
コンであるときはチタンまたは鉛の層とする。これら金
属層２４は、薄板２２の一方の面にスパッタリングや蒸
着によって形成できる。金属層２４の厚さは特に限定さ
れないが、数μｍ〜数十μｍのものとすることができ
る。
【００１２】薄板２２がｐ型シリコンで金属層２４が白
金のとき、また薄板２２がｎ型シリコンで金属層２４が
チタンまたは鉛のとき、薄板２２と金属層２４との間
は、仕事関数の差から明らかなようにオーミック接続と
なり、いずれの方向の電流をも通す。薄板２２と金属層
２４の組み合わせが上記以外のときはショットキー接続
となり、整流作用が生じ、ある一方向の電流しか流れな
くなる。
金のとき、また薄板２２がｎ型シリコンで金属層２４が
チタンまたは鉛のとき、薄板２２と金属層２４との間
は、仕事関数の差から明らかなようにオーミック接続と
なり、いずれの方向の電流をも通す。薄板２２と金属層
２４の組み合わせが上記以外のときはショットキー接続
となり、整流作用が生じ、ある一方向の電流しか流れな
くなる。
【００１３】２６は誘電体層であり、薄板２２の他方の
面にスパッタリング等によって形成される。誘電体層２
６の厚さは薄い程、高容量のキャパシタが得られる。薄
い誘電体層２６を得るには、薄板２２の平坦度が重要で
あるが、上記のように薄板２２はウェーハをポリッシン
グして得ることができるので、その平坦度は大きく、し
たがって、ピンホールの無い薄い誘電体層２６の形成が
可能となる。
面にスパッタリング等によって形成される。誘電体層２
６の厚さは薄い程、高容量のキャパシタが得られる。薄
い誘電体層２６を得るには、薄板２２の平坦度が重要で
あるが、上記のように薄板２２はウェーハをポリッシン
グして得ることができるので、その平坦度は大きく、し
たがって、ピンホールの無い薄い誘電体層２６の形成が
可能となる。
【００１４】誘電体層２６には、酸化タンタル（Ｔａ2
Ｏ5）、チタン酸ストロンチウム（ＳｒＴｉＯ3）、チタ
ン酸バリウム（ＢａＴｉＯ3）、チタン酸ジルコン酸鉛
（ＰｂＺｒx Ｔｉ1-xＯ3）、もしくはチタンストロン
チウムバリウム（ＢａxＳｒ1-xＴｉＯ3）などの誘電体
材料を用いると好適である。
Ｏ5）、チタン酸ストロンチウム（ＳｒＴｉＯ3）、チタ
ン酸バリウム（ＢａＴｉＯ3）、チタン酸ジルコン酸鉛
（ＰｂＺｒx Ｔｉ1-xＯ3）、もしくはチタンストロン
チウムバリウム（ＢａxＳｒ1-xＴｉＯ3）などの誘電体
材料を用いると好適である。
【００１５】２８は誘電体層２６上に形成された電極膜
である。電極膜２８は、誘電体層２６との密着性を向上
させるために、誘電体層２６上にまずクロム層（図示せ
ず）をスパッタリングにより形成し、このクロム層上に
スパッタリング等により銅層を形成するようにするとよ
い。キャパシタ１８は上記のように構成されている。な
お、シリコンウェーハ上に上記構成のキャパシタを多数
作り込み、これを切断して個片のキャパシタに分離する
ようにすると好適である。
である。電極膜２８は、誘電体層２６との密着性を向上
させるために、誘電体層２６上にまずクロム層（図示せ
ず）をスパッタリングにより形成し、このクロム層上に
スパッタリング等により銅層を形成するようにするとよ
い。キャパシタ１８は上記のように構成されている。な
お、シリコンウェーハ上に上記構成のキャパシタを多数
作り込み、これを切断して個片のキャパシタに分離する
ようにすると好適である。
【００１６】上記のキャパシタ１８を、金属層２４側を
導体層１４側に向けて導電性接着剤２０により導体層１
４上に固定するようにする。後は通常のビルドアップ法
により回路基板１０に完成すればよい。すなわち、導体
層２４およびキャパシタ１８を覆って絶縁層３０を形成
し、この絶縁層３０にビアホール３２を形成し、ビアホ
ール３２内および絶縁層３０上に無電解銅めっき、電解
銅めっきによりめっき皮膜を形成し、絶縁層３０上のめ
っき皮膜をエッチング加工して所要パターンの導体層に
形成することにより、上下の導体層をビアめっき皮膜に
より電気的に接続するようにして回路基板に完成するの
である。
導体層１４側に向けて導電性接着剤２０により導体層１
４上に固定するようにする。後は通常のビルドアップ法
により回路基板１０に完成すればよい。すなわち、導体
層２４およびキャパシタ１８を覆って絶縁層３０を形成
し、この絶縁層３０にビアホール３２を形成し、ビアホ
ール３２内および絶縁層３０上に無電解銅めっき、電解
銅めっきによりめっき皮膜を形成し、絶縁層３０上のめ
っき皮膜をエッチング加工して所要パターンの導体層に
形成することにより、上下の導体層をビアめっき皮膜に
より電気的に接続するようにして回路基板に完成するの
である。
【００１７】なお、３４は電極膜２８に電気的に接続す
るビアめっき皮膜、３６は他方の電極を兼ねる導体層１
４に電気的に接続するビアめっき皮膜である。ビアめっ
き皮膜３４、３６に半導体チップ（図示せず）の所要端
子を接続するようにして絶縁層３０上に半導体チップを
搭載することにより、半導体チップの直下にキャパシタ
１８を配置した半導体装置とすることができ、ノイズの
吸収に優れ、小型化が可能な半導体装置に完成できる。
この場合、導体層１６には、外部接続用のはんだボール
（はんだバンプ）（図示せず）を設けるようにするとよ
い。
るビアめっき皮膜、３６は他方の電極を兼ねる導体層１
４に電気的に接続するビアめっき皮膜である。ビアめっ
き皮膜３４、３６に半導体チップ（図示せず）の所要端
子を接続するようにして絶縁層３０上に半導体チップを
搭載することにより、半導体チップの直下にキャパシタ
１８を配置した半導体装置とすることができ、ノイズの
吸収に優れ、小型化が可能な半導体装置に完成できる。
この場合、導体層１６には、外部接続用のはんだボール
（はんだバンプ）（図示せず）を設けるようにするとよ
い。
【００１８】図示の例では、コア材１２の片側にのみ絶
縁層３０を形成したが、コア材１２の両側に絶縁層およ
び導体層を単層あるいは多層に積み上げて形成してもよ
い。この場合、キャパシタ１８は、搭載する半導体チッ
プの近くに配置するために、最表層の絶縁体層３０の中
に配置するようにすると好適である。
縁層３０を形成したが、コア材１２の両側に絶縁層およ
び導体層を単層あるいは多層に積み上げて形成してもよ
い。この場合、キャパシタ１８は、搭載する半導体チッ
プの近くに配置するために、最表層の絶縁体層３０の中
に配置するようにすると好適である。
【００１９】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２０】
【発明の効果】以上のように本発明に係るキャパシタに
よれば、薄化かつ平坦化が可能なｐ型シリコンあるいは
ｎ型シリコンからなる薄板上に誘電体層を形成したか
ら、ピンホールを生じさせることなく、極めて薄い層の
誘電体層を形成でき、高容量かつ高精度のキャパシタに
形成できる。またｐ型シリコンからなる薄板に白金から
なる金属層を形成し、またはｎ型シリコンからなる薄板
にチタンもしくは鉛からなる金属層を形成することによ
り、薄板と金属層との間がオーミック接続となり、良好
な電気的導通をとることができ、したがって、該薄板も
電極の一部となり、高容量のキャパシタとなる。このキ
ャパシタを、薄板を支持体として回路基板の絶縁層中に
配置でき、ノイズの吸収に優れ、小型化が可能な回路基
板が提供される。
よれば、薄化かつ平坦化が可能なｐ型シリコンあるいは
ｎ型シリコンからなる薄板上に誘電体層を形成したか
ら、ピンホールを生じさせることなく、極めて薄い層の
誘電体層を形成でき、高容量かつ高精度のキャパシタに
形成できる。またｐ型シリコンからなる薄板に白金から
なる金属層を形成し、またはｎ型シリコンからなる薄板
にチタンもしくは鉛からなる金属層を形成することによ
り、薄板と金属層との間がオーミック接続となり、良好
な電気的導通をとることができ、したがって、該薄板も
電極の一部となり、高容量のキャパシタとなる。このキ
ャパシタを、薄板を支持体として回路基板の絶縁層中に
配置でき、ノイズの吸収に優れ、小型化が可能な回路基
板が提供される。
【図１】回路基板の部分断面説明図である。
１０ 回路基板 １２ コア材 １４ 導体層 １６ 導体層 １８ キャパシタ ２０ 導電性接着剤 ２２ 薄板 ２４ 金属層 ２６ 誘電体層 ２８ 電極膜 ３０ 絶縁層 ３２ ビアホール ３４ ビアめっき皮膜 ３６ ビアめっき皮膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０１Ｇ 4/06 １０２ (72)発明者 渡辺 章司 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Ｆターム(参考） 5E001 AB06 AC04 AC09 AC10 AE00 AE01 AE02 AE03 AH03 AJ01 AJ02 AZ01 5E082 AB03 BB02 BC39 EE05 EE18 EE19 EE23 EE26 EE37 FG03 FG26 FG27 FG42 KK01 MM28 5E336 AA08 BB02 BB03 BB15 BC31 CC36 CC53 EE08 GG11 GG30 5E346 AA06 AA12 AA15 AA16 AA43 AA60 BB01 BB16 BB20 CC21 CC32 CC42 DD01 DD07 DD22 EE31 FF04 FF45 GG17 GG40 HH01 HH22
Claims (5)
- 【請求項１】 ｐ型シリコンからなる薄板と、 該薄板の一方の面に形成された白金からなる金属層と、 前記薄板の他方の面に形成された誘電体層と、 該誘電体層上に形成された電極膜とを具備することを特
徴とするキャパシタ。 - 【請求項２】 ｎ型シリコンからなる薄板と、 該薄板の一方の面に形成されたチタンもしくは鉛からな
る金属層と、 前記薄板の他方の面に形成された誘電体層と、 該誘電体層上に形成された電極膜とを具備することを特
徴とするキャパシタ。 - 【請求項３】 前記誘電体層が、酸化タンタル、チタン
酸ストロンチウム、チタン酸バリウム、チタン酸ジルコ
ン酸鉛、もしくはチタンストロンチウムバリウムからな
ることを特徴とする請求項１または２記載のキャパシ
タ。 - 【請求項４】 前記電極膜が、クロムを下地とする銅の
膜であることを特徴とする請求項１、２または３記載の
キャパシタ。 - 【請求項５】 請求項１、２、３または４記載のキャパ
シタの前記金属層側が導電性接着剤により導体層に接合
されると共に、前記キャパシタが前記導体層を覆う絶縁
体層中に埋没されており、 前記キャパシタの電極膜および前記導体層が前記絶縁体
層に設けたそれぞれのビアめっき皮膜に接続されている
ことを特徴とするキャパシタが組み込まれた回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000212525A JP2002033238A (ja) | 2000-07-13 | 2000-07-13 | キャパシタおよびこのキャパシタが組み込まれた回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000212525A JP2002033238A (ja) | 2000-07-13 | 2000-07-13 | キャパシタおよびこのキャパシタが組み込まれた回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002033238A true JP2002033238A (ja) | 2002-01-31 |
Family
ID=18708441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000212525A Pending JP2002033238A (ja) | 2000-07-13 | 2000-07-13 | キャパシタおよびこのキャパシタが組み込まれた回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002033238A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100493888B1 (ko) * | 2002-05-20 | 2005-06-10 | 한국과학기술원 | 폴리머/세라믹 복합체 커패시터 필름 |
-
2000
- 2000-07-13 JP JP2000212525A patent/JP2002033238A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100493888B1 (ko) * | 2002-05-20 | 2005-06-10 | 한국과학기술원 | 폴리머/세라믹 복합체 커패시터 필름 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3809053B2 (ja) | 電子部品パッケージ | |
| CN107689299B (zh) | 薄膜陶瓷电容器 | |
| JP4920335B2 (ja) | キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置 | |
| US20060131069A1 (en) | Method of manufacturing wiring substrate to which semiconductor chip is mounted | |
| US8760842B2 (en) | Flexible multilayer type thin film capacitor and embedded printed circuit board using the same | |
| JP2002252297A (ja) | 多層回路基板を用いた電子回路装置 | |
| JP2001332445A (ja) | コンデンサ | |
| JPH0878283A (ja) | 薄膜キャパシタ | |
| JP4810772B2 (ja) | 回路モジュール | |
| CN115997262A (zh) | 薄膜电容器及其制造方法、以及具备薄膜电容器的电子电路基板 | |
| US20170287642A1 (en) | Multi-layer ceramic electronic component and method of producing the same | |
| KR102356125B1 (ko) | 전자 부품 내장 기판 | |
| JP2001118952A (ja) | 多層回路基板およびその製造方法 | |
| US20210225592A1 (en) | Multi-layer ceramic electronic component and method of producing the same | |
| JP4738228B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2018133362A (ja) | 電子部品内蔵基板 | |
| JP2001358248A (ja) | キャパシタを内蔵した回路基板とその製造方法 | |
| JP2002033238A (ja) | キャパシタおよびこのキャパシタが組み込まれた回路基板 | |
| JP2002353073A (ja) | 回路モジュール | |
| JP3838876B2 (ja) | 多層回路基板の製造方法 | |
| US11114249B2 (en) | Thin-film capacitor | |
| JP2001177008A (ja) | キャパシタを内蔵した回路基板とそれを用いた半導体装置 | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| WO2023157427A1 (ja) | 薄膜キャパシタ及びこれを備える電子回路基板 | |
| WO2023162406A1 (ja) | 薄膜キャパシタ及びこれを備える電子回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051025 |