JPH02148889A - セラミックス多層基板 - Google Patents
セラミックス多層基板Info
- Publication number
- JPH02148889A JPH02148889A JP30267688A JP30267688A JPH02148889A JP H02148889 A JPH02148889 A JP H02148889A JP 30267688 A JP30267688 A JP 30267688A JP 30267688 A JP30267688 A JP 30267688A JP H02148889 A JPH02148889 A JP H02148889A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- layers
- ceramic
- conductive
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 abstract description 10
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical group Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 abstract description 7
- 238000007606 doctor blade method Methods 0.000 abstract description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract description 3
- 239000010937 tungsten Substances 0.000 abstract description 3
- 238000007906 compression Methods 0.000 abstract description 2
- 238000007650 screen-printing Methods 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract 2
- 230000006835 compression Effects 0.000 abstract 1
- 238000010304 firing Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 208000020401 Depressive disease Diseases 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000002075 main ingredient Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的〕
（産業上の利用分野）
本発明は、スルーホールによって相互接続されているセ
ラミックス多層基板に関する。
ラミックス多層基板に関する。
（従来の技術）
ハイブリッド■ｃは、基板表面を２次元的に利用する形
で発展してきた。しかし、ＩＣの高密度化の勢いは激し
く、より高い単位面積当たりの回路密度を実現する実装
形態として基板の多層化による３次元的回路構成が取入
れられている。
で発展してきた。しかし、ＩＣの高密度化の勢いは激し
く、より高い単位面積当たりの回路密度を実現する実装
形態として基板の多層化による３次元的回路構成が取入
れられている。
このような多層基板の配線は、内層の接続ランドに直接
はんだ付けなどができるように、その内層より外側の層
構成材をクリアランス状にくり抜いた状態で完成させる
ようにしたクリアランス法、層間の接続と配線パターン
をめっき金属で形成しながら、−層ずつ積みあげていく
ビルドアップ法、および、基板に貫通穴（スルーポール
）を設け、導体ペーストを充填したり、スルーポールの
穴壁部にめっき金属を析出させて、層間の接続をとるよ
うにしたスルーホール法がある。
はんだ付けなどができるように、その内層より外側の層
構成材をクリアランス状にくり抜いた状態で完成させる
ようにしたクリアランス法、層間の接続と配線パターン
をめっき金属で形成しながら、−層ずつ積みあげていく
ビルドアップ法、および、基板に貫通穴（スルーポール
）を設け、導体ペーストを充填したり、スルーポールの
穴壁部にめっき金属を析出させて、層間の接続をとるよ
うにしたスルーホール法がある。
このうちスルーホール法は、量産性に富み、層数の増大
、配線密度の向上も他の方法に比べて容易であるため、
最も広く実用化されている。
、配線密度の向上も他の方法に比べて容易であるため、
最も広く実用化されている。
スルーホール法によるセラミックス多層基板は、セラミ
ックス層と導電層とが交互に積層されたものであり、あ
らかじめスルーホールを設けた未焼成のセラミックスシ
ート（以下、グリーンシートと称す。）にタングステン
またはモリブデンなどを主成分とする導体ペーストを印
刷し、必要な層の数だけグリーンシートを重ねて熱圧着
し、焼成することによって作製されている。
ックス層と導電層とが交互に積層されたものであり、あ
らかじめスルーホールを設けた未焼成のセラミックスシ
ート（以下、グリーンシートと称す。）にタングステン
またはモリブデンなどを主成分とする導体ペーストを印
刷し、必要な層の数だけグリーンシートを重ねて熱圧着
し、焼成することによって作製されている。
また、スルーホールのホールサイズは、基板の配線パタ
ーンと密接に関係している。すなわち、基板全体の配線
が有する電気抵抗は導電層の体積に比例するため、電気
抵抗値の調整をスルーホールのホールサイズを変化させ
ることによって行っていた。
ーンと密接に関係している。すなわち、基板全体の配線
が有する電気抵抗は導電層の体積に比例するため、電気
抵抗値の調整をスルーホールのホールサイズを変化させ
ることによって行っていた。
そして、とくに配線パターンに関与しない部分は、電気
抵抗を最小にするため、なるべく配線の長さを短くする
ように、隣接するセラミックス層間におけるスルーホー
ルの位置をずらさず積層方向に一直線上に形成していた
。
抵抗を最小にするため、なるべく配線の長さを短くする
ように、隣接するセラミックス層間におけるスルーホー
ルの位置をずらさず積層方向に一直線上に形成していた
。
（発明が解決しようとする課題）
しかしながら、ＩＣの高集積化に伴って、セラミックス
多層基板の配線パターンが複雑化し、スルーホールのホ
ールサイズが小さくなるとともに、形成されるスルーホ
ールの数も多くなってきている。
多層基板の配線パターンが複雑化し、スルーホールのホ
ールサイズが小さくなるとともに、形成されるスルーホ
ールの数も多くなってきている。
このため、セラミックス層に対して導電層の占める割合
が大きくなり、グリーンシートの焼成時におけるグリー
ンシートと導体ペーストの収縮量の差が、基板外形を変
形させるという問題が生じている。
が大きくなり、グリーンシートの焼成時におけるグリー
ンシートと導体ペーストの収縮量の差が、基板外形を変
形させるという問題が生じている。
特に、隣接するセラミックス層間におけるスルホールの
位置が積層方向に一直線上に配置されている割合が多い
と、スルーホール内に充填されている導体ペーストの焼
成時において発生する盛上がりや陥没などによる変形が
、直線上で増幅され、より大きな外形変形につながって
いた。
位置が積層方向に一直線上に配置されている割合が多い
と、スルーホール内に充填されている導体ペーストの焼
成時において発生する盛上がりや陥没などによる変形が
、直線上で増幅され、より大きな外形変形につながって
いた。
さらに、電気抵抗値の調整をスルーホールのホールサイ
ズを変化させることによって行っていたが、スルーホー
ルへの導体ペーストの充填においてホールサイズと印刷
回数は無関係でなく、同じ印刷回数ではホールサイズに
よって導体ペーストの充填状態が均一にならす、大きな
スルーホールでは導体ペーストの不足による陥没が生じ
、小さなスルーホールでは過剰の導体ペーストがスルー
ホールから流出し突起状の変形をひきおこしていた。
ズを変化させることによって行っていたが、スルーホー
ルへの導体ペーストの充填においてホールサイズと印刷
回数は無関係でなく、同じ印刷回数ではホールサイズに
よって導体ペーストの充填状態が均一にならす、大きな
スルーホールでは導体ペーストの不足による陥没が生じ
、小さなスルーホールでは過剰の導体ペーストがスルー
ホールから流出し突起状の変形をひきおこしていた。
また、熱伝導率が高く放熱性に優れるなどの特性を有す
ることから、最近多用されはじめている窒化アルミニウ
ムセラミックスは、従来−船釣に用いられていたアルミ
ナよりも焼成時の収縮率が大きく、部分的な収縮差が生
じ易かった。
ることから、最近多用されはじめている窒化アルミニウ
ムセラミックスは、従来−船釣に用いられていたアルミ
ナよりも焼成時の収縮率が大きく、部分的な収縮差が生
じ易かった。
このため、窒化アルミニウムセラミックスを多層基板と
して使用する場合、上述したような基板外形の変形が大
きく、歩留りの低下が問題となっていた。
して使用する場合、上述したような基板外形の変形が大
きく、歩留りの低下が問題となっていた。
本発明はこのような問題に対処するためになされたもの
で、スルーホールへの導体ペーストの充填状態が均一で
、基板の外形変形が少なく形状精度の高いセラミックス
多層基板を提供することを目的とする。
で、スルーホールへの導体ペーストの充填状態が均一で
、基板の外形変形が少なく形状精度の高いセラミックス
多層基板を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
本発明のセラミックス多層基板は、回路を形成する導電
層とセラミックス層とが交互に積層され、前記セラミッ
クス層に設けられたスルーホールを介して前記各導電層
同士が電気的に接続されているセラミックス多層基板に
おいて、前記スルホールが、隣接する前記各セラミック
ス層間で積層方向の重なりを避けて設けられていること
を特徴としている。
層とセラミックス層とが交互に積層され、前記セラミッ
クス層に設けられたスルーホールを介して前記各導電層
同士が電気的に接続されているセラミックス多層基板に
おいて、前記スルホールが、隣接する前記各セラミック
ス層間で積層方向の重なりを避けて設けられていること
を特徴としている。
また、前記スルーホールが、前記各セラミックス層ごと
にそれぞれ統一された径寸法を有することを特徴として
いる。
にそれぞれ統一された径寸法を有することを特徴として
いる。
（作 用）
本発明のセラミックス多層基板によれば、スルーホール
が、隣接するセラミックス層間で積層方向に重ならない
ように設けられているため、焼成時におけるセラミック
スと導体ペーストとの収縮量の差によって生じる変形が
隣接する２層間で相殺緩和され、基板外形の大きな変形
を防ぐことができる。
が、隣接するセラミックス層間で積層方向に重ならない
ように設けられているため、焼成時におけるセラミック
スと導体ペーストとの収縮量の差によって生じる変形が
隣接する２層間で相殺緩和され、基板外形の大きな変形
を防ぐことができる。
また、本発明のセラミックス多層基板は、各セラミック
ス層におけるスルーホールのホールサイズが統一されて
いるため、導体ペーストの充填を均一に行うことができ
る。
ス層におけるスルーホールのホールサイズが統一されて
いるため、導体ペーストの充填を均一に行うことができ
る。
したがって焼成時の収縮か基板全体として均一となり、
形状精度が向上する。
形状精度が向上する。
（実施例）
次に、本発明の一実施例について図面を用いて説明する
。
。
実施例１
第１図は本発明の一実施例のセラミックス多層基板の断
面図であり、セラミックス層１には種々の径寸法を有す
るスルーホール２が、隣接するセラミックス層間で積層
方向の重なりがないように設けられている。そして、セ
ラミックス層１には導電層３が形成され、スルーホール
２を介して各セラミックス層１は電気的に接続されてい
る。
面図であり、セラミックス層１には種々の径寸法を有す
るスルーホール２が、隣接するセラミックス層間で積層
方向の重なりがないように設けられている。そして、セ
ラミックス層１には導電層３が形成され、スルーホール
２を介して各セラミックス層１は電気的に接続されてい
る。
このようなセラミックス多層基板を以下のような方法で
作製した。
作製した。
窒化アルミニウムを主成分とするグリーンシートをドク
ターブレード法によって作製し、配線が所望の電気抵抗
を有するようにホールサイズを調整して、スルーホール
をパンチにより形成した。
ターブレード法によって作製し、配線が所望の電気抵抗
を有するようにホールサイズを調整して、スルーホール
をパンチにより形成した。
次いで、各グリーンシート上に導電層となるタングステ
ンペーストをスクリーン印刷によって印刷し、これらを
積層して熱圧管した。
ンペーストをスクリーン印刷によって印刷し、これらを
積層して熱圧管した。
そして、この積層体を脱脂した後、１８００℃で焼成し
た。
た。
こうして得たセラミックス多層基板の製造工程における
歩留りを調べたところ、製造品総数１００に対して形状
変形による不良品数は０であった。
歩留りを調べたところ、製造品総数１００に対して形状
変形による不良品数は０であった。
実施例２
第２図は本発明の他の実施例のセラミックス多層基板の
断面図であり、セラミックス層１にはホールサイズの統
一されたスルーホール２が、隣接するセラミックス層間
で積層方向の重なりがないように設けられている。そし
て、セラミックス層１には導電層３が形成され、スルー
ホール２を介して各セラミックス層１は電気的に接続さ
れている。
断面図であり、セラミックス層１にはホールサイズの統
一されたスルーホール２が、隣接するセラミックス層間
で積層方向の重なりがないように設けられている。そし
て、セラミックス層１には導電層３が形成され、スルー
ホール２を介して各セラミックス層１は電気的に接続さ
れている。
このようなセラミックス多層基板を以下のような方法で
作製した。
作製した。
窒化アルミニウムを主成分とするグリーンシートをドク
ターブレード法によって作製し、ホールサイズが各セラ
ミックス層ごとに同径となるように配線パターンを設計
して、スルーホールをパンチにより形成した。
ターブレード法によって作製し、ホールサイズが各セラ
ミックス層ごとに同径となるように配線パターンを設計
して、スルーホールをパンチにより形成した。
その後、実施例１と同一条件でグリーンシートを積層し
、焼成した。
、焼成した。
こうして得たセラミックス多層基板の製造工程における
歩留りを調べたところ、製造品総数３０に対して形状変
形による不良品数は０であった。
歩留りを調べたところ、製造品総数３０に対して形状変
形による不良品数は０であった。
比較例
窒化アルミニウムを主成分とするグリーンシートをドク
ターブレード法によって作製し、電気抵抗の値を調整す
るためにホールサイズを変化させたスルーホールをパン
チにより形成した。
ターブレード法によって作製し、電気抵抗の値を調整す
るためにホールサイズを変化させたスルーホールをパン
チにより形成した。
また、なるべく配線の長さを短（するために、配線パタ
ーンに関与しない部分は、層間のスルーホール接続を直
線上に配置されるように形成した。
ーンに関与しない部分は、層間のスルーホール接続を直
線上に配置されるように形成した。
その後、実施例１と同一条件でグリーンシートを積層し
、焼成した。
、焼成した。
こうして得たセラミックス多層基板の製造工程における
歩留りを調べたところ、製造品総数１００に対して形状
変形による不良品数は５０であった。
歩留りを調べたところ、製造品総数１００に対して形状
変形による不良品数は５０であった。
これらの結果から明らかなように、隣接するセラミック
ス層間のスルーホールの位置が積層方向に重ならないよ
うに形成された本発明のセラミックス多層基板は、焼成
時に生じる各層の歪みが、隣接する２層間で相殺緩和さ
れるため、基板全体としての外形変形を防ぐことができ
た。
ス層間のスルーホールの位置が積層方向に重ならないよ
うに形成された本発明のセラミックス多層基板は、焼成
時に生じる各層の歪みが、隣接する２層間で相殺緩和さ
れるため、基板全体としての外形変形を防ぐことができ
た。
したがって、歩留りが向上し、形状精度の高いセラミッ
クス多層基板を得ることができた。
クス多層基板を得ることができた。
さらに、スルーホールのホールサイズが各セラミックス
層ごとに同径であれば、導体ペーストの充填が均一に行
われ、焼成時の外形変形をより小さくすることができた
。
層ごとに同径であれば、導体ペーストの充填が均一に行
われ、焼成時の外形変形をより小さくすることができた
。
また、本発明は、焼成時の収縮率が大きい窒化アルミニ
ウムセラミックスを基板として使用する場合、部分的な
収縮の不均一を防ぐことができるため、特に有効である
。
ウムセラミックスを基板として使用する場合、部分的な
収縮の不均一を防ぐことができるため、特に有効である
。
なお、ホールサイズは基■のスルーホールに対して一２
０％〜＋２０％の誤差範囲であれば、形状精度および歩
留りに大きな影響はみられなかった。
０％〜＋２０％の誤差範囲であれば、形状精度および歩
留りに大きな影響はみられなかった。
［発明の効果］
以上説明したように、本発明のセラミックス多層基板は
、隣接するセラミックス層間のスルーホールが積層方向
に重ならないように形成されているため、焼成時におけ
るグリーンシートと導体ペストとの収縮率の差に起因す
るセラミックス層の歪みが隣接する２層間で相殺緩和さ
れ、基板全体としての外形変形を防ぐことができる。
、隣接するセラミックス層間のスルーホールが積層方向
に重ならないように形成されているため、焼成時におけ
るグリーンシートと導体ペストとの収縮率の差に起因す
るセラミックス層の歪みが隣接する２層間で相殺緩和さ
れ、基板全体としての外形変形を防ぐことができる。
さらに、本発明のセラミックス多層基板は、各セラミッ
クス層内でのスルーホールのホールサイズが統一されて
いるため、導体ペーストがスルホール内に均一に充填さ
れ、導体ペースト充填のばらつきによる焼成時の変形を
防ぐことができる。
クス層内でのスルーホールのホールサイズが統一されて
いるため、導体ペーストがスルホール内に均一に充填さ
れ、導体ペースト充填のばらつきによる焼成時の変形を
防ぐことができる。
したがって、形状精度の高いセラミックス多層基板を得
ることができ、歩留りの向上を図ることができる。
ることができ、歩留りの向上を図ることができる。
第１図および第２図は、本発明の実施例におけるセラミ
ックス多層基板の断面図である。 １・・・・・・・・・セラミックス層 ２・・・・・・・・・スルーホール ３・・・・・・・・・導電層 出願人 株式会社 東芝
ックス多層基板の断面図である。 １・・・・・・・・・セラミックス層 ２・・・・・・・・・スルーホール ３・・・・・・・・・導電層 出願人 株式会社 東芝
Claims (2)
- （１）回路を形成する導電層とセラミックス層とが交互
に積層され、前記セラミックス層に設けられたスルーホ
ールを介して前記各導電層同士が電気的に接続されてい
るセラミックス多層基板において、 前記スルーホールが、隣接する前記各セラミックス層間
で積層方向の重なりを避けて設けられていることを特徴
とするセラミックス多層基板。 - （２）回路を形成する導電層とセラミックス層とが交互
に積層され、前記セラミックス層に設けられたスルーホ
ールを介して前記各導電層同士が電気的に接続されてい
るセラミックス多層基板において、 前記スルーホールが、前記各セラミックス層ごとにそれ
ぞれ統一された径寸法を有することを特徴とするセラミ
ックス多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30267688A JPH02148889A (ja) | 1988-11-30 | 1988-11-30 | セラミックス多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30267688A JPH02148889A (ja) | 1988-11-30 | 1988-11-30 | セラミックス多層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148889A true JPH02148889A (ja) | 1990-06-07 |
Family
ID=17911846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30267688A Pending JPH02148889A (ja) | 1988-11-30 | 1988-11-30 | セラミックス多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148889A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0491543A2 (en) * | 1990-12-17 | 1992-06-24 | Hughes Aircraft Company | Via resistors within multilayer 3-dimensional structures/substrates |
| US6974916B2 (en) | 2000-05-22 | 2005-12-13 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component having via-hole conductors with different sectional sizes |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244098A (ja) * | 1984-05-18 | 1985-12-03 | 日本電気株式会社 | 多層薄膜配線基板 |
-
1988
- 1988-11-30 JP JP30267688A patent/JPH02148889A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244098A (ja) * | 1984-05-18 | 1985-12-03 | 日本電気株式会社 | 多層薄膜配線基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0491543A2 (en) * | 1990-12-17 | 1992-06-24 | Hughes Aircraft Company | Via resistors within multilayer 3-dimensional structures/substrates |
| US6974916B2 (en) | 2000-05-22 | 2005-12-13 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component having via-hole conductors with different sectional sizes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5104932B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2001060767A (ja) | セラミック基板の製造方法および未焼成セラミック基板 | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
| JPH0697656A (ja) | セラミック多層基板の製造方法 | |
| JP2003304072A (ja) | 多層配線基板及びその製造方法 | |
| KR101805074B1 (ko) | 세라믹 다층회로 기판의 제조방법 | |
| JPH02148889A (ja) | セラミックス多層基板 | |
| JP2005340664A (ja) | コンデンサ | |
| US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
| JP6118170B2 (ja) | 多層セラミック基板およびその製造方法 | |
| KR101855275B1 (ko) | 세라믹 다층회로 기판의 제조방법 | |
| JP3951648B2 (ja) | 積層型電子部品およびその製造方法 | |
| JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
| JP5516608B2 (ja) | セラミック積層基板の製造方法 | |
| JPH0247869B2 (ja) | ||
| JP6016510B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP4667070B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP3684290B2 (ja) | 積層電子部品とその製造方法 | |
| JP2006270079A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JPH0832236A (ja) | 多層セラミック基板 | |
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| JP2005136266A (ja) | セラミック多層配線基板およびセラミック多層配線基板の製造方法ならびに半導体装置 |