JPH06268369A - ビアホールの充填方法 - Google Patents

ビアホールの充填方法

Info

Publication number
JPH06268369A
JPH06268369A JP7621593A JP7621593A JPH06268369A JP H06268369 A JPH06268369 A JP H06268369A JP 7621593 A JP7621593 A JP 7621593A JP 7621593 A JP7621593 A JP 7621593A JP H06268369 A JPH06268369 A JP H06268369A
Authority
JP
Japan
Prior art keywords
filling
via hole
viahole
wiring pattern
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7621593A
Other languages
English (en)
Inventor
Tadaharu Fumikura
忠治 文蔵
Tsuneo Ichimatsu
恒生 一松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP7621593A priority Critical patent/JPH06268369A/ja
Publication of JPH06268369A publication Critical patent/JPH06268369A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】セラミック多層基板の印刷工程において従来問
題であったビアホール部の充填不足による導通不良とビ
アランドの突起による配線パターン形成時の欠陥を解消
することを可能とする。 【構成】セラミック基板用グリーンシート1のビアホー
ル2へ導体ペースト3を充填する際、配線パターンを形
成する面とは反対の面12からビアホール2に導体ペー
スト3を充填することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミック多層基板のグ
リーンシート等のビアホールの充填方法に関するもので
ある。
【0002】
【従来の技術】セラミック多層基板の製造において、パ
ンチングによりグリーンシートに設けたビアホールにス
クリーン印刷等でAg/Pd等の導体ペーストを充填す
るに際し、Ag/Pd導体ペーストの抜けを防止するた
めビアホールの下にろ紙を貼り付けた後、直接印刷版上
に予め設定された圧力を加えながらスキージをグリーン
シートと平行に動かすことにより、Ag/Pd導体ペー
ストをビアホールに充填するのが通常である。
【0003】
【発明が解決しようとする課題】しかし、この方法で
は、一部のビアホールにAg/Pd導体ペーストが充填
し切れない箇所があり、このために上下の層間での導通
が取れないという問題が生じた。ビアホールの位置合わ
せ不良や版の目詰まりは印刷しながら修正することは可
能であるが、充填不足のような欠陥は作業中に検出する
ことは困難であり、定常作業の状態で約12%発生す
る。
【0004】また、ろ紙でAg/Pd導体ペーストが押
し戻されグリーンシート表面のビアランドが突起し、配
線パターン印刷時に接続用ランドのダレ(ニジミ)が生
じて短絡の原因となる。
【0005】この様子を示したのが、図3であり、
(a)はビアホール印刷時の充填不足を示したものであ
り、(b)は配線パターン印刷時の短絡を示したもので
ある。図で、5は充填されたビア、6は充填不足部分、
10は導体ランド、16はテーブルである。
【0006】この問題を防ぐためにローラ掛けを施して
突起部を平らにすることも考えられるが、作業工数が増
し、グリーンシートの損傷もあり歩留り低下等の問題が
あった。
【0007】本発明はセラミック多層基板のグリーンシ
ートに設けたビアホールに、Ag/Pd導体ペーストを
充填したときの充填不足による導通不良と表面のビアラ
ンドの突起という、従来のビアホールの充填方法の持つ
問題を解決するものであり、同時に印刷作業およびパタ
ーン検査の効率向上と信頼性の高いビアホールの形成を
得ることを目的としている。
【0008】
【課題を解決するための手段】本発明は前述の課題を解
決すべくなされたものであり、セラミック基板もしくは
グリーンシートのビアホールへの導体ペーストの充填方
法であって、配線パターンを形成する面と反対の面から
ビアホールに導体ペーストを充填することを特徴とする
ビアホールの充填方法を提供するものである。
【0009】
【実施例】図1は本発明の実施例を示すものであって、
ビアホール印刷の様子を示す概念的断面図である。
(a)は充填工程、(b)はビアホール充填前、(c)
はビアホール充填後である。パンチングによりグリーン
シート1に設けたビアホール2にAg/Pd導体ペース
ト3を充填する。この際、Ag/Pd導体ペースト3の
抜けを防止するために、ビアホール2の下にろ紙11を
貼り付ける。グリーンシート1は、配線を行う側の反対
側12が上面になるようテーブル16に取り付けられ
る。
【0010】本発明での印刷に用いる版は、従来の印刷
とは反対の面から印刷することになるため、通常のもの
に比べてミラーを掛けたものになる。このミラーを掛け
た版15上に予め設定された圧力を加えながらスキージ
4をグリーンシート1と平行に動かすか、もしくはエア
ーの圧力で注入することにより、すべてのビアホール2
にAg/Pd導体ペーストを充填することができる。
【0011】次に、配線パターンを形成する。この様子
を示したのが図2である。(a)は印刷工程、(b)は
配線パターン印刷前、(c)は配線パターン印刷後であ
る。グリーンシート1の配線側の面13が上にくるよう
にグリーンシートを反転し、このビアランド7に新たな
Ag/Pd導体ペースト8で配線パターン9を形成す
る。ビアランド2の充填不足部分6の箇所も同時に導体
ランド10によって必ず覆われるため、ビアホール部の
充填率も向上し、各層グリーンシートの積層による上下
層間の導通が良くなる。
【0012】また、13側のビアランド表面はろ紙11
が接触していた面であるため、突起もなく、平らな面が
維持され、配線パターン印刷で起こりがちな短絡等の欠
陥もなく、信頼性の高いビアホール2の充填方法として
極めて優れていることが確認された。更にこの方法で印
刷した各層グリーンシートを積層、焼成した基板の表面
にAg/Pd外部導体、Au導体を形成した後導通を確
認した結果、従来よりも不良が8%低下していることが
確認された。
【0013】
【発明の効果】本発明の実施により、セラミック多層基
板の印刷工程において従来問題であったビアホール部の
充填不足による導通不良とビアランドの突起による配線
パターン形成時の欠陥を、解消することが可能となり、
歩留り向上と共に配線パターン検査の短縮にもつなが
り、作業効率を向上させることができた。
【0014】さらに、ファインピッチのビアホール形成
や表面導体ランドを小さくすることが可能となり、効率
のよいパターン設計ができる。
【0015】また、アスペクト比(ビアホール径とグリ
ーンシートの厚みの比)が大きくなるにつれて、ビアホ
ールの充填方法が困難になってくるが、この充填方法を
用いるとアスベクト比で2.5まで可能であり、従来よ
りもビアホールの充填が容易となることがわかった。
【図面の簡単な説明】
【図1】本発明の一実施例のビアホール充填方法工程を
示す断面図
【図2】本発明の一実施例の配線パターン印刷工程を示
す断面図
【図3】従来例のビアホール充填方法の断面図
【符号の説明】
1:グリーンシート 2:ビアホール 3:導体ペースト 4:スキージ 5:充填されたビア 6:充填不足部分

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】セラミック基板もしくはグリーンシートの
    ビアホールへの導体ペーストの充填方法であって、 配線パターンを形成する面と反対の面からビアホールに
    導体ペーストを充填することを特徴とするビアホールの
    充填方法。
JP7621593A 1993-03-10 1993-03-10 ビアホールの充填方法 Pending JPH06268369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7621593A JPH06268369A (ja) 1993-03-10 1993-03-10 ビアホールの充填方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7621593A JPH06268369A (ja) 1993-03-10 1993-03-10 ビアホールの充填方法

Publications (1)

Publication Number Publication Date
JPH06268369A true JPH06268369A (ja) 1994-09-22

Family

ID=13598960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7621593A Pending JPH06268369A (ja) 1993-03-10 1993-03-10 ビアホールの充填方法

Country Status (1)

Country Link
JP (1) JPH06268369A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823168A (ja) * 1994-07-06 1996-01-23 Nec Corp 多層配線セラミック基板及びその製造方法
KR100286987B1 (ko) * 1998-04-20 2001-04-16 이상철 이동통신망을이용한서비스단말기인증방법
US6974916B2 (en) 2000-05-22 2005-12-13 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component having via-hole conductors with different sectional sizes
JP2011238854A (ja) * 2010-05-12 2011-11-24 Ngk Spark Plug Co Ltd セラミック多層配線基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823168A (ja) * 1994-07-06 1996-01-23 Nec Corp 多層配線セラミック基板及びその製造方法
KR100286987B1 (ko) * 1998-04-20 2001-04-16 이상철 이동통신망을이용한서비스단말기인증방법
US6974916B2 (en) 2000-05-22 2005-12-13 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component having via-hole conductors with different sectional sizes
JP2011238854A (ja) * 2010-05-12 2011-11-24 Ngk Spark Plug Co Ltd セラミック多層配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP3166251B2 (ja) セラミック多層電子部品の製造方法
US5927193A (en) Process for via fill
US6374733B1 (en) Method of manufacturing ceramic substrate
JPH07169873A (ja) 多層基板およびその製造方法
EP1100298A1 (en) Ceramic circuit board and method of manufacture thereof
JPH06268369A (ja) ビアホールの充填方法
US6348233B2 (en) Method of forming conductive line features for enhanced reliability of multi-layer ceramic substrates
JP3956703B2 (ja) 積層型セラミック電子部品の製造方法
JP2873645B2 (ja) セラミック多層配線基板の製造方法
JPH0685465A (ja) Smdモジュール用基板及びその製造方法
JPH0766555A (ja) 積層セラミック電子部品の製造方法
JP2006128253A (ja) 電子部品素子の実装方法及び電子装置の製造方法
JP2882157B2 (ja) セラミック多層電子部品の製造方法
JPH06310861A (ja) セラミック多層基板におけるサーマルビアの形成方法
JPH0242797A (ja) 多層セラミック配線板の製造方法
JPH05235553A (ja) セラミック多層電子部品
JP3469072B2 (ja) スクリーン印刷によるパターン形成方法及び装置
JP3813030B2 (ja) セラミック基板のパターン形成方法
JPH10224027A (ja) 半導体装置の製造方法
JP2001308520A (ja) 配線基板の製造方法
JPH0629666A (ja) セラミック多層基板におけるヴィア形成方法
JPH0677343A (ja) セラミック製回路基板における非貫通型スルーホールの形成方法
JP2551064B2 (ja) セラミック多層基板の製造方法
JPH11261226A (ja) セラミック多層配線基板
WO1988002928A1 (en) Via filling of green ceramic tape