JPS58143556A - 高密度集積回路用パツケ−ジ - Google Patents
高密度集積回路用パツケ−ジInfo
- Publication number
- JPS58143556A JPS58143556A JP57025992A JP2599282A JPS58143556A JP S58143556 A JPS58143556 A JP S58143556A JP 57025992 A JP57025992 A JP 57025992A JP 2599282 A JP2599282 A JP 2599282A JP S58143556 A JPS58143556 A JP S58143556A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- chip
- chips
- radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
不発１抹デッグを轟豐膨に実値する高密直集積日路用パ
ッケージに−するものであシ、特にジ曹セフラ／集績−
路等Ｏ礁低温！＃境下で鳥渦動作を行なうチップを高１
！ｆ［Ｋ実録する′Ｉ＆密直集積回路用）臂ノケージに
関するものである。
ッケージに−するものであシ、特にジ曹セフラ／集績−
路等Ｏ礁低温！＃境下で鳥渦動作を行なうチップを高１
！ｆ［Ｋ実録する′Ｉ＆密直集積回路用）臂ノケージに
関するものである。
（２） 技術の背景
亀子機番においてＩＣ？ｙ７”＾に出来るだけ多く０回
路を収容するいわゆる高密度実装のための技術が今日強
く餐求されている。
路を収容するいわゆる高密度実装のための技術が今日強
く餐求されている。
（３）従来技術と問題点
従来ジｌセフソン集積回路用デッグの実装方式として菖
１図に示すような７エイスダウンによるフリッグテッ！
方式が提案されている。該ノリラグテラ！方式に関する
許細な説明は文献ＩＢＭＪ＠ｕｒｎａｌ ＠ｆ ｌ＊ｓ
＠ａｒ＠ｋ ａｎｄ Ｄｅｖｅｌｏｐｍ＠ｎｔＶ＠ｌ、
２４ Ａ２ （口１Ｏ）ＰＰ１６７−１７１およ
びＰ１’１７２−１７７に述べられている。
１図に示すような７エイスダウンによるフリッグテッ！
方式が提案されている。該ノリラグテラ！方式に関する
許細な説明は文献ＩＢＭＪ＠ｕｒｎａｌ ＠ｆ ｌ＊ｓ
＠ａｒ＠ｋ ａｎｄ Ｄｅｖｅｌｏｐｍ＠ｎｔＶ＠ｌ、
２４ Ａ２ （口１Ｏ）ＰＰ１６７−１７１およ
びＰ１’１７２−１７７に述べられている。
亀１１１において基板ｌａ上に配縁４ａか形成されてお
ル、諌配に４ａはハンダ粒５及びボンデ１／ダノ９ツド
３ａを介してテップ２ａと接続されている。配置＋ｎ続
用のハンダ粒６に起因する奇生インダクタンスが数十ｐ
ｍ以下１！度と小さいたりｆｆｉ号パルスの反射を防ぐ
ことが容易で配線間のクロストークが小さい等の利点を
有するがテップ上で晃生する熱を逃かｔための冷却用空
間ｗ−６で示されるように狭小であシ、従って放熱か出
麹であるという欠点があ−）良。
ル、諌配に４ａはハンダ粒５及びボンデ１／ダノ９ツド
３ａを介してテップ２ａと接続されている。配置＋ｎ続
用のハンダ粒６に起因する奇生インダクタンスが数十ｐ
ｍ以下１！度と小さいたりｆｆｉ号パルスの反射を防ぐ
ことが容易で配線間のクロストークが小さい等の利点を
有するがテップ上で晃生する熱を逃かｔための冷却用空
間ｗ−６で示されるように狭小であシ、従って放熱か出
麹であるという欠点があ−）良。
更に又、半導体チップ等に木片されている７エイスアツ
プでの実装方式の概略−１面図を第２図及び４３図に示
す。
プでの実装方式の概略−１面図を第２図及び４３図に示
す。
第２図において、基板１ｂの上に嵌看剤８を介し１チツ
グ２ｂかＶ＆ゆられておｐ１該テッグ２にはメンディ／
グツ臂ツド３ｂ及びボンｆ’イングヮイヤ７を介して基
＠ｔｂ上に配設された配＠４ｂと接続せしめられている
。第３図ではチップ２ｃがビームリード９を接続子及び
支持ｊＪＮ、累として基板Ｉａと接続されている。
グ２ｂかＶ＆ゆられておｐ１該テッグ２にはメンディ／
グツ臂ツド３ｂ及びボンｆ’イングヮイヤ７を介して基
＠ｔｂ上に配設された配＠４ｂと接続せしめられている
。第３図ではチップ２ｃがビームリード９を接続子及び
支持ｊＪＮ、累として基板Ｉａと接続されている。
第２図及び亀３図で示され良パッケージにおいて鉱液体
ヘリウム等の冷媒に８を漬せしめた状態でのチップの放
熱が良好である。しかし第２図にｙｊ＜したｌンディン
グワイヤあるいは１１１％３１Ｕに示したビームリード
等を、チップと基板上の配線との接続の手段として使用
するため前述の７リツグテツグ方式に比較して寄生イン
ダクタンスが１ないし２桁大きくな９、そのため数１０
ｐ＠ｃ）立上りを有する信号パルスを使用するにはクロ
ストークρ・人龜過きて使用不可能であった。
ヘリウム等の冷媒に８を漬せしめた状態でのチップの放
熱が良好である。しかし第２図にｙｊ＜したｌンディン
グワイヤあるいは１１１％３１Ｕに示したビームリード
等を、チップと基板上の配線との接続の手段として使用
するため前述の７リツグテツグ方式に比較して寄生イン
ダクタンスが１ないし２桁大きくな９、そのため数１０
ｐ＠ｃ）立上りを有する信号パルスを使用するにはクロ
ストークρ・人龜過きて使用不可能であった。
（４） 発明の目的
本発明Ｏ菖１０目的はテップの放熱の良好な＾密度集積
回路用パッケージを提供することである。
回路用パッケージを提供することである。
本発明の他の目的は立上り時間の短かい議連信号パルス
を通すことが可能な配！ｉ１接ａを禍する＾書度集積回
路用ノ奇ツケーノを提供することである。
を通すことが可能な配！ｉ１接ａを禍する＾書度集積回
路用ノ奇ツケーノを提供することである。
（５） 楯−の構成
本発明０目的はチップを基板上にフェイスアッグで接続
する為密度集１１回踏用パッケージにおいて、前記チッ
プ上方に、前記チップ間あるいは齢にテップと前記基板
とＯ関を接続するための配縁用基板を配設し、且つ該配
線用基板に放熱用の窓金設は良ことを特徴とする高智Ｉ
ｉＬ集積闘貼用・セラケージによって達成される。
する為密度集１１回踏用パッケージにおいて、前記チッ
プ上方に、前記チップ間あるいは齢にテップと前記基板
とＯ関を接続するための配縁用基板を配設し、且つ該配
線用基板に放熱用の窓金設は良ことを特徴とする高智Ｉ
ｉＬ集積闘貼用・セラケージによって達成される。
（６） う−一一８１）＊ 施
以下不発−の実施例を亀４−及び第５図ｅ←よりて評Ｊ
ｉｌＫ貌明すみ。
ｉｌＫ貌明すみ。
凧４図及びｌｌｉＢ噸紘本発明に係る高管に集積回路用
パッケージ０実施ｆＩｉを示す軌略断肉１及びそＯ平歯
１ｉｔ−それぞれ示す。
パッケージ０実施ｆＩｉを示す軌略断肉１及びそＯ平歯
１ｉｔ−それぞれ示す。
第４図において例えばシリコン基板１１に井戸状の凹ｓ
Ｗが設りられ、該凹部に高さ０３ ＷＩＩ＊ ＋ ５襲
角のシリコンデラグ１２が接着剤によって７エイスアツ
ゾに貼シ付りられている。ｔたシリコン基板１１及びテ
ップ１２上方に配線用基板１７が設けられてお９１基板
１１及び配縁用基板１７には超電４薄−とＳｔＯ等の絶
縁膜の蒸着、及び公知の７オトリソグラフイ技術によっ
てマイフロストリラグライン構造の配＠１４及び２０
ｍ 、 ２０ｂを設ける。配−２０ａＵチツ７１２閣を
接続するために設けられ一方配−２０ｂにチップ１２と
基板１１とを接続するために設りられる。チップ１２上
のが７デイ／グパツド１３あるいは基板ｌｌ上の配縁１
４と、配−用基板１７に接続され良装置１１１２０ｍ１
２０ｂとの間はハンダ粒１５で接続されている。畝−造
によれは配＠１２０ｍ、２０ｂか配置Ｉｉ１基板と一体
化されているため、従来の〆／ｒイングワイヤ及びビー
ムリードのような寄生インダクタンスを会費とすること
かなくなり単なるハンダ靭１５に起因する寄生インダク
タンスのみとなるために信号パルスの反射を防ぐことが
容易となル、クロストークが小さくなるのである。史に
又チップ上方の配線用基板Ｋにｊ！ｉ熱用鯵１９が形成
されておｐテップ１２で発圧した熱管放熱しうるように
なっている０％に本発明ｏｂ−ｉ ｇ体ヘリウム１６の
ような冷１０対流が良好に行なわれる。
Ｗが設りられ、該凹部に高さ０３ ＷＩＩ＊ ＋ ５襲
角のシリコンデラグ１２が接着剤によって７エイスアツ
ゾに貼シ付りられている。ｔたシリコン基板１１及びテ
ップ１２上方に配線用基板１７が設けられてお９１基板
１１及び配縁用基板１７には超電４薄−とＳｔＯ等の絶
縁膜の蒸着、及び公知の７オトリソグラフイ技術によっ
てマイフロストリラグライン構造の配＠１４及び２０
ｍ 、 ２０ｂを設ける。配−２０ａＵチツ７１２閣を
接続するために設けられ一方配−２０ｂにチップ１２と
基板１１とを接続するために設りられる。チップ１２上
のが７デイ／グパツド１３あるいは基板ｌｌ上の配縁１
４と、配−用基板１７に接続され良装置１１１２０ｍ１
２０ｂとの間はハンダ粒１５で接続されている。畝−造
によれは配＠１２０ｍ、２０ｂか配置Ｉｉ１基板と一体
化されているため、従来の〆／ｒイングワイヤ及びビー
ムリードのような寄生インダクタンスを会費とすること
かなくなり単なるハンダ靭１５に起因する寄生インダク
タンスのみとなるために信号パルスの反射を防ぐことが
容易となル、クロストークが小さくなるのである。史に
又チップ上方の配線用基板Ｋにｊ！ｉ熱用鯵１９が形成
されておｐテップ１２で発圧した熱管放熱しうるように
なっている０％に本発明ｏｂ−ｉ ｇ体ヘリウム１６の
ような冷１０対流が良好に行なわれる。
不発ｌｊ１に係るノ臂ツケージでヰ無板１１とチップ１
２０材料扛熱膨張が等しいことが熱佳ｔｖＪぐ土で好筐
しく、本與施例のように基板１１とテップ１２０材料と
もシリコンとするがあるい祉、チメ７”１２をシリコン
とし、基板１１ＫｉｌＬ、シリコ／と同じ熱膨張を有す
るセラミックとするか、必るい抹テッグに、基＆１１と
もヒ化ガリウムなどの他の絶縁性基板等でもよい。
２０材料扛熱膨張が等しいことが熱佳ｔｖＪぐ土で好筐
しく、本與施例のように基板１１とテップ１２０材料と
もシリコンとするがあるい祉、チメ７”１２をシリコン
とし、基板１１ＫｉｌＬ、シリコ／と同じ熱膨張を有す
るセラミックとするか、必るい抹テッグに、基＆１１と
もヒ化ガリウムなどの他の絶縁性基板等でもよい。
シリコン基板１１に形成する井戸状の四部Ｗｋ′ｉ会知
技術である異方性エツチングによりｙｔ／＆した。
技術である異方性エツチングによりｙｔ／＆した。
シリコン配縁用基板に影威すゐ放熱用の窓１９％凹１ｉ
ｓｔＯ形成方法と同じようＫＭ方性エッチ７グａ術會用
いえ。
ｓｔＯ形成方法と同じようＫＭ方性エッチ７グａ術會用
いえ。
ンリコ／配縁用基板１７は１枚シリコン基板１全体′ｋ
ａうことも可能であるか配線の一部に変更の必嶽が生じ
るなどの場合に、容易に作如誓えられるためには分割さ
れ九数枚の配線用基板によって基板ｌ會扱うのが好まし
い。
ａうことも可能であるか配線の一部に変更の必嶽が生じ
るなどの場合に、容易に作如誓えられるためには分割さ
れ九数枚の配線用基板によって基板ｌ會扱うのが好まし
い。
（７）発明の効果
以上詳細に説明し友ように本発明に係る高密度集積回路
用パッケージによれは液体ヘリウム等の対流が容易に行
なわれるのでチッグの冷却効率が同上し、放熱か良好と
なり、且つ寄生インダクタンスの小さい配−接続を行な
うことが出来るので立上か少時ｌ′１１１１０短い高連
１１号パルスのチップ量体Ｗｉか可能となる。
用パッケージによれは液体ヘリウム等の対流が容易に行
なわれるのでチッグの冷却効率が同上し、放熱か良好と
なり、且つ寄生インダクタンスの小さい配−接続を行な
うことが出来るので立上か少時ｌ′１１１１０短い高連
１１号パルスのチップ量体Ｗｉか可能となる。
第１図から第３図鑑は従来の実施例會紋明するための概
略断面図であｐ、＃４図は本発明に係る実施例を説明す
るための４１Ｉ！を略断面図であ夛、謝５図１第４１の
概略平面図でおる。 １＆、１に＋、１＠・・・基板、２ 轟、 ２ ｂ 、
２ ａ −テラ７’ 、３ ｍ ＋ ：ｉ ｂ −３
［株］・・・ざンディングノ９ツド、４ｍ、４ｂ、４ｃ
・・・配線、５・・・ハンダ粒、６・・・液体ヘリウム
、７・・・ビンディングワイヤ、８・・・シ看剤、９・
・・ビームリード、１１・−・シリコン基板、１２・・
・シリコン基板７’、１３・・・Ｉンｒインダパンド、
１４・・・配−１１５・・・ハンダ粒、１６・・・液体
ヘリウム、１７・・・配線用基板、１ト・・嫉嵩剤、１
９・・・放熱用窓、２０ ｍ 、 ２０ ｋ −配線。 特許出願人 富士通株式金社 特許出願代理人 弁理士 實 木 朗 弁理士西銀和之 弁理士 内 １）＃Ｐ 売 弁理士 山 口 昭 之 第１図 。 第２図 第３図 第４図 第５図
略断面図であｐ、＃４図は本発明に係る実施例を説明す
るための４１Ｉ！を略断面図であ夛、謝５図１第４１の
概略平面図でおる。 １＆、１に＋、１＠・・・基板、２ 轟、 ２ ｂ 、
２ ａ −テラ７’ 、３ ｍ ＋ ：ｉ ｂ −３
［株］・・・ざンディングノ９ツド、４ｍ、４ｂ、４ｃ
・・・配線、５・・・ハンダ粒、６・・・液体ヘリウム
、７・・・ビンディングワイヤ、８・・・シ看剤、９・
・・ビームリード、１１・−・シリコン基板、１２・・
・シリコン基板７’、１３・・・Ｉンｒインダパンド、
１４・・・配−１１５・・・ハンダ粒、１６・・・液体
ヘリウム、１７・・・配線用基板、１ト・・嫉嵩剤、１
９・・・放熱用窓、２０ ｍ 、 ２０ ｋ −配線。 特許出願人 富士通株式金社 特許出願代理人 弁理士 實 木 朗 弁理士西銀和之 弁理士 内 １）＃Ｐ 売 弁理士 山 口 昭 之 第１図 。 第２図 第３図 第４図 第５図
Claims (1)
- １、チップを基板上に７エイスアツプで接続する高密１
集積回路用パッケージにおいて、１Ｍ１ｋ、チップ上方
に、前記チラノ関あるいＦｉ、餉紀チッグと＃配基板と
の関ｔ−接続するための配線用基板管配設し、且つ咳配
縁用基板に放熱用の窓を設けたことｔ％黴とする高＠鼓
集積回路用ノ臂ツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025992A JPS58143556A (ja) | 1982-02-22 | 1982-02-22 | 高密度集積回路用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025992A JPS58143556A (ja) | 1982-02-22 | 1982-02-22 | 高密度集積回路用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58143556A true JPS58143556A (ja) | 1983-08-26 |
Family
ID=12181205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57025992A Pending JPS58143556A (ja) | 1982-02-22 | 1982-02-22 | 高密度集積回路用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58143556A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292333A (ja) * | 1985-06-19 | 1986-12-23 | Sumitomo Electric Ind Ltd | 半導体チツプキヤリアの製造方法 |
| WO1988001437A1 (en) * | 1986-08-20 | 1988-02-25 | Plessey Overseas Limited | Integrated circuit devices |
| US5157479A (en) * | 1987-04-28 | 1992-10-20 | Sumitomo Electric Industries, Ltd. | Semiconductor device being capable of improving the packing density with a high heat radiation characteristics |
| US5188984A (en) * | 1987-04-21 | 1993-02-23 | Sumitomo Electric Industries, Ltd. | Semiconductor device and production method thereof |
| US5821762A (en) * | 1994-02-28 | 1998-10-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, production method therefor, method for testing semiconductor elements, test substrate for the method and method for producing the test substrate |
-
1982
- 1982-02-22 JP JP57025992A patent/JPS58143556A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292333A (ja) * | 1985-06-19 | 1986-12-23 | Sumitomo Electric Ind Ltd | 半導体チツプキヤリアの製造方法 |
| WO1988001437A1 (en) * | 1986-08-20 | 1988-02-25 | Plessey Overseas Limited | Integrated circuit devices |
| US5188984A (en) * | 1987-04-21 | 1993-02-23 | Sumitomo Electric Industries, Ltd. | Semiconductor device and production method thereof |
| US5157479A (en) * | 1987-04-28 | 1992-10-20 | Sumitomo Electric Industries, Ltd. | Semiconductor device being capable of improving the packing density with a high heat radiation characteristics |
| US5821762A (en) * | 1994-02-28 | 1998-10-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, production method therefor, method for testing semiconductor elements, test substrate for the method and method for producing the test substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229216B1 (en) | Silicon interposer and multi-chip-module (MCM) with through substrate vias | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US6339256B2 (en) | Device and method for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications | |
| US5222014A (en) | Three-dimensional multi-chip pad array carrier | |
| US8198716B2 (en) | Die backside wire bond technology for single or stacked die package | |
| US7361986B2 (en) | Heat stud for stacked chip package | |
| US7112882B2 (en) | Structures and methods for heat dissipation of semiconductor integrated circuits | |
| US6818981B2 (en) | Heat spreader interconnect for thermally enhanced PBGA packages | |
| US8110930B2 (en) | Die backside metallization and surface activated bonding for stacked die packages | |
| TW200416980A (en) | Semiconductor package with a heat sink | |
| TWI231017B (en) | Heat dissipation apparatus for package device | |
| JP2002299546A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
| JPS58143556A (ja) | 高密度集積回路用パツケ−ジ | |
| TW200408087A (en) | Thermal enhance semiconductor package | |
| US5777385A (en) | Ceramic ball grid array (CBGA) package structure having a heat spreader for integrated-circuit chips | |
| JPS6250981B2 (ja) | ||
| JP2861686B2 (ja) | マルチチップモジュール | |
| JP2667510B2 (ja) | 半導体装置およびこれを用いた電子装置 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| US20240030097A1 (en) | Ic package with very thin vapor chamber for heat dissipation | |
| JPH05343606A (ja) | マルチチップモジュール | |
| JPS6273651A (ja) | 半導体集積回路モジユ−ル | |
| US6236567B1 (en) | Electronic device package with enhanced heat dissipation effect | |
| JPH05315470A (ja) | マルチチップモジュール | |
| JPH06291217A (ja) | 熱放散型リードフレーム |