JPH06112338A - 半導体用パッケージ - Google Patents
半導体用パッケージInfo
- Publication number
- JPH06112338A JPH06112338A JP4284069A JP28406992A JPH06112338A JP H06112338 A JPH06112338 A JP H06112338A JP 4284069 A JP4284069 A JP 4284069A JP 28406992 A JP28406992 A JP 28406992A JP H06112338 A JPH06112338 A JP H06112338A
- Authority
- JP
- Japan
- Prior art keywords
- glass seal
- metal base
- semiconductor
- package
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 電磁シールド効果が高く、入出力インピーダ
ンスのバラツキの少ないガラスシールを用いた半導体用
パッケージを得る。 【構成】 半導体チップ６を実装する金属ベース１のガ
ラスシール部４以外を立上げることで、金属フレーム２
と接続させ、フタ５との電気的接合をする。金属ベース
１の立上げ辺１ｂ，１ｃの高さがガラスシール４の厚み
となるため、パッケージ寸法のバラツキが少なくなる。 【効果】 電磁シールド効果が高く、入出力インピーダ
ンスの安定した半導体用パッケージが得られる。
ンスのバラツキの少ないガラスシールを用いた半導体用
パッケージを得る。 【構成】 半導体チップ６を実装する金属ベース１のガ
ラスシール部４以外を立上げることで、金属フレーム２
と接続させ、フタ５との電気的接合をする。金属ベース
１の立上げ辺１ｂ，１ｃの高さがガラスシール４の厚み
となるため、パッケージ寸法のバラツキが少なくなる。 【効果】 電磁シールド効果が高く、入出力インピーダ
ンスの安定した半導体用パッケージが得られる。
Description
【０００１】
【産業上の利用分野】この発明は半導体用パッケージ、
即ち半導体素子の実装に用いるパッケージ構造に関する
ものである。
即ち半導体素子の実装に用いるパッケージ構造に関する
ものである。
【０００２】
【従来の技術】図３は従来の半導体素子用ガラスシール
パッケージを示す図であり、１は金属ベース、２はウィ
ンドフレーム（Ｗ／Ｆ）とよばれるフタと本体を接続す
るための金属フレーム、３は半導体素子の外部との電気
的接続を行うためのリード、４はリード３を保持するた
めのガラスシール、５はフタ、６は半導体チップであ
る。
パッケージを示す図であり、１は金属ベース、２はウィ
ンドフレーム（Ｗ／Ｆ）とよばれるフタと本体を接続す
るための金属フレーム、３は半導体素子の外部との電気
的接続を行うためのリード、４はリード３を保持するた
めのガラスシール、５はフタ、６は半導体チップであ
る。
【０００３】図３において、半導体チップ６ははんだ等
により金属ベース１に接着され、金属ベース１は放熱板
としての作用を持つことから半導体チップ６の熱抵抗が
下がり、信頼性が向上される。半導体チップ６とリード
３とはボンディングワイヤ７によって接続され、外部と
のコンタクトがとれるようになっている。このとき、ガ
ラスシール４は上記リード３のための電気的絶縁を確保
している。半導体パッケージとしては、信頼性を高める
上から気密構造にする必要があり、一般的にフタ５が接
着される。ガラスシール４とフタ５とを直接接着しよう
とすると、４５０℃以上の高温としなければならず、実
装する半導体チップ６がＧａＡｓ素子等の場合、素子特
性の劣化を起こすことが考えられることから、低い温度
で接着できるよう、予め金属フレーム２を取り付けてお
くのが一般的である。そして半導体チップを該金属ベー
ス１に実装した後、フタ５を金属フレーム２に溶接す
る。
により金属ベース１に接着され、金属ベース１は放熱板
としての作用を持つことから半導体チップ６の熱抵抗が
下がり、信頼性が向上される。半導体チップ６とリード
３とはボンディングワイヤ７によって接続され、外部と
のコンタクトがとれるようになっている。このとき、ガ
ラスシール４は上記リード３のための電気的絶縁を確保
している。半導体パッケージとしては、信頼性を高める
上から気密構造にする必要があり、一般的にフタ５が接
着される。ガラスシール４とフタ５とを直接接着しよう
とすると、４５０℃以上の高温としなければならず、実
装する半導体チップ６がＧａＡｓ素子等の場合、素子特
性の劣化を起こすことが考えられることから、低い温度
で接着できるよう、予め金属フレーム２を取り付けてお
くのが一般的である。そして半導体チップを該金属ベー
ス１に実装した後、フタ５を金属フレーム２に溶接す
る。
【０００４】
【発明が解決しようとする課題】従来のパッケージは以
上のように構成されており、金属ベース１とフタ５との
電気的接続を取ることが難しく、このため電磁シール上
電波の漏洩等を起こすという問題があった。また、ガラ
スシール４を形成する際には、パウダー状のガラスを圧
縮成形したものを一度に溶融させるようにしているた
め、ガラスシール４の厚みの制御が難しく、リード部３
の入出力インピーダンスにバラツキが生じ、電気特性上
問題があるものであった。
上のように構成されており、金属ベース１とフタ５との
電気的接続を取ることが難しく、このため電磁シール上
電波の漏洩等を起こすという問題があった。また、ガラ
スシール４を形成する際には、パウダー状のガラスを圧
縮成形したものを一度に溶融させるようにしているた
め、ガラスシール４の厚みの制御が難しく、リード部３
の入出力インピーダンスにバラツキが生じ、電気特性上
問題があるものであった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、金属ベースとフタとの電気的接
続を容易に得られるとともに、ガラスシールの厚みを一
定に保つことのできる半導体用パッケージを得ることを
目的としており、さらに電磁シールド効果を高めること
のできる半導体用パッケージを得ることを目的とする。
ためになされたもので、金属ベースとフタとの電気的接
続を容易に得られるとともに、ガラスシールの厚みを一
定に保つことのできる半導体用パッケージを得ることを
目的としており、さらに電磁シールド効果を高めること
のできる半導体用パッケージを得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体用
パッケージは金属ベースのガラスシール部を設けた辺以
外の上，下辺をガラスシールと同一の高さになるように
立上げ成形し、金属フレームと接着することにより、電
磁シールド効果を高められるとともに、ガラスシール部
の厚みを一定にできるようにしたものである。さらに、
ガラスシール部を設けた側辺にも上記金属ベースを立上
げてリード取り出し用の窓部以外は金属ベースによって
囲い、電磁シールド効果をより高くするようにしたもの
である。
パッケージは金属ベースのガラスシール部を設けた辺以
外の上，下辺をガラスシールと同一の高さになるように
立上げ成形し、金属フレームと接着することにより、電
磁シールド効果を高められるとともに、ガラスシール部
の厚みを一定にできるようにしたものである。さらに、
ガラスシール部を設けた側辺にも上記金属ベースを立上
げてリード取り出し用の窓部以外は金属ベースによって
囲い、電磁シールド効果をより高くするようにしたもの
である。
【０００７】
【作用】この発明における半導体パッケージは、金属ベ
ースとフタが電気的に接続され、かつ金属により遮蔽さ
れることで電磁シールド効果が高くなるとともに、金属
ベースによりガラス部の高さを制御できるため、入出力
インピーダンスのバラツキを抑える作用がある。
ースとフタが電気的に接続され、かつ金属により遮蔽さ
れることで電磁シールド効果が高くなるとともに、金属
ベースによりガラス部の高さを制御できるため、入出力
インピーダンスのバラツキを抑える作用がある。
【０００８】
【実施例】実施例１．図１は請求項１の発明の一実施例
による半導体用パッケージを示し、図１において、１は
その図示左右両辺を上方に立上げて立上げ辺１ａ，１ｂ
を有するよう成形してなり、さらにその上端を外方に折
り曲げてフランジ１ｃ，１ｄを形成してなる成形された
金属ベース、２はこの金属ベース１の両端のフランジ１
ｃ，１ｄ上に載置される金属フレーム、３は半導体チッ
プ６と外部との電気的接続を行うためのリード、４は上
記金属ベース１上にリード３を埋めるように設けられた
絶縁材としてのガラスシールである。
による半導体用パッケージを示し、図１において、１は
その図示左右両辺を上方に立上げて立上げ辺１ａ，１ｂ
を有するよう成形してなり、さらにその上端を外方に折
り曲げてフランジ１ｃ，１ｄを形成してなる成形された
金属ベース、２はこの金属ベース１の両端のフランジ１
ｃ，１ｄ上に載置される金属フレーム、３は半導体チッ
プ６と外部との電気的接続を行うためのリード、４は上
記金属ベース１上にリード３を埋めるように設けられた
絶縁材としてのガラスシールである。
【０００９】次に作用について説明する。金属ベース１
は上記のように立上げ辺１ａ，１ｂ及びフランジ部１
ｃ，１ｄを有する所定の形状に予め成形する。この後、
ガラスシール４及びリード３をこの金属ベース１上に設
置し、金属ベース２のフランジ部１ｃ，１ｄと金属フレ
ーム１を溶接又は銀ロー付した後、ガラスシール４を高
温処理することでこれらを固着させる。そして半導体チ
ップ６を金属ベース１に実装した後、シームシール，半
田付け等の手段によりフタ５と金属フレーム２とを接着
させる。
は上記のように立上げ辺１ａ，１ｂ及びフランジ部１
ｃ，１ｄを有する所定の形状に予め成形する。この後、
ガラスシール４及びリード３をこの金属ベース１上に設
置し、金属ベース２のフランジ部１ｃ，１ｄと金属フレ
ーム１を溶接又は銀ロー付した後、ガラスシール４を高
温処理することでこれらを固着させる。そして半導体チ
ップ６を金属ベース１に実装した後、シームシール，半
田付け等の手段によりフタ５と金属フレーム２とを接着
させる。
【００１０】このような本実施例では、金属ベース１と
フタ５とが電気的に接続されるようにしたので、電磁シ
ールド効果を高めることができる。また金属ベース１に
よりガラスシール部４の高さを一定に保つことができる
ので、リード部３の入出力インピーダンスのバラツキを
抑えるとかでき、電気的特性を向上することができる。
フタ５とが電気的に接続されるようにしたので、電磁シ
ールド効果を高めることができる。また金属ベース１に
よりガラスシール部４の高さを一定に保つことができる
ので、リード部３の入出力インピーダンスのバラツキを
抑えるとかでき、電気的特性を向上することができる。
【００１１】実施例２．図２は請求項２の発明の一実施
例による半導体用パッケージを示し、図において、金属
ベース１はその左，右の側面１ｅもガラスシール４のリ
ード３取り出し用の窓部１ｆを除いて成形によりガラス
シール４の高さにされている。本実施例２においては、
ガラスシール部４を設けた側辺にもリード部３を除いて
金属ベース１を立上げ成形したので、電磁シールド効果
をより高くすることかできる。
例による半導体用パッケージを示し、図において、金属
ベース１はその左，右の側面１ｅもガラスシール４のリ
ード３取り出し用の窓部１ｆを除いて成形によりガラス
シール４の高さにされている。本実施例２においては、
ガラスシール部４を設けた側辺にもリード部３を除いて
金属ベース１を立上げ成形したので、電磁シールド効果
をより高くすることかできる。
【００１２】
【発明の効果】以上のように、この発明にかかる半導体
用パッケージによれば、金属ベースをその上下端部を立
上げるように成形することによって、該金属ベースとフ
タとの電気的接続が可能となり、電磁シールド効果を高
めることができるとともに、ガラスシース部の厚みを一
定にできることによって、リード部の入出力インピーダ
ンスの安定化をも行うことができる。
用パッケージによれば、金属ベースをその上下端部を立
上げるように成形することによって、該金属ベースとフ
タとの電気的接続が可能となり、電磁シールド効果を高
めることができるとともに、ガラスシース部の厚みを一
定にできることによって、リード部の入出力インピーダ
ンスの安定化をも行うことができる。
【図１】請求項１の発明の一実施例による半導体パッケ
ージを示す図。
ージを示す図。
【図２】請求項２の発明の一実施例による半導体パッケ
ージを示す図。
ージを示す図。
【図３】従来の半導体パッケージを示す図。
１ 金属ベース １ａ，１ｂ 上，下立上げ辺 １ｃ，１ｄ フランジ部 １ｅ 側面立上げ辺 １ｆ 窓部 ２ 金属フレーム ３ リード ４ ガラスシール ５ フタ ６ 半導体チップ ７ ボンディングパッド
Claims (2)
- 【請求項１】 １つまたは多数の半導体素子を実装する
半導体用パッケージにおいて、 該パッケージの両側辺に上記半導体素子の外部との電気
的接続を行うためのリードを保持する絶縁材として、ガ
ラスシール部を有し、 上記金属ベースは、上記ガラスシール部を有する辺以外
の辺に、ガラスシールと同一高さに立上げてなる立上げ
辺を有し、 該金属ベースの立上げ辺は、フタをその上に溶接するた
めのフレームと密着されていることを特徴とする半導体
用パッケージ。 - 【請求項２】 請求項１記載の半導体用パッケージにお
いて、 上記金属ベースはそのガラスシール部を有する両側面
に、上記ガラスシールと同一高さに立上げてなり、上記
リードを通すための窓部を有する立上げ辺を有するもの
であることを特徴とする半導体用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284069A JPH06112338A (ja) | 1992-09-28 | 1992-09-28 | 半導体用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284069A JPH06112338A (ja) | 1992-09-28 | 1992-09-28 | 半導体用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112338A true JPH06112338A (ja) | 1994-04-22 |
Family
ID=17673890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4284069A Pending JPH06112338A (ja) | 1992-09-28 | 1992-09-28 | 半導体用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112338A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101386625B1 (ko) * | 2012-09-14 | 2014-04-17 | 오름반도체 주식회사 | 발광 다이오드 패키지 및 그 제조방법 |
-
1992
- 1992-09-28 JP JP4284069A patent/JPH06112338A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101386625B1 (ko) * | 2012-09-14 | 2014-04-17 | 오름반도체 주식회사 | 발광 다이오드 패키지 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| US5028987A (en) | High current hermetic package having a lead extending through the package lid and a packaged semiconductor chip | |
| EP0498198B1 (en) | Hermetic device package for microelectronic frequency selection components | |
| JP2001291823A (ja) | 半導体装置 | |
| US5105536A (en) | Method of packaging a semiconductor chip in a low inductance package | |
| US6326679B1 (en) | Low cost heat sink for packaged semiconductor device | |
| US5248901A (en) | Semiconductor devices and methods of assembly thereof | |
| JPS598358Y2 (ja) | 半導体素子パツケ−ジ | |
| JP2861956B2 (ja) | 高周波デバイスパッケージ及びその製造方法 | |
| JP2000183222A (ja) | 半導体装置およびその製造方法 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06112338A (ja) | 半導体用パッケージ | |
| JPS62580B2 (ja) | ||
| US11631627B2 (en) | Method of manufacturing semiconductor having double-sided substrate | |
| JPS62581B2 (ja) | ||
| JP2870501B2 (ja) | 半導体装置 | |
| JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
| JP2713141B2 (ja) | 半導体装置 | |
| JP2543661Y2 (ja) | マイクロ波トランジスタ | |
| JPH0648877Y2 (ja) | 半導体装置 | |
| JPH0677284A (ja) | 半導体装置 | |
| JPH0334561A (ja) | 半導体装置 | |
| JP3440136B2 (ja) | 集合電子部品 | |
| JPH06112398A (ja) | 樹脂封止型半導体装置 | |
| JPS62105456A (ja) | 樹脂封止ｉｃ |