JPH05144968A - 半導体素子収納用パツケージ - Google Patents
半導体素子収納用パツケージInfo
- Publication number
- JPH05144968A JPH05144968A JP3308912A JP30891291A JPH05144968A JP H05144968 A JPH05144968 A JP H05144968A JP 3308912 A JP3308912 A JP 3308912A JP 30891291 A JP30891291 A JP 30891291A JP H05144968 A JPH05144968 A JP H05144968A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- external lead
- insulating base
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】電源ノイズの発生を有効に防止して内部に収容
する半導体素子を長期間にわたり正常、且つ安定に作動
させることができる半導体素子収納用パッケージを提供
することにある。 【構成】半導体素子３を収容するための凹部１ａを有す
る絶縁基体１と蓋体２との間に複数個の外部リード端子
６、６ａ、６ｂをガラス部材７、９を介して挟持固定し
て成る半導体素子収納用パッケージにおいて、前記絶縁
基体１の上面に、該絶縁基体１を平面視したときの全平
面積に対し１０％以上の面積を有する半導体素子の電源
電極が接続される電源パッド４ａ及び接地電極が接続さ
れる接地パッド４ｂを各々被着させた。
する半導体素子を長期間にわたり正常、且つ安定に作動
させることができる半導体素子収納用パッケージを提供
することにある。 【構成】半導体素子３を収容するための凹部１ａを有す
る絶縁基体１と蓋体２との間に複数個の外部リード端子
６、６ａ、６ｂをガラス部材７、９を介して挟持固定し
て成る半導体素子収納用パッケージにおいて、前記絶縁
基体１の上面に、該絶縁基体１を平面視したときの全平
面積に対し１０％以上の面積を有する半導体素子の電源
電極が接続される電源パッド４ａ及び接地電極が接続さ
れる接地パッド４ｂを各々被着させた。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージ、特にガラスの溶着によって封
止するガラス封止型の半導体素子収納用パッケージは、
アルミナセラミックス等の電気絶縁材料から成り、中央
部に半導体素子を収容する空所を形成するための凹部を
有し、上面に封止用のガラスが被着された絶縁基体と、
同じく電気絶縁材料から成り、中央部に半導体素子を収
容する空所を形成するための凹部を有し、下面に封止用
のガラス層が被着された蓋体と、内部に収容する半導体
素子を外部の電気回路に電気的に接続するための外部リ
ード端子とにより構成されており、絶縁基体の上面に外
部リード端子を載置させるとともに予め被着させておい
た封止用のガラス層を溶融させることによって外部リー
ド端子を絶縁基体に仮止めし、次に前記絶縁基体の凹部
に半導体素子を取着するとともに該半導体素子の各電極
( 信号電極、電源電極、接地電極) をボンディングワイ
ヤを介して外部リード端子に接続し、しかる後、絶縁基
体と蓋体とをその相対向する主面に被着させておいた封
止用のガラス層を溶融一体化させ、絶縁基体と蓋体とか
ら成る容器を気密に封止することによって最終製品とし
ての半導体装置となる。
体素子収納用パッケージ、特にガラスの溶着によって封
止するガラス封止型の半導体素子収納用パッケージは、
アルミナセラミックス等の電気絶縁材料から成り、中央
部に半導体素子を収容する空所を形成するための凹部を
有し、上面に封止用のガラスが被着された絶縁基体と、
同じく電気絶縁材料から成り、中央部に半導体素子を収
容する空所を形成するための凹部を有し、下面に封止用
のガラス層が被着された蓋体と、内部に収容する半導体
素子を外部の電気回路に電気的に接続するための外部リ
ード端子とにより構成されており、絶縁基体の上面に外
部リード端子を載置させるとともに予め被着させておい
た封止用のガラス層を溶融させることによって外部リー
ド端子を絶縁基体に仮止めし、次に前記絶縁基体の凹部
に半導体素子を取着するとともに該半導体素子の各電極
( 信号電極、電源電極、接地電極) をボンディングワイ
ヤを介して外部リード端子に接続し、しかる後、絶縁基
体と蓋体とをその相対向する主面に被着させておいた封
止用のガラス層を溶融一体化させ、絶縁基体と蓋体とか
ら成る容器を気密に封止することによって最終製品とし
ての半導体装置となる。
【０００３】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子は高密度化、高集積化が急激に進んで電極数
が増大しており、これを収容する半導体素子収納用パッ
ケージも半導体素子の各電極( 信号電極、電源電極、接
地電極) を外部電気回路に接続する外部リード端子の数
が急激の増大し、外部リード端子はその線幅が極めて細
く、インダクタンスが20nH程度の高いものとなってきて
いる。そのためこの外部リード端子を介して半導体素子
に駆動のための電力及び信号を供給した場合、外部リー
ド端子はそのインダクタンスが高いことに起因して半導
体素子への供給電源電圧に変動が生じると大きなノイズ
を発生し、これが信号とともに半導体素子に供給されて
半導体素子に誤動作を起こさせるという重大な欠点を有
していた。
半導体素子は高密度化、高集積化が急激に進んで電極数
が増大しており、これを収容する半導体素子収納用パッ
ケージも半導体素子の各電極( 信号電極、電源電極、接
地電極) を外部電気回路に接続する外部リード端子の数
が急激の増大し、外部リード端子はその線幅が極めて細
く、インダクタンスが20nH程度の高いものとなってきて
いる。そのためこの外部リード端子を介して半導体素子
に駆動のための電力及び信号を供給した場合、外部リー
ド端子はそのインダクタンスが高いことに起因して半導
体素子への供給電源電圧に変動が生じると大きなノイズ
を発生し、これが信号とともに半導体素子に供給されて
半導体素子に誤動作を起こさせるという重大な欠点を有
していた。
【０００４】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は大きなノイズの発生を有効に防止して内
部に収容する半導体素子を長期間にわたり正常、且つ安
定に作動させることができる半導体素子収納用パッケー
ジを提供することにある。
で、その目的は大きなノイズの発生を有効に防止して内
部に収容する半導体素子を長期間にわたり正常、且つ安
定に作動させることができる半導体素子収納用パッケー
ジを提供することにある。
【０００５】
【課題を解決するための手段】本発明は半導体素子を収
容するための凹部を有する絶縁基体と蓋体との間に複数
個の外部リード端子をガラス部材を介して挟持固定して
成る半導体素子収納用パッケージにおいて、前記絶縁基
体の上面に、該絶縁基体を平面視したときの全平面積に
対し１０％以上の面積を有する半導体素子の電源電極が
接続される電源パッド及び接地電極が接続される接地パ
ッドを各々被着させたことを特徴とするものである。
容するための凹部を有する絶縁基体と蓋体との間に複数
個の外部リード端子をガラス部材を介して挟持固定して
成る半導体素子収納用パッケージにおいて、前記絶縁基
体の上面に、該絶縁基体を平面視したときの全平面積に
対し１０％以上の面積を有する半導体素子の電源電極が
接続される電源パッド及び接地電極が接続される接地パ
ッドを各々被着させたことを特徴とするものである。
【０００６】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
る。
【０００７】図１及び図２は本発明の半導体素子収納用
パッケージの一実施例を示し、1 はアルミナセラミック
ス等の電気絶縁材料より成る絶縁基体、2 は同じく電気
絶縁材料より成る蓋体である。この絶縁基体1 と蓋体2
とにより半導体素子3 を収容するための容器が構成され
る。
パッケージの一実施例を示し、1 はアルミナセラミック
ス等の電気絶縁材料より成る絶縁基体、2 は同じく電気
絶縁材料より成る蓋体である。この絶縁基体1 と蓋体2
とにより半導体素子3 を収容するための容器が構成され
る。
【０００８】前記絶縁基体1 及び蓋体2 にはそれぞれの
央部部に半導体素子3 を収容する空所を形成するための
凹部が設けてあり、絶縁基体1 の凹部1a底面には半導体
素子3 が接着材を介し取着固定される。
央部部に半導体素子3 を収容する空所を形成するための
凹部が設けてあり、絶縁基体1 の凹部1a底面には半導体
素子3 が接着材を介し取着固定される。
【０００９】前記絶縁基体1 及び蓋体2 は従来周知のプ
レス成形法を採用することによって形成され、例えば絶
縁基体1 及び蓋体2 がアルミナセラミックスから成る場
合には図1 に示すような絶縁基体1 または蓋体2 に対応
した形状を有するプレス型内にアルミナセラミックスの
粉末を充填させるとともに一定圧力を印加して形成し、
しかる後、成形品を約1500℃の温度で焼成することによ
って製作される。
レス成形法を採用することによって形成され、例えば絶
縁基体1 及び蓋体2 がアルミナセラミックスから成る場
合には図1 に示すような絶縁基体1 または蓋体2 に対応
した形状を有するプレス型内にアルミナセラミックスの
粉末を充填させるとともに一定圧力を印加して形成し、
しかる後、成形品を約1500℃の温度で焼成することによ
って製作される。
【００１０】また前記絶縁基体1 は図2 に示す如く、上
面に半導体素子3 の電源電極及び接地電極が接続される
複数個の電源パッド4a及び接地パッド4bが形成されてお
り、該電源パッド4a及び接地パッド4bには半導体素子3
の電源電極及び接地電極がボンディングワイヤ5a、5bを
介して電気的に接続される。
面に半導体素子3 の電源電極及び接地電極が接続される
複数個の電源パッド4a及び接地パッド4bが形成されてお
り、該電源パッド4a及び接地パッド4bには半導体素子3
の電源電極及び接地電極がボンディングワイヤ5a、5bを
介して電気的に接続される。
【００１１】前記絶縁基体1 の上面に形成される電源パ
ッド4a及び接地パッド4bはアルミニウム(Al)、銀−白金
(Ag-Pt) 、銀−パラジウム（Ag-Pd)等の金属材料から成
り、従来周知の蒸着法やスパッタリング法等の薄膜形成
技術、或いはスクリーン印刷法等の厚膜形成技術を採用
することによって絶縁基体1 の上面に所定形状に形成さ
れる。
ッド4a及び接地パッド4bはアルミニウム(Al)、銀−白金
(Ag-Pt) 、銀−パラジウム（Ag-Pd)等の金属材料から成
り、従来周知の蒸着法やスパッタリング法等の薄膜形成
技術、或いはスクリーン印刷法等の厚膜形成技術を採用
することによって絶縁基体1 の上面に所定形状に形成さ
れる。
【００１２】また前記電源パッド4a及び接地パッド4bは
その面積が絶縁基体1 を平面視したとき、絶縁基体1 の
全平面積に対し１０％以上となるようにして絶縁基体1
に形成されており、電源パッド4a及び接地パッド4bはそ
の面積が広いことに起因してインダクタンスが7nH 以下
の低い値となり、半導体素子3 に駆動のための電力を印
加し、その電力の電源電圧に変動が生じたとしても大き
なノイズを発生することはなく、該ノイズが半導体素子
3 に供給されて半導体素子3 を誤動作させることもな
い。
その面積が絶縁基体1 を平面視したとき、絶縁基体1 の
全平面積に対し１０％以上となるようにして絶縁基体1
に形成されており、電源パッド4a及び接地パッド4bはそ
の面積が広いことに起因してインダクタンスが7nH 以下
の低い値となり、半導体素子3 に駆動のための電力を印
加し、その電力の電源電圧に変動が生じたとしても大き
なノイズを発生することはなく、該ノイズが半導体素子
3 に供給されて半導体素子3 を誤動作させることもな
い。
【００１３】尚、前記電源パッド4a及び接地パッド4bの
面積が絶縁基体1 の全平面積に対し１０％未満となると
電源パッド4a及び接地パッド4bのインダクタンスが高く
なり、電源電圧の変動に伴って大きなノイズが発生して
しまう。従って、前記電源パッド4a及び接地パッド4bの
面積は絶縁基体1 の全平面積に対し１０％以上の広いも
のに特定される。
面積が絶縁基体1 の全平面積に対し１０％未満となると
電源パッド4a及び接地パッド4bのインダクタンスが高く
なり、電源電圧の変動に伴って大きなノイズが発生して
しまう。従って、前記電源パッド4a及び接地パッド4bの
面積は絶縁基体1 の全平面積に対し１０％以上の広いも
のに特定される。
【００１４】前記絶縁基体1 の上部にはまた半導体素子
3 に信号を伝搬供給する信号用外部リード端子6 と駆動
のための電力を供給する電源用外部リード端子6a及び接
地用外部リード端子6bが第一のガラス部材7 を介して固
定されており、該第一のガラス部材7 は例えば、酸化鉛
50.0乃至70.0重量％、酸化ホウ素5.0 乃至15.0重量％、
酸化亜鉛5.0 乃至15.0重量％、酸化ジルコニウム5.0 乃
至15.0重量％を含むガラスから成り、該各ガラス原料粉
末に適当な有機溶剤、溶媒を添加混合して得たガラスペ
ーストを絶縁基体1 の上面に従来周知のスクリーン印刷
法により印刷塗布し、しかる後、これを約500 ℃の温度
で焼成することによって絶縁基体1 の上面に被着され
る。
3 に信号を伝搬供給する信号用外部リード端子6 と駆動
のための電力を供給する電源用外部リード端子6a及び接
地用外部リード端子6bが第一のガラス部材7 を介して固
定されており、該第一のガラス部材7 は例えば、酸化鉛
50.0乃至70.0重量％、酸化ホウ素5.0 乃至15.0重量％、
酸化亜鉛5.0 乃至15.0重量％、酸化ジルコニウム5.0 乃
至15.0重量％を含むガラスから成り、該各ガラス原料粉
末に適当な有機溶剤、溶媒を添加混合して得たガラスペ
ーストを絶縁基体1 の上面に従来周知のスクリーン印刷
法により印刷塗布し、しかる後、これを約500 ℃の温度
で焼成することによって絶縁基体1 の上面に被着され
る。
【００１５】また前記第一のガラス部材7 を介して絶縁
基体1 の上部に固定される各外部リード端子6 、6a、6b
は例えば、コバール金属(Fe-Ni-Co 合金) や42アロイ(F
e-Ni合金) 等の金属から成り、該コバール金属等のイン
ゴット( 塊) を従来周知の圧延加工法及び打ち抜き加工
法を採用することによって所定の板状に形成される。
基体1 の上部に固定される各外部リード端子6 、6a、6b
は例えば、コバール金属(Fe-Ni-Co 合金) や42アロイ(F
e-Ni合金) 等の金属から成り、該コバール金属等のイン
ゴット( 塊) を従来周知の圧延加工法及び打ち抜き加工
法を採用することによって所定の板状に形成される。
【００１６】前記信号用外部リード端子6 は内部に収容
する半導体素子3 の信号電極を外部電気回路に接続する
作用を為し、その一端には半導体素子3 の信号電極がボ
ンディングワイヤ8 を介し接続され、信号用外部リード
端子6 を外部電気回路に接続することによって半導体素
子3 に外部電気回路より電気信号が出し入れされる。
する半導体素子3 の信号電極を外部電気回路に接続する
作用を為し、その一端には半導体素子3 の信号電極がボ
ンディングワイヤ8 を介し接続され、信号用外部リード
端子6 を外部電気回路に接続することによって半導体素
子3 に外部電気回路より電気信号が出し入れされる。
【００１７】また前記電源用外部リード端子6a及び接地
用外部リード端子6bは内部に収容する半導体素子3 に駆
動のための電力を印加する作用を為し、その一端には絶
縁基体1 の上面に被着された電源パッド4a及び接地パッ
ド4bがボンディングワイヤ8a、8bを介して接続され、こ
れによって半導体素子3 の電源電極及び接地電極は外部
電気回路の電源に接続されることとなる。
用外部リード端子6bは内部に収容する半導体素子3 に駆
動のための電力を印加する作用を為し、その一端には絶
縁基体1 の上面に被着された電源パッド4a及び接地パッ
ド4bがボンディングワイヤ8a、8bを介して接続され、こ
れによって半導体素子3 の電源電極及び接地電極は外部
電気回路の電源に接続されることとなる。
【００１８】尚、前記各外部リード端子6 、6a、6bはそ
の外表面にニッケル、金等から成る良導電性で、且つ耐
蝕性に優れた金属をメッキにより2.0 乃至20.0μm の厚
みに層着させておくと各外部リード端子6 、6a、6bの酸
化腐食を有効に防止するとともに該各外部リード端子6
、6a、6bと外部電気回路との電気的接続を良好となす
ことができる。そのため前記各外部リード端子6 、6a、
6bはその外表面にニッケル、金等から成る良導電性で、
且つ耐蝕性に優れた金属をメッキにより2.0 乃至20.0μ
m の厚みに層着させておくことが好ましい。
の外表面にニッケル、金等から成る良導電性で、且つ耐
蝕性に優れた金属をメッキにより2.0 乃至20.0μm の厚
みに層着させておくと各外部リード端子6 、6a、6bの酸
化腐食を有効に防止するとともに該各外部リード端子6
、6a、6bと外部電気回路との電気的接続を良好となす
ことができる。そのため前記各外部リード端子6 、6a、
6bはその外表面にニッケル、金等から成る良導電性で、
且つ耐蝕性に優れた金属をメッキにより2.0 乃至20.0μ
m の厚みに層着させておくことが好ましい。
【００１９】前記各外部リード端子6 、6a、6bが固定さ
れた絶縁基体1 はまたその上面に蓋体2 が第二のガラス
部材9 を介して接合され、これによって絶縁基体1 と蓋
体2とから成る容器内部に半導体素子3 が気密に封止さ
れる。
れた絶縁基体1 はまたその上面に蓋体2 が第二のガラス
部材9 を介して接合され、これによって絶縁基体1 と蓋
体2とから成る容器内部に半導体素子3 が気密に封止さ
れる。
【００２０】前記蓋体2 を絶縁基体1 に接合させる第二
のガラス部材9 は低融点のガラスから成り、該ガラス部
材9 は蓋体2 を絶縁基体1 に接合させる際の作業性を考
慮して蓋体2 の下面に予め被着されている。
のガラス部材9 は低融点のガラスから成り、該ガラス部
材9 は蓋体2 を絶縁基体1 に接合させる際の作業性を考
慮して蓋体2 の下面に予め被着されている。
【００２１】尚、前記第二のガラス部材9 は酸化鉛50.0
乃至80.0重量％、酸化ホウ素5.0 乃至15.0重量％、酸化
亜鉛15.0重量％以下、酸化ケイ素10.0重量％以下、酸化
アルミニウム10.0重量％以下を含むガラスから成り、該
各ガラス原料粉末に適当な有機溶剤、溶媒を添加混合し
て得たガラスペーストを蓋体2 の下面に従来周知のスク
リーン印刷法により印刷塗布するとともにこれを約400
℃の温度で焼成することによって蓋体2 下面に被着され
る。
乃至80.0重量％、酸化ホウ素5.0 乃至15.0重量％、酸化
亜鉛15.0重量％以下、酸化ケイ素10.0重量％以下、酸化
アルミニウム10.0重量％以下を含むガラスから成り、該
各ガラス原料粉末に適当な有機溶剤、溶媒を添加混合し
て得たガラスペーストを蓋体2 の下面に従来周知のスク
リーン印刷法により印刷塗布するとともにこれを約400
℃の温度で焼成することによって蓋体2 下面に被着され
る。
【００２２】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体1 の凹部1a底面に半導体素子3 を取
着するとともに該半導体素子3 の電源電極、接地電極、
信号電極をボンディングワイヤ5a、5b、8 、8a、8bを介
して電源用外部リード端子6a、接地用外部リード端子6b
及び信号用外部リード端子6 の各々に電気的に接続さ
せ、しかる後、絶縁基体1 と蓋体2 とを蓋体2 の下面に
予め被着させておいた第二のガラス部材9 を加熱溶融さ
せ、両者を接合させることによって内部に半導体素子3
を気密に封止し、これによって最終製品としての半導体
装置が完成する。
によれば、絶縁基体1 の凹部1a底面に半導体素子3 を取
着するとともに該半導体素子3 の電源電極、接地電極、
信号電極をボンディングワイヤ5a、5b、8 、8a、8bを介
して電源用外部リード端子6a、接地用外部リード端子6b
及び信号用外部リード端子6 の各々に電気的に接続さ
せ、しかる後、絶縁基体1 と蓋体2 とを蓋体2 の下面に
予め被着させておいた第二のガラス部材9 を加熱溶融さ
せ、両者を接合させることによって内部に半導体素子3
を気密に封止し、これによって最終製品としての半導体
装置が完成する。
【００２３】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば絶縁基体の上面に、該絶縁基体を平面視したとき
の全平面積に対し１０％以上の面積を有する半導体素子
の電源電極が接続される電源パッド及び接地電極が接続
される接地パッドを各々被着させたことから電源パッド
及び接地パッドはその面積が広いことに起因してインダ
クタンスが極めて低い値となり、電源パッド及び接地パ
ッドを介して半導体素子に駆動のための電力を印加し、
その電力の電源電圧に変動が生じたとしても大きなノイ
ズを発生することはなく、該ノイズが半導体素子に供給
されて半導体素子に誤動作を起こさせることもない。
よれば絶縁基体の上面に、該絶縁基体を平面視したとき
の全平面積に対し１０％以上の面積を有する半導体素子
の電源電極が接続される電源パッド及び接地電極が接続
される接地パッドを各々被着させたことから電源パッド
及び接地パッドはその面積が広いことに起因してインダ
クタンスが極めて低い値となり、電源パッド及び接地パ
ッドを介して半導体素子に駆動のための電力を印加し、
その電力の電源電圧に変動が生じたとしても大きなノイ
ズを発生することはなく、該ノイズが半導体素子に供給
されて半導体素子に誤動作を起こさせることもない。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示すパッケージの絶縁基体の平面図であ
る。
る。
【符号の説明】 １・・・・・・・絶縁基体 ２・・・・・・・蓋体 ３・・・・・・・半導体素子 ４ａ・・・・・・電源パッド ４ｂ・・・・・・接地パッド ５・・・・・・・第１のガラス部材
Claims (1)
- 【請求項１】半導体素子を収容するための凹部を有する
絶縁基体と蓋体との間に複数個の外部リード端子をガラ
ス部材を介して挟持固定して成る半導体素子収納用パッ
ケージにおいて、前記絶縁基体の上面に、該絶縁基体を
平面視したときの全平面積に対し１０％以上の面積を有
する半導体素子の電源電極が接続される電源パッド及び
接地電極が接続される接地パッドを各々被着させたこと
を特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3308912A JPH05144968A (ja) | 1991-11-25 | 1991-11-25 | 半導体素子収納用パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3308912A JPH05144968A (ja) | 1991-11-25 | 1991-11-25 | 半導体素子収納用パツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144968A true JPH05144968A (ja) | 1993-06-11 |
Family
ID=17986775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3308912A Pending JPH05144968A (ja) | 1991-11-25 | 1991-11-25 | 半導体素子収納用パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144968A (ja) |
-
1991
- 1991-11-25 JP JP3308912A patent/JPH05144968A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05144968A (ja) | 半導体素子収納用パツケージ | |
| JP2750237B2 (ja) | 電子部品収納用パッケージ | |
| JPH03250659A (ja) | 半導体素子収納用パッケージ | |
| JPH05152489A (ja) | 半導体素子収納用パツケージ | |
| JP2808043B2 (ja) | 半導体素子収納用パッケージ | |
| JP2838589B2 (ja) | 半導体素子収納用パッケージ | |
| JP2808044B2 (ja) | 半導体素子収納用パッケージ | |
| JP2849875B2 (ja) | 半導体素子収納用パッケージ | |
| JP2838590B2 (ja) | 半導体素子収納用パッケージ | |
| JP2873130B2 (ja) | 半導体素子収納用パッケージ | |
| JP2552554Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05326738A (ja) | 半導体素子収納用パッケージ | |
| JP2555178Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH06163807A (ja) | 半導体素子収納用パッケージ | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3207075B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0645470A (ja) | 半導体素子収納用パッケージ | |
| JP2514910Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2552419Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JPH04199852A (ja) | 半導体素子収納用パッケージ | |
| JPH04199851A (ja) | 半導体素子収納用パッケージ | |
| JPH06163805A (ja) | 半導体素子収納用パッケージ |