JPH05152489A - 半導体素子収納用パツケージ - Google Patents
半導体素子収納用パツケージInfo
- Publication number
- JPH05152489A JPH05152489A JP31283491A JP31283491A JPH05152489A JP H05152489 A JPH05152489 A JP H05152489A JP 31283491 A JP31283491 A JP 31283491A JP 31283491 A JP31283491 A JP 31283491A JP H05152489 A JPH05152489 A JP H05152489A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- semiconductor element
- semiconductor device
- electrode
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】電源ノイズの発生を有効に防止して内部に収容
する半導体素子を長期間にわたり正常、且つ安定に作動
させることができる半導体素子収納用パッケージを提供
することにある。 【構成】半導体素子３を収容するための凹部１ａを有す
る絶縁基体１と蓋体２とから成る半導体素子収納用パッ
ケージであって、前記絶縁基体１はその上面に半導体素
子３の電源電極が接続される電源リード端子４ａと、半
導体素子３の接地電極が接続される接地リード端子４ｂ
と、半導体素子３の信号電極が接続される信号リード端
子４ｃとが間に第一のガラス部材５を挟んで多層に固定
され、且つ電源リード端子４ａ及び接地リード端子４ｂ
は絶縁基体１に該絶縁基体１を平面視したとき１０％以
上の面積で対接している。
する半導体素子を長期間にわたり正常、且つ安定に作動
させることができる半導体素子収納用パッケージを提供
することにある。 【構成】半導体素子３を収容するための凹部１ａを有す
る絶縁基体１と蓋体２とから成る半導体素子収納用パッ
ケージであって、前記絶縁基体１はその上面に半導体素
子３の電源電極が接続される電源リード端子４ａと、半
導体素子３の接地電極が接続される接地リード端子４ｂ
と、半導体素子３の信号電極が接続される信号リード端
子４ｃとが間に第一のガラス部材５を挟んで多層に固定
され、且つ電源リード端子４ａ及び接地リード端子４ｂ
は絶縁基体１に該絶縁基体１を平面視したとき１０％以
上の面積で対接している。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージ、特にガラスの溶着によって封
止するガラス封止型の半導体素子収納用パッケージは、
アルミナセラミックス等の電気絶縁材料から成り、中央
部に半導体素子を収容する空所を形成するための凹部を
有し、上面に封止用のガラスが被着された絶縁基体と、
同じく電気絶縁材料から成り、中央部に半導体素子を収
容する空所を形成するための凹部を有し、下面に封止用
のガラス層が被着された蓋体と、内部に収容する半導体
素子を外部の電気回路に電気的に接続するための外部リ
ード端子とにより構成されており、絶縁基体の上面に外
部リード端子を載置させるとともに予め被着させておい
た封止用のガラス層を溶融させることによって外部リー
ド端子を絶縁基体に仮止めし、次に前記絶縁基体の凹部
に半導体素子を取着するとともに該半導体素子の各電極
( 信号電極、電源電極、接地電極) をボンディングワイ
ヤを介して外部リード端子に接続し、しかる後、絶縁基
体と蓋体とをその相対向する主面に被着させておいた封
止用のガラス層を溶融一体化させ、絶縁基体と蓋体とか
ら成る容器を気密に封止することによって最終製品とし
ての半導体装置となる
体素子収納用パッケージ、特にガラスの溶着によって封
止するガラス封止型の半導体素子収納用パッケージは、
アルミナセラミックス等の電気絶縁材料から成り、中央
部に半導体素子を収容する空所を形成するための凹部を
有し、上面に封止用のガラスが被着された絶縁基体と、
同じく電気絶縁材料から成り、中央部に半導体素子を収
容する空所を形成するための凹部を有し、下面に封止用
のガラス層が被着された蓋体と、内部に収容する半導体
素子を外部の電気回路に電気的に接続するための外部リ
ード端子とにより構成されており、絶縁基体の上面に外
部リード端子を載置させるとともに予め被着させておい
た封止用のガラス層を溶融させることによって外部リー
ド端子を絶縁基体に仮止めし、次に前記絶縁基体の凹部
に半導体素子を取着するとともに該半導体素子の各電極
( 信号電極、電源電極、接地電極) をボンディングワイ
ヤを介して外部リード端子に接続し、しかる後、絶縁基
体と蓋体とをその相対向する主面に被着させておいた封
止用のガラス層を溶融一体化させ、絶縁基体と蓋体とか
ら成る容器を気密に封止することによって最終製品とし
ての半導体装置となる
【０００３】。
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは半導体素子の信号電
極、電源電極、及び接地電極が接続される外部リード端
子の全てが同一平面に存在すること及び近時、内部に収
容する半導体素子の高密度化、高集積化に伴う電極数の
増大に起因して外部リード端子の数が急激の増大してき
たこと等から半導体素子の各電極( 信号電極、電源電
極、接地電極) を外部電気回路に接続する外部リード端
子はその線幅が極めて細く、インダクタンスが20nH程度
の高いものとなってきている。そのためこの外部リード
端子を介して半導体素子に駆動のための電力及び信号を
供給した場合、外部リード端子はそのインダクタンスが
高いことに起因して半導体素子への供給電源電圧に変動
が生じると大きなノイズを発生し、これが信号とともに
半導体素子に供給されて半導体素子に誤動作を起こさせ
るという重大な欠点を有していた。
来の半導体素子収納用パッケージは半導体素子の信号電
極、電源電極、及び接地電極が接続される外部リード端
子の全てが同一平面に存在すること及び近時、内部に収
容する半導体素子の高密度化、高集積化に伴う電極数の
増大に起因して外部リード端子の数が急激の増大してき
たこと等から半導体素子の各電極( 信号電極、電源電
極、接地電極) を外部電気回路に接続する外部リード端
子はその線幅が極めて細く、インダクタンスが20nH程度
の高いものとなってきている。そのためこの外部リード
端子を介して半導体素子に駆動のための電力及び信号を
供給した場合、外部リード端子はそのインダクタンスが
高いことに起因して半導体素子への供給電源電圧に変動
が生じると大きなノイズを発生し、これが信号とともに
半導体素子に供給されて半導体素子に誤動作を起こさせ
るという重大な欠点を有していた。
【０００４】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は大きなノイズの発生を有効に防止して内
部に収容する半導体素子を長期間にわたり正常、且つ安
定に作動させることができる半導体素子収納用パッケー
ジを提供することにある。
で、その目的は大きなノイズの発生を有効に防止して内
部に収容する半導体素子を長期間にわたり正常、且つ安
定に作動させることができる半導体素子収納用パッケー
ジを提供することにある。
【０００５】
【課題を解決するための手段】本発明は半導体素子を収
容するための凹部を有する絶縁基体と蓋体とから成る半
導体素子収納用パッケージであって、前記絶縁基体はそ
の上面に半導体素子の電源電極が接続される電源リード
端子と、半導体素子の接地電極が接続される接地リード
端子と、半導体素子の信号電極が接続される信号リード
端子とが間にガラス部材を挟んで固定され、且つ電源リ
ード端子及び接地リード端子は絶縁基体に該絶縁基体を
平面視したとき１０％以上の面積で対接していることを
特徴とするものである。
容するための凹部を有する絶縁基体と蓋体とから成る半
導体素子収納用パッケージであって、前記絶縁基体はそ
の上面に半導体素子の電源電極が接続される電源リード
端子と、半導体素子の接地電極が接続される接地リード
端子と、半導体素子の信号電極が接続される信号リード
端子とが間にガラス部材を挟んで固定され、且つ電源リ
ード端子及び接地リード端子は絶縁基体に該絶縁基体を
平面視したとき１０％以上の面積で対接していることを
特徴とするものである。
【０００６】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
る。
【０００７】図１及び図２は本発明の半導体素子収納用
パッケージの一実施例を示し、1 はアルミナセラミック
ス等の電気絶縁材料より成る絶縁基体、2 は同じく電気
絶縁材料より成る蓋体である。この絶縁基体1 と蓋体2
とにより半導体素子3 を収容するための容器が構成され
る。
パッケージの一実施例を示し、1 はアルミナセラミック
ス等の電気絶縁材料より成る絶縁基体、2 は同じく電気
絶縁材料より成る蓋体である。この絶縁基体1 と蓋体2
とにより半導体素子3 を収容するための容器が構成され
る。
【０００８】前記絶縁基体1 及び蓋体2 にはそれぞれの
央部部に半導体素子3 を収容する空所を形成するための
凹部が設けてあり、絶縁基体1 の凹部1a底面には半導体
素子3 が接着材を介し取着固定される。
央部部に半導体素子3 を収容する空所を形成するための
凹部が設けてあり、絶縁基体1 の凹部1a底面には半導体
素子3 が接着材を介し取着固定される。
【０００９】前記絶縁基体1 及び蓋体2 は従来周知のプ
レス成形法を採用することによって形成され、例えば絶
縁基体1 及び蓋体2 がアルミナセラミックスから成る場
合には図1 に示すような絶縁基体1 または蓋体2 に対応
した形状を有するプレス型内にアルミナセラミックスの
粉末を充填させるとともに一定圧力を印加して形成し、
しかる後、成形品を約1500℃の温度で焼成することによ
って製作される。
レス成形法を採用することによって形成され、例えば絶
縁基体1 及び蓋体2 がアルミナセラミックスから成る場
合には図1 に示すような絶縁基体1 または蓋体2 に対応
した形状を有するプレス型内にアルミナセラミックスの
粉末を充填させるとともに一定圧力を印加して形成し、
しかる後、成形品を約1500℃の温度で焼成することによ
って製作される。
【００１０】前記絶縁基体1 はその上面に半導体素子3
の電源電極、接地電極及び信号電極と接続される電源リ
ード端子4a、接地リード端子4b及び信号リード端子4cが
間に第一のガラス部材5 を挟んで多層に固定されてい
る。
の電源電極、接地電極及び信号電極と接続される電源リ
ード端子4a、接地リード端子4b及び信号リード端子4cが
間に第一のガラス部材5 を挟んで多層に固定されてい
る。
【００１１】前記絶縁基体1 上に固定される電源リード
端子4a、接地リード端子4b及び信号リード端子4cは内部
に収容する半導体素子3 の電源電極、接地電極及び信号
電極を外部電気回路に電気的に接続する作用を為し、電
源リード端子4aには半導体素子3 の電源電極が、接地リ
ード端子4bには半導体素子3 の接地電極が、信号リード
端子4cには半導体素子3 の信号電極がボンディングワイ
ヤ6a、6b、6cを介して各々接続される。
端子4a、接地リード端子4b及び信号リード端子4cは内部
に収容する半導体素子3 の電源電極、接地電極及び信号
電極を外部電気回路に電気的に接続する作用を為し、電
源リード端子4aには半導体素子3 の電源電極が、接地リ
ード端子4bには半導体素子3 の接地電極が、信号リード
端子4cには半導体素子3 の信号電極がボンディングワイ
ヤ6a、6b、6cを介して各々接続される。
【００１２】また前記絶縁基体1 上に固定される電源リ
ード端子4a及び接地リード端子4bは絶縁基体1 を平面視
したとき、絶縁基体1 の全平面積に対し１０％以上の広
い面積で対接するようになっており、電源リード端子4a
及び接地リード端子4bはその面積が広いことに起因して
インダクタンスが7nH 以下の低い値となり、電源リード
端子4a及び接地リード端子4bを介して半導体素子3 に駆
動のための電力を印加し、その電力の電源電圧に変動が
生じたとしても大きなノイズを発生することはなく、該
ノイズが半導体素子3 に供給されて半導体素子3 を誤動
作させることもない。
ード端子4a及び接地リード端子4bは絶縁基体1 を平面視
したとき、絶縁基体1 の全平面積に対し１０％以上の広
い面積で対接するようになっており、電源リード端子4a
及び接地リード端子4bはその面積が広いことに起因して
インダクタンスが7nH 以下の低い値となり、電源リード
端子4a及び接地リード端子4bを介して半導体素子3 に駆
動のための電力を印加し、その電力の電源電圧に変動が
生じたとしても大きなノイズを発生することはなく、該
ノイズが半導体素子3 に供給されて半導体素子3 を誤動
作させることもない。
【００１３】尚、前記電源リード端子4a及び接地リード
端子4bの絶縁基体1 に対する対接面積は絶縁基体1 の全
平面積に対し１０％未満となると電源リード端子4a及び
接地リード端子4bのインダクタンスが高くなり、電源電
圧の変動に伴って大きなノイズが発生してしまう。従っ
て、前記電源リード端子4a及び接地リード端子4bの絶縁
基体1 に対する対接面積は絶縁基体1 の全平面積に対し
１０％以上の広いものに特定される。
端子4bの絶縁基体1 に対する対接面積は絶縁基体1 の全
平面積に対し１０％未満となると電源リード端子4a及び
接地リード端子4bのインダクタンスが高くなり、電源電
圧の変動に伴って大きなノイズが発生してしまう。従っ
て、前記電源リード端子4a及び接地リード端子4bの絶縁
基体1 に対する対接面積は絶縁基体1 の全平面積に対し
１０％以上の広いものに特定される。
【００１４】前記電源リード端子4a、接地リード端子4b
及び信号リード端子4cは例えば、コバール金属(Fe-Ni-C
o 合金) や42アロイ(Fe-Ni合金) 等の金属から成り、該
コバール金属等のインゴット( 塊) を従来周知の圧延加
工法及び打ち抜き加工法を採用することによって所定の
板状に形成される。
及び信号リード端子4cは例えば、コバール金属(Fe-Ni-C
o 合金) や42アロイ(Fe-Ni合金) 等の金属から成り、該
コバール金属等のインゴット( 塊) を従来周知の圧延加
工法及び打ち抜き加工法を採用することによって所定の
板状に形成される。
【００１５】また前記電源リード端子4a、接地リード端
子4b及び信号リード端子4cはその外表面にニッケル、金
等から成る良導電性で、且つ耐蝕性に優れた金属をメッ
キにより2.0 乃至20.0μm の厚みに層着させておくと電
源リード端子4a、接地リード端子4b及び信号リード端子
4cの酸化腐食を有効に防止するとともに各リード端子4
a、4b、4cと外部電気回路との電気的接続を良好となす
ことができる。そのため電源リード端子4a、接地リード
端子4b及び信号リード端子4cはその外表面にニッケル、
金等から成る良導電性で、且つ耐蝕性に優れた金属をメ
ッキにより2.0 乃至20.0μm の厚みに層着させておくこ
とが好ましい。
子4b及び信号リード端子4cはその外表面にニッケル、金
等から成る良導電性で、且つ耐蝕性に優れた金属をメッ
キにより2.0 乃至20.0μm の厚みに層着させておくと電
源リード端子4a、接地リード端子4b及び信号リード端子
4cの酸化腐食を有効に防止するとともに各リード端子4
a、4b、4cと外部電気回路との電気的接続を良好となす
ことができる。そのため電源リード端子4a、接地リード
端子4b及び信号リード端子4cはその外表面にニッケル、
金等から成る良導電性で、且つ耐蝕性に優れた金属をメ
ッキにより2.0 乃至20.0μm の厚みに層着させておくこ
とが好ましい。
【００１６】一方、前記絶縁基体1 上に電源リード端子
4a、接地リード端子4b及び信号リード端子4cを固定する
第一のガラス部材5 は、例えば酸化鉛60.0乃至90.0重量
％、酸化ホウ素 5.0乃至15.0重量％にフィラーとしての
ペロブスカイト型チタン酸塩を5.0 乃至50.0重量％含有
するガラスから成り、該ガラス成分粉末をプレス成形法
により板状に成形したものを電源リード端子4a、接地リ
ード端子4b及び信号リード端子4cの間に挟みながら絶縁
基体1 上に載置させ、しかる後、これを約500℃の温度
で加熱しガラスを加熱溶融させることによって電源リー
ド端子4a、接地リード端子4b及び信号リード端子4cを絶
縁基体1 上に多層に固定する。
4a、接地リード端子4b及び信号リード端子4cを固定する
第一のガラス部材5 は、例えば酸化鉛60.0乃至90.0重量
％、酸化ホウ素 5.0乃至15.0重量％にフィラーとしての
ペロブスカイト型チタン酸塩を5.0 乃至50.0重量％含有
するガラスから成り、該ガラス成分粉末をプレス成形法
により板状に成形したものを電源リード端子4a、接地リ
ード端子4b及び信号リード端子4cの間に挟みながら絶縁
基体1 上に載置させ、しかる後、これを約500℃の温度
で加熱しガラスを加熱溶融させることによって電源リー
ド端子4a、接地リード端子4b及び信号リード端子4cを絶
縁基体1 上に多層に固定する。
【００１７】前記電源リード端子4a、接地リード端子4b
及び信号リード端子4cが多層に固定された絶縁基体1 は
またその上面に蓋体2 が第二のガラス部材7 を介して接
合され、これによって絶縁基体1 と蓋体2 とから成る容
器内部に半導体素子3 が気密に封止される。
及び信号リード端子4cが多層に固定された絶縁基体1 は
またその上面に蓋体2 が第二のガラス部材7 を介して接
合され、これによって絶縁基体1 と蓋体2 とから成る容
器内部に半導体素子3 が気密に封止される。
【００１８】前記蓋体2 を絶縁基体1 に接合させる第二
のガラス部材7 は低融点のガラスから成り、該ガラス部
材7 は蓋体2 を絶縁基体1 に接合させる際の作業性を考
慮して蓋体2 の下面に予め被着されている。
のガラス部材7 は低融点のガラスから成り、該ガラス部
材7 は蓋体2 を絶縁基体1 に接合させる際の作業性を考
慮して蓋体2 の下面に予め被着されている。
【００１９】尚、前記第二のガラス部材7 は酸化鉛50.0
乃至80.0重量％、酸化ホウ素5.0 乃至15.0重量％、酸化
亜鉛15.0重量％以下、酸化ケイ素10.0重量％以下、酸化
アルミニウム10.0重量％以下を含むガラスから成り、該
各ガラス原料粉末に適当な有機溶剤、溶媒を添加混合し
て得たガラスペーストを蓋体2 の下面に従来周知のスク
リーン印刷法により印刷塗布するとともにこれを約400
℃の温度で焼成することによって蓋体2 下面に被着され
る。
乃至80.0重量％、酸化ホウ素5.0 乃至15.0重量％、酸化
亜鉛15.0重量％以下、酸化ケイ素10.0重量％以下、酸化
アルミニウム10.0重量％以下を含むガラスから成り、該
各ガラス原料粉末に適当な有機溶剤、溶媒を添加混合し
て得たガラスペーストを蓋体2 の下面に従来周知のスク
リーン印刷法により印刷塗布するとともにこれを約400
℃の温度で焼成することによって蓋体2 下面に被着され
る。
【００２０】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体1 の凹部1a底面に半導体素子3 を取
着するとともに該半導体素子3 の電源電極、接地電極、
信号電極をボンディングワイヤ6a、6b、6cを介して電源
リード端子4a、接地リード端子4b及び信号リード端子4c
の各々に接続させ、しかる後、絶縁基体1 と蓋体2 とを
蓋体2 の下面に予め被着させておいた第二のガラス部材
7 を加熱溶融させ、両者を接合させることによって内部
に半導体素子3を気密に封止し、これによって最終製品
としての半導体装置が完成する。
によれば、絶縁基体1 の凹部1a底面に半導体素子3 を取
着するとともに該半導体素子3 の電源電極、接地電極、
信号電極をボンディングワイヤ6a、6b、6cを介して電源
リード端子4a、接地リード端子4b及び信号リード端子4c
の各々に接続させ、しかる後、絶縁基体1 と蓋体2 とを
蓋体2 の下面に予め被着させておいた第二のガラス部材
7 を加熱溶融させ、両者を接合させることによって内部
に半導体素子3を気密に封止し、これによって最終製品
としての半導体装置が完成する。
【００２１】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば絶縁基体の上面に半導体素子の電源電極が接続さ
れる電源リード端子と、半導体素子の接地電極が接続さ
れる接地リード端子と、半導体素子の信号電極が接続さ
れる信号リード端子とを間にガラス部材を挟んで多層に
固定するとともに電源リード端子及び接地リード端子の
絶縁基体に対する対接面積を絶縁基体を平面視したとき
の全平面積に対し１０％以上となしたことから電源リー
ド端子及び接地リード端子はその面積が広いことに起因
してインダクタンスが極めて低い値となり、電源リード
端子及び接地リード端子を介して半導体素子に駆動のた
めの電力を印加し、その電力の電源電圧に変動が生じた
としても大きなノイズを発生することはなく、該ノイズ
が半導体素子に供給されて半導体素子に誤動作を起こさ
せることもない。
よれば絶縁基体の上面に半導体素子の電源電極が接続さ
れる電源リード端子と、半導体素子の接地電極が接続さ
れる接地リード端子と、半導体素子の信号電極が接続さ
れる信号リード端子とを間にガラス部材を挟んで多層に
固定するとともに電源リード端子及び接地リード端子の
絶縁基体に対する対接面積を絶縁基体を平面視したとき
の全平面積に対し１０％以上となしたことから電源リー
ド端子及び接地リード端子はその面積が広いことに起因
してインダクタンスが極めて低い値となり、電源リード
端子及び接地リード端子を介して半導体素子に駆動のた
めの電力を印加し、その電力の電源電圧に変動が生じた
としても大きなノイズを発生することはなく、該ノイズ
が半導体素子に供給されて半導体素子に誤動作を起こさ
せることもない。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示すパッケージの分解斜視図である。
１・・・・・・・絶縁基体 ２・・・・・・・蓋体 ３・・・・・・・半導体素子 ４ａ・・・・・・電源リード端子 ４ｂ・・・・・・接地リード端子 ４ｃ・・・・・・信号リード端子 ５・・・・・・・第１のガラス部材
Claims (1)
- 【請求項１】半導体素子を収容するための凹部を有する
絶縁基体と蓋体とから成る半導体素子収納用パッケージ
であって、前記絶縁基体はその上面に半導体素子の電源
電極が接続される電源リード端子と、半導体素子の接地
電極が接続される接地リード端子と、半導体素子の信号
電極が接続される信号リード端子とが間にガラス部材を
挟んで固定され、且つ電源リード端子及び接地リード端
子は絶縁基体に該絶縁基体を平面視したとき１０％以上
の面積で対接していることを特徴とする半導体素子収納
用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31283491A JPH05152489A (ja) | 1991-11-28 | 1991-11-28 | 半導体素子収納用パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31283491A JPH05152489A (ja) | 1991-11-28 | 1991-11-28 | 半導体素子収納用パツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152489A true JPH05152489A (ja) | 1993-06-18 |
Family
ID=18033990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31283491A Pending JPH05152489A (ja) | 1991-11-28 | 1991-11-28 | 半導体素子収納用パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152489A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534879B2 (en) * | 2000-02-25 | 2003-03-18 | Oki Electric Industry Co., Ltd. | Semiconductor chip and semiconductor device having the chip |
-
1991
- 1991-11-28 JP JP31283491A patent/JPH05152489A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534879B2 (en) * | 2000-02-25 | 2003-03-18 | Oki Electric Industry Co., Ltd. | Semiconductor chip and semiconductor device having the chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JPH0645504A (ja) | 半導体装置 | |
| JPH05152489A (ja) | 半導体素子収納用パツケージ | |
| JP3207075B2 (ja) | 半導体素子収納用パッケージ | |
| JP3318449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2908932B2 (ja) | 電子部品収納用パッケージ | |
| JP2849875B2 (ja) | 半導体素子収納用パッケージ | |
| JP2838589B2 (ja) | 半導体素子収納用パッケージ | |
| JP2808043B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP2873130B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JP2922719B2 (ja) | 半導体素子収納用パッケージ | |
| JP2838590B2 (ja) | 半導体素子収納用パッケージ | |
| JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
| JP2808044B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05144968A (ja) | 半導体素子収納用パツケージ | |
| JPH05326738A (ja) | 半導体素子収納用パッケージ | |
| JPH0625965Y2 (ja) | ガラス封止形半導体素子収納用パッケージ | |
| JP3292609B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0669364A (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2552554Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2922718B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ |