JPH02238640A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02238640A JPH02238640A JP1059107A JP5910789A JPH02238640A JP H02238640 A JPH02238640 A JP H02238640A JP 1059107 A JP1059107 A JP 1059107A JP 5910789 A JP5910789 A JP 5910789A JP H02238640 A JPH02238640 A JP H02238640A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- adhesive layer
- semiconductor
- paste
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000012790 adhesive layer Substances 0.000 claims abstract description 18
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 238000007639 printing Methods 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 abstract description 12
- 230000001070 adhesive effect Effects 0.000 abstract description 12
- 238000005201 scrubbing Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 27
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 239000010931 gold Substances 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000012792 core layer Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 2
- XECAHXYUAAWDEL-UHFFFAOYSA-N acrylonitrile butadiene styrene Chemical compound C=CC=C.C=CC#N.C=CC1=CC=CC=C1 XECAHXYUAAWDEL-UHFFFAOYSA-N 0.000 description 2
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 2
- 239000004676 acrylonitrile butadiene styrene Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、特にカード構造を有する半導体
装置におけるチップ搭載方法に関し、導電性ペーストを
用い凹部内にチップを搭載する際に、チップ剥がれや、
導電性ペース１・の這い上がりによるバンド間ショート
を防止することを目的とし、 凹部内に半導体チップを搭載するに際し、該凹部底面の
チンプ搭載面に、該半導体チップより大きい面積を有す
る平坦な接着剤層を、押捺法若しくは塗布法により形成
する工程、該接着剤層上に半導体チップをその裏面全域
を介して圧着する工程、該接着材層を乾燥固化せしめる
工程を含んで構成する。
装置におけるチップ搭載方法に関し、導電性ペーストを
用い凹部内にチップを搭載する際に、チップ剥がれや、
導電性ペース１・の這い上がりによるバンド間ショート
を防止することを目的とし、 凹部内に半導体チップを搭載するに際し、該凹部底面の
チンプ搭載面に、該半導体チップより大きい面積を有す
る平坦な接着剤層を、押捺法若しくは塗布法により形成
する工程、該接着剤層上に半導体チップをその裏面全域
を介して圧着する工程、該接着材層を乾燥固化せしめる
工程を含んで構成する。
（産業上の利用分野〕
本発明は半導体装置の製造方法、特にカード構造を有す
る薄型の半導体装置におけるチップ搭載方法に関する。
る薄型の半導体装置におけるチップ搭載方法に関する。
第３図はＩＣカートの一例の側断面を模式的に示した図
で、図中、１はガラスエポキシ等よりなる多層配線基板
、２はチップの搭載及びチップ基板間の配線接続がなさ
れるキャビティ、３は金（Ａｕ）層等よりなるチップス
テージ、４Ａ、４Ｂはメクライズ層よりなる内部配線層
、４ＰＡ 、４ＰＢはＡｕ層等よりなる内部配線層のボ
ンディング・パッド、５Ａ， ５Ｂはスルーホール、６
Δ、６Ｂは外部接続電極、７Ｓは導電性接着剤例えば銀
（Ａｇ）ペースト層、８は半導体（ＩＣ）チンプ、９八
、９Ｂはチップの外部接続パッド（チップパッ｝”）、
１ｏはポンディング・ワイヤ、１１はエポキシ等の封止
用樹脂、１２は塩化ビニール樹脂等よりなるラミネー１
・層、１３ばＡＢＳ（アクリロニトリルーブタジエンー
スチレン）樹脂等によるコア層を示す。
で、図中、１はガラスエポキシ等よりなる多層配線基板
、２はチップの搭載及びチップ基板間の配線接続がなさ
れるキャビティ、３は金（Ａｕ）層等よりなるチップス
テージ、４Ａ、４Ｂはメクライズ層よりなる内部配線層
、４ＰＡ 、４ＰＢはＡｕ層等よりなる内部配線層のボ
ンディング・パッド、５Ａ， ５Ｂはスルーホール、６
Δ、６Ｂは外部接続電極、７Ｓは導電性接着剤例えば銀
（Ａｇ）ペースト層、８は半導体（ＩＣ）チンプ、９八
、９Ｂはチップの外部接続パッド（チップパッ｝”）、
１ｏはポンディング・ワイヤ、１１はエポキシ等の封止
用樹脂、１２は塩化ビニール樹脂等よりなるラミネー１
・層、１３ばＡＢＳ（アクリロニトリルーブタジエンー
スチレン）樹脂等によるコア層を示す。
近時、上記第３図に示すＩＣカートのような構造を有し
、全体の厚みが０．７〜０．８ｍｍ程度で、半導体チッ
プの厚みが０．２〜０．２５ｍｍ程度の薄型の半導体装
置が提供されており、かかる薄型構造の半導体装置の形
成に、作業の容易性及び信頼性をもって対応できる組立
技術の確立が望まれている。
、全体の厚みが０．７〜０．８ｍｍ程度で、半導体チッ
プの厚みが０．２〜０．２５ｍｍ程度の薄型の半導体装
置が提供されており、かかる薄型構造の半導体装置の形
成に、作業の容易性及び信頼性をもって対応できる組立
技術の確立が望まれている。
通常のセラミック型や樹脂モールド型の半導体装置にお
いては、半導体チンプの搭載を容易に且つ効率的にし、
更にチップ固着材料の低価格化を図るために、半導体チ
ップを、導電性ベース１・例えば１艮（八ｇ）ペースト
を用いてパ・ンケージやリートフレーム上に固着する方
法が行われている。
いては、半導体チンプの搭載を容易に且つ効率的にし、
更にチップ固着材料の低価格化を図るために、半導体チ
ップを、導電性ベース１・例えば１艮（八ｇ）ペースト
を用いてパ・ンケージやリートフレーム上に固着する方
法が行われている。
そのため従来は、ＩＣカード等の薄型構造を有する半導
体装置においても、上記セラミンク型及び樹脂モールド
型半導体装置で用いられていたのと同様の方法により配
線基板上に半導体チップの固着搭載がなされていた。
体装置においても、上記セラミンク型及び樹脂モールド
型半導体装置で用いられていたのと同様の方法により配
線基板上に半導体チップの固着搭載がなされていた。
その方法は、以下に第４図（ａ）〜（Ｃ）に示す工程断
面図を参照して説明する通りである。
面図を参照して説明する通りである。
第４図（ａ）参照
即ち、前記ガラスエポキシ等よりなる多層配線基板１の
キャビティ（凹部）２の底面に表出するチップステージ
３上のほぼ均等に分散された５〜９点程度の位置に、デ
ィスペンサを用いて、Ａｇペースト７の液滴７Ｐを滴下
付着させる。図には、その中の３点が示されている。
キャビティ（凹部）２の底面に表出するチップステージ
３上のほぼ均等に分散された５〜９点程度の位置に、デ
ィスペンサを用いて、Ａｇペースト７の液滴７Ｐを滴下
付着させる。図には、その中の３点が示されている。
なおここでディスベンサは、液が収容され圧力が印加さ
れるシリンダと、このシリンダの一端部に取りつけられ
た注射針様の細管とよりなり、液の粘度、細管先端の外
径及び内径、圧力等の調整によって、所定の重量に調節
された液滴を細管の先端から所定のタイミングで滴下す
る機能を有する。
れるシリンダと、このシリンダの一端部に取りつけられ
た注射針様の細管とよりなり、液の粘度、細管先端の外
径及び内径、圧力等の調整によって、所定の重量に調節
された液滴を細管の先端から所定のタイミングで滴下す
る機能を有する。
第４図（ｂ）参照
次いで、通常のダイボンダを用い、グイコレット５１に
より半導体（ＩＣ）チップ８を上記配線基板５１のキャ
ビティ２内のチップステージ３上に圧接し、矢印ｍで示
す一方向にスクラブして前記液滴状を有していたＡｇペ
ースト７をチップ８の裏面全域下に行き渡らせる（７Ｓ
は八ｇペースト層）。
より半導体（ＩＣ）チップ８を上記配線基板５１のキャ
ビティ２内のチップステージ３上に圧接し、矢印ｍで示
す一方向にスクラブして前記液滴状を有していたＡｇペ
ースト７をチップ８の裏面全域下に行き渡らせる（７Ｓ
は八ｇペースト層）。
第４図（Ｃ）参照
次いで、チップ８が搭載された配線基板１を１５０゜Ｃ
程度の温度に加熱し、八ｇペースト層７Ｓを固化して、
前記キャビティ２内への半導体チップ８の搭載固着が完
了する。
程度の温度に加熱し、八ｇペースト層７Ｓを固化して、
前記キャビティ２内への半導体チップ８の搭載固着が完
了する。
上記のような従来のチップ搭載方法においては、半導体
チップ８を配線基板１のキャビティ２内に固着するため
のＡｇペースト７をディスペンサによって液滴７Ｐの状
態で供給し（第４図（ｂ）参照）、チップの圧接・スク
ラブによってこのＡｇペースト７をチップ８の裏面全域
に行き渡らせていた。
チップ８を配線基板１のキャビティ２内に固着するため
のＡｇペースト７をディスペンサによって液滴７Ｐの状
態で供給し（第４図（ｂ）参照）、チップの圧接・スク
ラブによってこのＡｇペースト７をチップ８の裏面全域
に行き渡らせていた。
しかし、ディスペンサによる液滴の大きさ（重量）は、
圧力の変動、粘度の経時変化、細管先端部の汚染状況、
室温の変化等によって大きく変動するという問題があり
、そのために、半導体チップの厚みが前記のように０．
２〜０．２５ｍｍ程度と非常に薄いカード状半導体装置
においては、ディスペンサから滴下されるＡｇペースト
の液滴５７Ｐが最適状態より大き過ぎた場合には、スク
ラブにより余分の八ｇペースト５７がチップの表面上に
這い上がり、チップ表面の周辺部に配設されているチッ
プパッド相互間がショートし、また、Ａｇペーストの液
滴５７Ｐが最適状態より小さ過ぎた場合には、スクラブ
を行っても八ｇペースト５７がチップ裏面全域の下部に
行き渡たらず、そのためにチップが剥離し易くなる、等
により半導体装置の製造歩留りや信転性が低下するとい
う問題が生じていた。
圧力の変動、粘度の経時変化、細管先端部の汚染状況、
室温の変化等によって大きく変動するという問題があり
、そのために、半導体チップの厚みが前記のように０．
２〜０．２５ｍｍ程度と非常に薄いカード状半導体装置
においては、ディスペンサから滴下されるＡｇペースト
の液滴５７Ｐが最適状態より大き過ぎた場合には、スク
ラブにより余分の八ｇペースト５７がチップの表面上に
這い上がり、チップ表面の周辺部に配設されているチッ
プパッド相互間がショートし、また、Ａｇペーストの液
滴５７Ｐが最適状態より小さ過ぎた場合には、スクラブ
を行っても八ｇペースト５７がチップ裏面全域の下部に
行き渡たらず、そのためにチップが剥離し易くなる、等
により半導体装置の製造歩留りや信転性が低下するとい
う問題が生じていた。
そこで本発明は、導電性ペース１・を用い凹部内に薄型
の半導体チンブを搭載する際に、チンプ剥がれや、導電
性ペーストの這い上がりによるパソド間ショートを防止
することを目的ととする。
の半導体チンブを搭載する際に、チンプ剥がれや、導電
性ペーストの這い上がりによるパソド間ショートを防止
することを目的ととする。
〔課題を解決するだめの手段］
上記課題は、凹部内に半導体チップを搭載するに際し、
該凹部底面のチップ搭載面に、該半導体チップより大き
い面積を有する平坦な接着剤層を、押捺法若しくは塗布
法により形成する工程、該接着剤層−ヒに半導体チップ
をその裏面全域を介して圧着する工程、該接着材層を乾
燥固化せしめる工程を有する本発明による半導体装置の
製造方法によって解決される。
該凹部底面のチップ搭載面に、該半導体チップより大き
い面積を有する平坦な接着剤層を、押捺法若しくは塗布
法により形成する工程、該接着剤層−ヒに半導体チップ
をその裏面全域を介して圧着する工程、該接着材層を乾
燥固化せしめる工程を有する本発明による半導体装置の
製造方法によって解決される。
即ち本発明においては、チップ搭載面に予めチップより
広い面積に薄く平坦な接着剤層を押捺法若しくは塗布法
によって形成しておき、その上に半導体チンプをその裏
面全域で接するように圧着することによって配線基板上
へのチップ搭載がなされる。
広い面積に薄く平坦な接着剤層を押捺法若しくは塗布法
によって形成しておき、その上に半導体チンプをその裏
面全域で接するように圧着することによって配線基板上
へのチップ搭載がなされる。
従って、チップ裏面の全域下には欠損部のない接着剤層
が予め形成されていて、搭載の際にスクラブによって接
着剤をチップの裏面全域下に拡げてやる必要がなくなる
ので、スクラブ操作は不要になる。
が予め形成されていて、搭載の際にスクラブによって接
着剤をチップの裏面全域下に拡げてやる必要がなくなる
ので、スクラブ操作は不要になる。
以上により、接着剤の欠損によるチップ剥がれや、接着
剤の這い上がりによるパッド間ショー１・は防止される
。
剤の這い上がりによるパッド間ショー１・は防止される
。
以下本発明を、図示実施例により具体的に説明する。
第１図（ａ）〜げ）は本発明の方法の一実施例の工程断
面図、第２図は他の実施例の工程断面回である。
面図、第２図は他の実施例の工程断面回である。
全図を通じ同一対象物は同一符合で示す。
第１図（ａ）参照
本発明の方法によりＩＣカードを形成するに際しては、
例えば、表面に、Ａｕめっき層等よりなるチンブステー
ジ３と、その周囲にメタライズ層よりなる内部配綿４Ａ
、４Ｂ等が表出しそこに例えばＡｕめつきが施されたボ
ンディング・パッド４ＰＡ 、４Ｐｌｌを有ずるキャビ
ティ２が形成され、裏面にスルーポール５八、５Ｂを介
し内部配線層心、４Ｂに接続する八ｇ或いはニッケル（
Ｎｉ）の薄板等よりなる外部接続電極６Ａ、６Ｂ等が配
設された、ガラスエボキシ（エポキシ樹脂をハインダと
しガラス繊維を機上に成形してなる）よりなる厚さ例え
ば０ ． ５ ｍｍ程度の多層配線基板１を用いる。な
おチンプステージ３とホンディング・パッド４ＰＡ 、
４ＰＢとの段差及びボンディング・パッド４ＰＡ ，
４ＰＢと基板ｌ上面との段差は０．２ｍｍ程度である。
ジ３と、その周囲にメタライズ層よりなる内部配綿４Ａ
、４Ｂ等が表出しそこに例えばＡｕめつきが施されたボ
ンディング・パッド４ＰＡ 、４Ｐｌｌを有ずるキャビ
ティ２が形成され、裏面にスルーポール５八、５Ｂを介
し内部配線層心、４Ｂに接続する八ｇ或いはニッケル（
Ｎｉ）の薄板等よりなる外部接続電極６Ａ、６Ｂ等が配
設された、ガラスエボキシ（エポキシ樹脂をハインダと
しガラス繊維を機上に成形してなる）よりなる厚さ例え
ば０ ． ５ ｍｍ程度の多層配線基板１を用いる。な
おチンプステージ３とホンディング・パッド４ＰＡ 、
４ＰＢとの段差及びボンディング・パッド４ＰＡ ，
４ＰＢと基板ｌ上面との段差は０．２ｍｍ程度である。
第１図（ｂ）参照
そして先ず、押捺（スタンビング）方法によりチップス
テージ３上に半導体（ＩＣ）チップを包含するような半
導体チップより大きい面積を有しする厚ざ１０〜３０μ
ｍ程度のＡｇベースＩ・層７Ｓを形成ずる。なお、図中
の５２はスタンバで、例えばプラスチックスの繊維の束
が圧縮成形されてなり上部に配設された図示されない容
器からＡｇペースト７液が先端まで浸透してくる構造を
有する。また、Ａｇペースト７液の粘度は上記押捺され
たＡｇペースト層７Ｓの厚さが所望の値になるように、
予め実験により決定される。
テージ３上に半導体（ＩＣ）チップを包含するような半
導体チップより大きい面積を有しする厚ざ１０〜３０μ
ｍ程度のＡｇベースＩ・層７Ｓを形成ずる。なお、図中
の５２はスタンバで、例えばプラスチックスの繊維の束
が圧縮成形されてなり上部に配設された図示されない容
器からＡｇペースト７液が先端まで浸透してくる構造を
有する。また、Ａｇペースト７液の粘度は上記押捺され
たＡｇペースト層７Ｓの厚さが所望の値になるように、
予め実験により決定される。
第１図（Ｃ）参照
次いで、図示しない通常のダイボンダを用い、厚さ０．
２〜０．２５ｍｍの厚さを有する半導体チップ８をグイ
コレット５ｌにより、上記チップステージ３上のＡｇペ
ースト層７Ｓ上にこのＡｇペースト層７Ｓ上からはみ出
さない位置で圧着する。前述のようにＡｇペースト層７
Ｓは所望の厚さで平坦に形成されているので、ごの圧着
により半導体千ップ８の裏面全域がＡｇペースト層７Ｓ
を介しチップステージ３上に密着する。また、スクラブ
を行わないので、チップ８上へのＡｇペースト７の這い
上がりも生じない。
２〜０．２５ｍｍの厚さを有する半導体チップ８をグイ
コレット５ｌにより、上記チップステージ３上のＡｇペ
ースト層７Ｓ上にこのＡｇペースト層７Ｓ上からはみ出
さない位置で圧着する。前述のようにＡｇペースト層７
Ｓは所望の厚さで平坦に形成されているので、ごの圧着
により半導体千ップ８の裏面全域がＡｇペースト層７Ｓ
を介しチップステージ３上に密着する。また、スクラブ
を行わないので、チップ８上へのＡｇペースト７の這い
上がりも生じない。
なお、チ・７プが薄いので、ダイコレッ１・５１には開
孔角が１６０度程度の物を用いる。
孔角が１６０度程度の物を用いる。
第１図（ｄ）参照
次いで、この多層配線基板１を窒素中において１５０゜
Ｃ程度に加熱し、Ａｇペースト層７Ｓを固化ざせて半導
体チンプ８をチップステージ３−ヒに強固に固定し、本
発明に係るキャビティ（凹部）内へのチップの搭載は完
了する。
Ｃ程度に加熱し、Ａｇペースト層７Ｓを固化ざせて半導
体チンプ８をチップステージ３−ヒに強固に固定し、本
発明に係るキャビティ（凹部）内へのチップの搭載は完
了する。
第１図（ｅ）参照
次いで、従来の方法により半導体チップ８の外部接続パ
ッド（チンプパッド）９Ａ、９Ｂ等と多層配線基板１の
ボンディング・バッド４ＰＡ 、４ＰＢ等とをそれぞれ
Ａｕ等のボンディング・ワイヤ１０で接続し、次いでキ
ャビティ２内にエボギシ樹脂等の封止用樹脂１１を上面
まで充填して半導体チップ８およびポンディング・ワイ
ヤ１０等を埋込み、この封止用樹脂１１を１５０゜Ｃ程
度の低温でキュアして、半導体素子部の封止が完了する
。
ッド（チンプパッド）９Ａ、９Ｂ等と多層配線基板１の
ボンディング・バッド４ＰＡ 、４ＰＢ等とをそれぞれ
Ａｕ等のボンディング・ワイヤ１０で接続し、次いでキ
ャビティ２内にエボギシ樹脂等の封止用樹脂１１を上面
まで充填して半導体チップ８およびポンディング・ワイ
ヤ１０等を埋込み、この封止用樹脂１１を１５０゜Ｃ程
度の低温でキュアして、半導体素子部の封止が完了する
。
第１図（ｆ）参照
次いで、従来同様の方法により、上記多層配線基板１の
表面全域と裏面の周辺部を塩化ビニール膜等によりラミ
ネートし（１２はラミネート層）、縁部に形成される表
面のラミネート層と裏面のラミネート層との間隙部にＡ
ＢＳ樹脂等よりなるコア層１３を充填して本発明の方法
を用いたＩＣカードが完成する。
表面全域と裏面の周辺部を塩化ビニール膜等によりラミ
ネートし（１２はラミネート層）、縁部に形成される表
面のラミネート層と裏面のラミネート層との間隙部にＡ
ＢＳ樹脂等よりなるコア層１３を充填して本発明の方法
を用いたＩＣカードが完成する。
上記実施例においては、キャビティ２底面のチップステ
ージ３上に薄く平坦なＡｇペースト層７Ｓを形成する際
に、押捺（スタンピング）法を用いているが、このＡｇ
ペースト層７Ｓは、第２図に他の実施例の工程断面図を
示すように、前記スクンバと同様な先端部材５３を備え
たペン状体５４を用い、このペン状体５４の先端部材５
３をチップステージ３に沿って動かし、ペン状体の先端
部材５３から滲出してくるＡｇペースト７で描画する塗
装方法によっても、前記押捺法と同様な品質で形成する
ことができる。
ージ３上に薄く平坦なＡｇペースト層７Ｓを形成する際
に、押捺（スタンピング）法を用いているが、このＡｇ
ペースト層７Ｓは、第２図に他の実施例の工程断面図を
示すように、前記スクンバと同様な先端部材５３を備え
たペン状体５４を用い、このペン状体５４の先端部材５
３をチップステージ３に沿って動かし、ペン状体の先端
部材５３から滲出してくるＡｇペースト７で描画する塗
装方法によっても、前記押捺法と同様な品質で形成する
ことができる。
なお、本発明において半導体チップの固着搭載に用いる
導電性接着剤はＡｇペーストに限られるものではない。
導電性接着剤はＡｇペーストに限られるものではない。
また場合によっては、導電性を持たないエボキシ等の接
着剤も用いられる。
着剤も用いられる。
以上実施例に示したように本発明の方法によれば、カー
ド構造等の薄型構造を有する半導体装置の製造において
、配線基板に配設されているキャビティ（凹部）の底面
のチップステージ上に、導電性接着剤を用いて薄い半導
体チップを固着搭載する際に、半導体チップの裏面全域
が一様に導電性接着剤によってチップステージ上に固着
されてチップ剥がれが防止され、且つ導電性接着剤のチ
ップ表面への這い上がりがなくなって、チップパッド間
ショートによる電気的特性不良が防止される。
ド構造等の薄型構造を有する半導体装置の製造において
、配線基板に配設されているキャビティ（凹部）の底面
のチップステージ上に、導電性接着剤を用いて薄い半導
体チップを固着搭載する際に、半導体チップの裏面全域
が一様に導電性接着剤によってチップステージ上に固着
されてチップ剥がれが防止され、且つ導電性接着剤のチ
ップ表面への這い上がりがなくなって、チップパッド間
ショートによる電気的特性不良が防止される。
従って本発明は、ｒｃカード等薄型構造を有する半導体
装置の製造歩留り及び信頼性の向上に有効である。
装置の製造歩留り及び信頼性の向上に有効である。
第１図（ａ）〜（ｆ）は本発明の方法の一実施例の工程
断面図、 第２図は本発明の方法の他の実施例の工程断面図、 第３図はＩＣカードの一例の模式側断面図、第４図（ａ
）〜（Ｃ）は従来方法の工程断面図である。 図において、 １は多層配線基板、 ２はキャビティ、 ３はチップステージ、 ４Ａ、４Ｂは内部配線層、 ４ＰＡ 、４ＰＢ はボンディング・パ・ンド、５Ａ、
５Ｂはスルーホール、 ６八、６Ｂは外部接続電極、 ７はＡｇペースト、 ７ＳはＡｇペース１・層、 ７Ｐは八ｇペースト冫夜滴、 ８は半導体（ＩＣ）チップ、 ９Ａ、９Ｂはチップの外部接続パッド、１０はボンディ
ング・ワイヤ、 １１は封止用樹脂 １２はラミネート層、 １３はコア層、 ５１はグイコレット、 ５２はスタンバ、 ５３ば先端部刊、 ５４ばペン状体 を示す。 ＝２３３ イ楚禾方法ｔｒｒｆ−オ呈Ｆ面図 第 図
断面図、 第２図は本発明の方法の他の実施例の工程断面図、 第３図はＩＣカードの一例の模式側断面図、第４図（ａ
）〜（Ｃ）は従来方法の工程断面図である。 図において、 １は多層配線基板、 ２はキャビティ、 ３はチップステージ、 ４Ａ、４Ｂは内部配線層、 ４ＰＡ 、４ＰＢ はボンディング・パ・ンド、５Ａ、
５Ｂはスルーホール、 ６八、６Ｂは外部接続電極、 ７はＡｇペースト、 ７ＳはＡｇペース１・層、 ７Ｐは八ｇペースト冫夜滴、 ８は半導体（ＩＣ）チップ、 ９Ａ、９Ｂはチップの外部接続パッド、１０はボンディ
ング・ワイヤ、 １１は封止用樹脂 １２はラミネート層、 １３はコア層、 ５１はグイコレット、 ５２はスタンバ、 ５３ば先端部刊、 ５４ばペン状体 を示す。 ＝２３３ イ楚禾方法ｔｒｒｆ−オ呈Ｆ面図 第 図
Claims (1)
- 【特許請求の範囲】 凹部内に半導体チップを搭載するに際し、 該凹部底面のチップ搭載面に、該半導体チップより大き
い面積を有する平坦な接着剤層を、押捺法若しくは塗布
法により形成する工程、 該接着剤層上に半導体チップをその裏面全域を介して圧
着する工程、 該接着材層を乾燥固化せしめる工程を有することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059107A JPH02238640A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059107A JPH02238640A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02238640A true JPH02238640A (ja) | 1990-09-20 |
Family
ID=13103761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1059107A Pending JPH02238640A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02238640A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04131946U (ja) * | 1991-05-28 | 1992-12-04 | 京セラ株式会社 | 半導体素子収納用パツケージ |
-
1989
- 1989-03-10 JP JP1059107A patent/JPH02238640A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04131946U (ja) * | 1991-05-28 | 1992-12-04 | 京セラ株式会社 | 半導体素子収納用パツケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3266815B2 (ja) | 半導体集積回路装置の製造方法 | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| JP2625654B2 (ja) | 半導体装置およびその製造方法 | |
| JP3018050B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02238640A (ja) | 半導体装置の製造方法 | |
| JP2561943B2 (ja) | ペースト塗布用ノズル及びペースト塗布方法 | |
| JP4189161B2 (ja) | リードフレーム及び半導体装置並びにそれらの製造方法 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| JPH02177553A (ja) | 集積回路装置およびその製造方法 | |
| JPH06132442A (ja) | 半導体装置およびその製造方法 | |
| JPH03257854A (ja) | 半導体装置 | |
| JPH0362542A (ja) | 半導体装置及びその製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| US20020062971A1 (en) | Ultra-thin-film package | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JP3706519B2 (ja) | 半導体装置の実装方法 | |
| JPS63114241A (ja) | 半導体装置 | |
| JPH09139404A (ja) | 半導体装置およびその製造方法 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JPS63255954A (ja) | 混成集積回路装置 | |
| JPH01309341A (ja) | 半導体装置の製造方法 | |
| JPH0316146A (ja) | 半導体装置 |