JPH02177553A - 集積回路装置およびその製造方法 - Google Patents

集積回路装置およびその製造方法

Info

Publication number
JPH02177553A
JPH02177553A JP63334404A JP33440488A JPH02177553A JP H02177553 A JPH02177553 A JP H02177553A JP 63334404 A JP63334404 A JP 63334404A JP 33440488 A JP33440488 A JP 33440488A JP H02177553 A JPH02177553 A JP H02177553A
Authority
JP
Japan
Prior art keywords
lead frame
module
integrated circuit
electrode terminals
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63334404A
Other languages
English (en)
Inventor
Hiroshi Kuroda
黒田　啓
Tatsuo Kikuchi
菊池　立郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63334404A priority Critical patent/JPH02177553A/ja
Publication of JPH02177553A publication Critical patent/JPH02177553A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は例えばＩＣカード等に用いられる集積回路装置
（以下、ＩＣモジュールと言う）およびその製造方法に
関するものである。
従来の技術 ポータプルな情報ファイルとしてのＩＣカードは、カー
ドの一部にメモリ・マイクロプロセッサ−を有するＩＣ
モジュールを埋めこんで、リーダーライターを介して情
報を読みだし、書き込み。
消去する演算機能を持っているが、ＩＣカードの厚みは
Ｉ８０規格（国際標準化機構）で最大０．８４ミリメー
トルと定められており、その厚みを大きく左右するもの
がＩＣモジュールである。また、リーダーライターの外
部端子と接触するＩＣモジュールの各電極端子の大きさ
、位置関係はＸＳＯ規格に定められており第３図の様に
なっている。
電極端子１の数は８個以下で各々の上記電極端子１の大
きさは縦ａ１６７ミリメードル以上、横ｂ２．０ミリメ
ートル以上、上記各電極端子１の縦間隔Ｃは０．８４ミ
リメートル以下、横間隔ｄは５．６２ミリメートル以下
、縦ピツチｅは２．５４ミリメートル、横ピッチｆは７
．６２ミリメートルと決められている。このＩＣモジュ
ールの構造は、従来ガラスエポキシ材を用いた両面基板
が多く用いられていたが基板の精度がわるいため、出来
上がシのＩＣモジュールの厚みもバラツキの大きいもの
であった。この問題を解決するために出願人は先にリー
ドフレームタイプのものを用いて厚み精度を向上させた
ものを提案した。その構造を第４図により説明する。帯
状あるいは板状の金属性素材から打ち抜色加工やフォト
エツチング加工により複数の電極端子１およびタブ部２
を有するリードフレーム３が形成され、上記リードフレ
ーム３の少なくとも上記電極端子１の一面４の最上層に
金めつきを施して外部端子（図示せず）の接触する上記
電極端子１とする。この上記リードフレーム３の他面６
の上記タブ部２のみに接着材７を例えばデイスペンサ一
方式あるいはスタンプ方式で供給し、集積回路（以下、
ＩＣと言う）６を上記接着材７で接着固定するが、この
時上記Ｉｃｅのチップサイズが大きくなると、上記電極
端子１との間にオーバーラツプ部８が生じ、上記Ｉｃｅ
の上記オーバーラツプ部８は浮いた状態となる。
次に例えば金、アルミ、銅等の導体線９を用いてワイヤ
ーボンディング法にて上記電極端子１の上記他面６と上
記ＩＣ６の入出力パッド（図示せず）とを接続する。
続いてエポキシ等の成形材料を用いたトランスファー成
形法で封止樹脂１０により上記Ｉｃｅ、上記導体線９．
および上記他面６を覆っている。
この構造で上記封止樹脂１０の上面は上記−面４とほぼ
平坦であり上記−面４は露出した構造となっている。
発明が解決しようとする課題 ところでＩＣモジュールを塩ビシートに埋めこんで１０
カードとして使用する場合、１０カードの厚みは前にも
述べたように０．８４ミリメートルが最大であり、埋め
込むＩＣモジュールの厚みも０．６ミリメ一ドル程度と
非常に薄いものである。
このＩＣカードは利用者がポケットあるいはバッグ内に
いれて携帯するものであるが、特にポケットに入れる場
合は外部から異常な力が加わることが少なくない。つま
り薄いＩＣモジュールに局所的に強い力が加わり内部の
上記ＩＣｊｅが破壊されＩＣカードとしての機能を失う
ことになる。
通常、ＩＣモジュールのように各種材料が積層された構
造の場合外圧に対する破壊強度を大きくするには各種材
料同志の接着力を大きくして一体とすることが重要であ
る。
ところが従来のＩＣモジュールの構造は第４図で説明し
たようにＩＣ６はタブ部２のみで接着材７にてリードフ
レーム３と接着されているだけである。つまり、電極端
子１の他面５と上記ＩＣ６のオーバーラツプ距離ｇは非
常に短く例えば６４Ｋ［ＰＲＯＭ入り１チツプマイコン
のようにチップサイズが大きくなると上記オーバーラツ
プ距離ｇは０．３ミリメートル程度しかなく、この領域
に上記接着材７を従来法であるデイスペンサー。
スタンプ方式で安定して上記リードフレーム３上に供給
することは極めて困難であり、量産性のないものであっ
た。ちなみにこの時の上記Ｉｃｅの裏面面積に対する上
記接着材７の接着面積比は約８０％でありさらに上記オ
ーバーラツプ部８はギャップが狭い（例えば２０〜４０
ミクロン）為樹脂封止工程で上記封止樹脂１ｏが充填さ
れず空洞が生じるか、あるいは充填されても上記封止樹
脂１ｏには離型剤が混合されているため上記リードフレ
ーム３の上記他面６との接着力は小さく、従って上記Ｉ
Ｃ６と上記他面６との接着力も非常に小さいものとなる
。
このように上記１（ｊ６の上記リードフレーム３に対す
る接着面積が小さい場合、あるいは接着力が小さければ
ＩＣモジュールとしての強度が小さく外圧に対して簡単
に上記ＩＣｓが破壊されＩ（ｊカードとしての機能を失
うことになる。
課題を解決するための手段 この問題点を解決する本発明の技術的手段は１０との間
で形成される複数の電極端子のオーバーラツプ部に接着
材を供給して、ＩＣの裏面およびＩＣの端面に広げリー
ドフレームとの接着面積を大きくしたものである。
作用 ＩＣとリードフレームとの接着面積を大きくすることに
より、接着力が大きくなることからＩＣモジュールの各
材料が一体化され、ＸＣモジュールとしての外力に対す
る破壊強度が向上し、ＩＣモジュールを埋めこんだ′Ｘ
Ｃカードとしての高信頼性が得られる。
実施例 以下、本発明の実施例について図面を参照しながら説明
する。第１図ａ、ｂは本発明の一実施例によるＸＣモジ
ュールの封止樹脂面からみた上面図および断面図である
。
複数の電極端子１１およびタブ部１２を有し、上記電極
端子１１の一面１３と他面１４の最上部の一部に金めつ
きを施したリードフレーム１６の上記電極端子１１およ
び上記タブ部１２とＩＣ１６が絶縁性ダイボンド接着材
１７で接着固定され、上記ＩＣ１６上の入出力パッド（
図示せず）と上記電極端子１１の上記他面１４を、例え
ば、金。
アルミニウム、銅等の導体線１８で接続し、上記リード
フレーム１６の上記−面１３を残して封止樹脂１９で覆
った構造のものである。
上記電極端子１１の上記他面１４と上記ＩＣ１６が接着
固定される上記絶縁性ダイボンド接着材１７の接着状態
は、上記ＩＣ１６の裏面のみではなくＩＣ端面２０の一
部に回り込ませ、さらに、上記電極端子１１および上記
タブ部１２のフレーム端面２１に上記絶縁性ダイボンド
接着材１７を回り込ませた方が接着面積が広がり、上記
リードフレーム１６に対する上記ＩＣ１ｓの接着力を増
大させることが可能となる。
第１図では、上記ＸＣ１６は上記リードフレーム１５の
ほぼ中央部に載置され、左右すべての上記電極端子１１
に上記絶縁性ダイボンド接着＃１７で接着固定している
が、上記ＩＣｌ３を平面的に回転させたり、左右に偏在
させ、接着固定されていない上記電極端子１１が存在し
てもかまわない。
また、上記リードフレーム１６の上記−面１３および上
記他面１４の一部の最上層に金めつきを施しているが、
上記他面１４にも全面めっきでもよく、また最上層はボ
ンディング接続および外部端子との接続が完全であれば
他の金属でもかまわない。
さらに、本発明の一実施例では、上記ＩＣ１６の入出力
パッドと上記電極端子１１の上記他面１４の接続方式は
、導体線１８を用いてワイヤボンディング方式としたが
、上記ワイヤボンディング方式に限定するものではない
。
以上述べた本発明の製造プロセスを堕２図の断面構造図
により説明する。
複数の電極端子１１およびタブ部１２を有し、上記電極
端子１１の一面１３と他面１４の一部の最上層に金めつ
きを施したリードフレーム１６の上記電極端子１１およ
び上記タブ部１２のＩＣ１ｅとオーバーラツプする領域
にスクリーン印刷法により絶縁性ダイボンド接着材１７
を印刷塗布するっ（第２図＆） ちなみに、用いたスクリーン版のメツシュは２００番で
、上記絶縁性ダイボンド接着材１７の粘度は、５ｏｏｏ
ｏｃｐｓで、厚みは約６０ミクロンであった。
また、上記電極端子１１上の印刷塗布した大きさは、上
記ＩＣ１ｓのＩＣ端面２０より０．３ミリ外側に、上記
電極端子１１およびタブ部１２のフレーム端面２１から
０．４ミリ内側とした。しかし、スクリーン印刷方式で
あれば、上記フレーム端面２１の外側にスクリーン版の
開口部がきても、上記リードフレーム１６の一面１３に
上記絶縁性ダイボンド接着材１７が回シ込むことはない
。
次に、上記絶縁性ダイボンド接着材１７の上にｌ０１１
５を載置し、所定の荷重で加圧した後、例えば、オーブ
ンにて熱硬化させ、上記ＩＣ１６を接着固定し次。（第
２図ｂ） 接着固定後の上記絶縁性ダイボンド接着材１７の厚みは
約３０ミクロンとなシ、上記ＩＣ端面加に高さ６０ミク
ロン程度付着することとなる。また、上記フレーム端面
２１にもわずかに上記絶縁性ダイボンド接着材１７が回
り込むことになるが、上記−面１３まで回り込むことは
ない。
続いて、上記Ｉ（ｊ１６の入出力パッドと上記電極端子
１１の上記他面１４をワイヤーボンディング方式にて、
例えば、金の導体線１８で接続した。
（第２図Ｃ） さらに、例えば、トランスフ１成形法により、上記電極
端子１１の上記−面１３を残して、上記ＩＣ１６，上記
導体線１８を封止樹脂１９にて被覆した。（第２図ｄ） この時、上記封止樹脂１９は上記電極端子１１間にも浸
入して上記−面１３とほぼ平坦に形成されることはいう
までもない。
以上、本発明の一実施例の製造方法に於いて、上記絶縁
性ダイボン、ド接着材１７の印刷法は、スクリーン印刷
法を用いたが、メタルマスクのマスク印刷法でも同様で
ある。
また、本実施例ではタブ部１２を有するリードフレーム
１６に関して説明したが、ＩＳＯ規格に定められた電極
端子の寸法を満足するタブ部のないリードフレームにつ
いても同様であることは言うまでもない。
発明の効果 本発明のＩＣモジュールは、ＩＣがリードフレームの複
数の電極端子に絶縁性接着材で接着固定されたものであ
るので、ＩＣモジュールの外的圧力に対する強度が向上
し、ＩＣカードとして利用者が携帯した場合の外的圧力
に対するＩＣカードの信頼性が確保される。
【図面の簡単な説明】
第１図ａ、ｂは本発明の一実施例にかかるＩＣモジュー
ルの封止樹脂面からみた上面図と断面図、第２図ａ、ｂ
、ｃ、ｄは本発明の一実施例にかかるＩＣモジュールの
製造フロー図、第３図はＩＣモジュールの電極端子寸法
の規格図、第４図は従来のＩＣモジュールの断面構造図
である。 １１・・・・・・電極端子、１２・・・・・・タブ部、
１３・山・・−面、１４・・・・・・他面、１６・・・
・・・リードフレーム、１６・・・・・・ＩＯ，１７・
・・・・・絶縁性ダイポンド接着材、１８・・・・・・
導体線、１９・・・・・・封止樹脂、２０・・・・・・
ＩＣ端面、２１・・・・・・フレーム端面。 １図 第２図

Claims (3)

    【特許請求の範囲】
  1. （１）複数の独立した電極端子を平面状に配置したリー
    ドフレームの、前記複数の電極の他面に絶縁性接着材に
    より集積回路を接着固定し、上記集積回路を上記リード
    フレームの他面側において封止樹脂で被覆したことを特
    徴とする集積回路装置。
  2. （２）リードフレームを構成する複数の独立した電極端
    子の他面の一部に所定の厚さの絶縁性接着材を供給する
    工程と、上記絶縁性接着材の上に集積回路を載置し、上
    記リードフレームに接着固定する工程と、上記集積回路
    を上記リードフレームの他面側において封止樹脂で被覆
    する工程を有することを特徴とする集積回路装置の製造
    方法。
  3. （３）絶縁性接着材の供給法が印刷法であることを特徴
    とする請求項２の集積回路装置の製造方法。
JP63334404A 1988-12-28 1988-12-28 集積回路装置およびその製造方法 Pending JPH02177553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63334404A JPH02177553A (ja) 1988-12-28 1988-12-28 集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63334404A JPH02177553A (ja) 1988-12-28 1988-12-28 集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH02177553A true JPH02177553A (ja) 1990-07-10

Family

ID=18276989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63334404A Pending JPH02177553A (ja) 1988-12-28 1988-12-28 集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH02177553A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0798780A3 (en) * 1996-03-27 2000-09-13 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US6265770B1 (en) * 1998-03-24 2001-07-24 Seiko Epson Corporation Mounting structure of semiconductor chip, liquid crystal device, and electronic equipment
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
JP2005101312A (ja) * 2003-09-25 2005-04-14 Renesas Technology Corp 半導体装置の製造方法
JP2010239162A (ja) * 2010-07-26 2010-10-21 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
US8581372B2 (en) 2010-08-31 2013-11-12 Kabushiki Kaisha Toshiba Semiconductor storage device and a method of manufacturing the semiconductor storage device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0798780A3 (en) * 1996-03-27 2000-09-13 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US6265770B1 (en) * 1998-03-24 2001-07-24 Seiko Epson Corporation Mounting structure of semiconductor chip, liquid crystal device, and electronic equipment
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
JP2005101312A (ja) * 2003-09-25 2005-04-14 Renesas Technology Corp 半導体装置の製造方法
JP2010239162A (ja) * 2010-07-26 2010-10-21 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
US8581372B2 (en) 2010-08-31 2013-11-12 Kabushiki Kaisha Toshiba Semiconductor storage device and a method of manufacturing the semiconductor storage device

Similar Documents

Publication Publication Date Title
US4754319A (en) IC card and method for manufacturing the same
US4795895A (en) Multi-layered electronic card carrying integrated circuit pellet and having two-pad layered structure for electrical connection thereto
US4889980A (en) Electronic memory card and method of manufacturing same
JPH03112688A (ja) Ｉｃカード
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JPS63188964A (ja) 集積回路パツケ−ジ
JP2000286299A (ja) 半導体装置の接続方法
JPH02177553A (ja) 集積回路装置およびその製造方法
JPH08282167A (ja) Ｉｃカード
JPH0216233B2 (ja)
JPH0216234B2 (ja)
JP3382487B2 (ja) 非接触ｉｃカードおよびその製造方法
JPS5984453A (ja) 薄型半導体装置
JP2000155822A (ja) 非接触型ｉｃカード
JP4212691B2 (ja) 非接触式ｉｃカードとその製造方法
JP3485736B2 (ja) 半導体装置とその製造方法
JPH1159036A (ja) 非接触ｉｃカード及びその製造方法
JPH0216235B2 (ja)
JP2000222549A (ja) 半導体集積回路チップの封止方法、半導体集積回路チップ装置及び半導体集積回路カード
JPH07321438A (ja) プリント基板回路
US20240039142A1 (en) Method for Manufacturing Chip Card Modules and Band of Flexible Material Supporting Such Modules
JPS6394894A (ja) 半導体装置
JPH0685111A (ja) テープキャリア型半導体装置及びその組立方法
JPH0276798A (ja) 集積回路装置の製造方法
JP4085790B2 (ja) Ｉｃカードの製造方法