JPH07321438A - プリント基板回路 - Google Patents
プリント基板回路Info
- Publication number
- JPH07321438A JPH07321438A JP7109014A JP10901495A JPH07321438A JP H07321438 A JPH07321438 A JP H07321438A JP 7109014 A JP7109014 A JP 7109014A JP 10901495 A JP10901495 A JP 10901495A JP H07321438 A JPH07321438 A JP H07321438A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- semiconductor chip
- wiring pattern
- wiring board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【目的】本発明は簡易に電子部品を実装することができ
るプリント基板回路を実現する。 【構成】導電性ペーストによつて突起電極２を形成し、
当該突起電極２を介して配線パターン４と電子部品８と
を接続するようにする。
るプリント基板回路を実現する。 【構成】導電性ペーストによつて突起電極２を形成し、
当該突起電極２を介して配線パターン４と電子部品８と
を接続するようにする。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 発明の概要 従来の技術（図５） 発明が解決しようとする問題点（図６） 問題点を解決するための手段（図１） 作用 実施例（図１〜図４） 発明の効果
【０００２】
【産業上の利用分野】本発明はプリント基板回路に関
し、例えば集積回路素子を実装するようになされた情報
カード等に適用して好適なものである。
し、例えば集積回路素子を実装するようになされた情報
カード等に適用して好適なものである。
【０００３】
【発明の概要】本発明は、プリント基板回路において、
電子基板上にスクリーン印刷でバンプを形成して電子部
品を実装することにより、簡易に電子部品を実装するこ
とができる。
電子基板上にスクリーン印刷でバンプを形成して電子部
品を実装することにより、簡易に電子部品を実装するこ
とができる。
【０００４】
【従来の技術】従来、この種のプリント基板回路におい
ては、カード状支持部材の内部に、中央処理ユニツト
（ＣＰＵ）及びメモリ回路等の集積回路素子を設け、外
部の端末機器との間で非接触で情報を送受信するように
なされたもの（以下情報カードと呼ぶ）が提案されてい
る（特願昭 63-6292号、特願昭 63-168839号）。
ては、カード状支持部材の内部に、中央処理ユニツト
（ＣＰＵ）及びメモリ回路等の集積回路素子を設け、外
部の端末機器との間で非接触で情報を送受信するように
なされたもの（以下情報カードと呼ぶ）が提案されてい
る（特願昭 63-6292号、特願昭 63-168839号）。
【０００５】すなわち図５において、１は全体として情
報カードを示し、基板２上に導電性の樹脂で、マイクロ
波帯用のダイポールアンテナ３及び配線パターン４を形
成する。続いて、シート状の電池５を搭載すると共に、
チツプオンボードの手法を用いて集積回路素子６を半導
体チツプのままで直接基板２に搭載した後、全体をシー
ト状の封止材料で封止する。
報カードを示し、基板２上に導電性の樹脂で、マイクロ
波帯用のダイポールアンテナ３及び配線パターン４を形
成する。続いて、シート状の電池５を搭載すると共に、
チツプオンボードの手法を用いて集積回路素子６を半導
体チツプのままで直接基板２に搭載した後、全体をシー
ト状の封止材料で封止する。
【０００６】集積回路素子６においては、メモリ回路、
中央処理ユニツト及びダイポールアンテナ３のインピー
ダンスを切り換える可変インピーダンス素子等が１チツ
プ化されて搭載され、外部から送信されたデータを当該
ダイポールアンテナ３を介して受信すると共に、送信す
るデータに応じて可変インピーダンス素子を駆動するよ
うになされている。
中央処理ユニツト及びダイポールアンテナ３のインピー
ダンスを切り換える可変インピーダンス素子等が１チツ
プ化されて搭載され、外部から送信されたデータを当該
ダイポールアンテナ３を介して受信すると共に、送信す
るデータに応じて可変インピーダンス素子を駆動するよ
うになされている。
【０００７】これにより、ダイポールアンテナ３のイン
ピーダンス変化を外部の端末機器で検出して、当該情報
カード１との間で情報を送受信し得るようになされてい
る。かくして、チツプオンボードの手法を用いて１チツ
プ化された集積回路素子６を搭載し、加えてマイクロ波
帯用のダイポールアンテナ３及びシート状の電池５を用
いることにより、当該情報カード全体を小型軽量化する
と共に薄型化して、所望の情報を非接触で送受信するよ
うになされている。
ピーダンス変化を外部の端末機器で検出して、当該情報
カード１との間で情報を送受信し得るようになされてい
る。かくして、チツプオンボードの手法を用いて１チツ
プ化された集積回路素子６を搭載し、加えてマイクロ波
帯用のダイポールアンテナ３及びシート状の電池５を用
いることにより、当該情報カード全体を小型軽量化する
と共に薄型化して、所望の情報を非接触で送受信するよ
うになされている。
【０００８】従つて、従来のクレジツトカード、キヤツ
シユカード等の代わりに用いて、一段と使い勝手を向上
することができるだけでなく、非接触で情報を送受信す
ることができることから、例えばセキユリテイシステム
における個人の識別カード等、広い範囲で有効に使用す
ることができるようになされている。
シユカード等の代わりに用いて、一段と使い勝手を向上
することができるだけでなく、非接触で情報を送受信す
ることができることから、例えばセキユリテイシステム
における個人の識別カード等、広い範囲で有効に使用す
ることができるようになされている。
【０００９】
【発明が解決しようとする問題点】ところが、従来のチ
ツプオンボードの手法においては、情報カードに適用し
て未だ不十分な問題がある。すなわち図６に示すよう
に、チツプオンボードの１つの手法でなるワイヤボンデ
イング法においては、半田等を用いて基板２上に半導体
チツプ８を固定した後、アルミニウム又は金の細線１０
で配線パターン４及び半導体チツプ８の電極９間を配線
する。
ツプオンボードの手法においては、情報カードに適用し
て未だ不十分な問題がある。すなわち図６に示すよう
に、チツプオンボードの１つの手法でなるワイヤボンデ
イング法においては、半田等を用いて基板２上に半導体
チツプ８を固定した後、アルミニウム又は金の細線１０
で配線パターン４及び半導体チツプ８の電極９間を配線
する。
【００１０】従つて、細線１０に加わる応力を低減して
信頼性の高い情報カードを得るためには、その分情報カ
ードの厚さが厚くなることを避け得ず、実用上ＩＳＯ
（international standardization organization）のカ
ード規格（すなわち54〔mm〕×86.6〔mm〕×0.76〔mm〕
でなる）の厚さを満足することが困難になる。
信頼性の高い情報カードを得るためには、その分情報カ
ードの厚さが厚くなることを避け得ず、実用上ＩＳＯ
（international standardization organization）のカ
ード規格（すなわち54〔mm〕×86.6〔mm〕×0.76〔mm〕
でなる）の厚さを満足することが困難になる。
【００１１】これに対して図７に示すように、チツプオ
ンボードの他の手法でなるバンプ法においては、予め半
導体チツプ８の電極９上に金又は半田の突起電極（すな
わちバンプでなる）１１を形成し、当該バンプ１１が配
線パターン４と導通するように、半導体チツプ８を基板
２に熱圧着させる。従つてバンプ法によれば、細線１０
（図６）に加わる応力を配慮する必要がないので、ＩＳ
Ｏ規格を満足する厚さの薄い情報カードが得られる。
ンボードの他の手法でなるバンプ法においては、予め半
導体チツプ８の電極９上に金又は半田の突起電極（すな
わちバンプでなる）１１を形成し、当該バンプ１１が配
線パターン４と導通するように、半導体チツプ８を基板
２に熱圧着させる。従つてバンプ法によれば、細線１０
（図６）に加わる応力を配慮する必要がないので、ＩＳ
Ｏ規格を満足する厚さの薄い情報カードが得られる。
【００１２】ところがバンプ法においては、バンプ１１
を形成するために、通常の半導体製造工程に加えて、パ
ツド９上に多層の金属膜を形成するための蒸着工程及び
ホトリソグラフ工程、当該金属膜上にバンプ１１を形成
するためのメツキ工程、さらには前処理工程で形成され
た金属膜のうち不要部分を除去するためのエツチング工
程が必要になり、生産工程が複雑化し、簡易に半導体チ
ツプ８を搭載することが困難になる。
を形成するために、通常の半導体製造工程に加えて、パ
ツド９上に多層の金属膜を形成するための蒸着工程及び
ホトリソグラフ工程、当該金属膜上にバンプ１１を形成
するためのメツキ工程、さらには前処理工程で形成され
た金属膜のうち不要部分を除去するためのエツチング工
程が必要になり、生産工程が複雑化し、簡易に半導体チ
ツプ８を搭載することが困難になる。
【００１３】この問題を解決する１つの方法として、配
線パターン４を形成した後、メツキ処理を施して、配線
パターン４側にバンプを形成する方法がある。ところが
この手法においては、バンプを形成するために、余分に
メツキ工程が必要になり、その分配線基板作成の工程が
煩雑になる。
線パターン４を形成した後、メツキ処理を施して、配線
パターン４側にバンプを形成する方法がある。ところが
この手法においては、バンプを形成するために、余分に
メツキ工程が必要になり、その分配線基板作成の工程が
煩雑になる。
【００１４】本発明は以上の点を考慮してなされたもの
で、簡易に半導体チツプ等の電子部品を実装することが
できるプリント基板回路を提案しようとするものであ
る。
で、簡易に半導体チツプ等の電子部品を実装することが
できるプリント基板回路を提案しようとするものであ
る。
【００１５】
【問題点を解決するための手段】かかる問題点を解決す
るため本発明においては、導電性ペーストでなる突起電
極２を介して配線パターン４と電子部品８とを接続する
ようにする。
るため本発明においては、導電性ペーストでなる突起電
極２を介して配線パターン４と電子部品８とを接続する
ようにする。
【００１６】
【作用】導電性ペーストによつて突起電極２を形成した
ことにより、簡易に突起電極２を形成し得、電子部品８
の実装を簡易化できる。
ことにより、簡易に突起電極２を形成し得、電子部品８
の実装を簡易化できる。
【００１７】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１８】図５との対応部分に同一符号を付して示す
図２において、２０は情報カードの配線基板を示し、ガ
ラスエポキシ銅張積層板をエツチングすることより、ガ
ラスエポキシ基板２１上にダイポールアンテナ３、配線
パターン４及び電池接続用の電極２２が形成される。続
いて図３に示すように、当該配線基板２０においては、
スクリーン印刷の手法を用いて銅粒子を含んでなる導電
性ペーストが印刷された後、熱硬化され、これにより、
配線パターン４上に、厚さ15〔μｍ〕程度のバンプ２５
が形成される。
図２において、２０は情報カードの配線基板を示し、ガ
ラスエポキシ銅張積層板をエツチングすることより、ガ
ラスエポキシ基板２１上にダイポールアンテナ３、配線
パターン４及び電池接続用の電極２２が形成される。続
いて図３に示すように、当該配線基板２０においては、
スクリーン印刷の手法を用いて銅粒子を含んでなる導電
性ペーストが印刷された後、熱硬化され、これにより、
配線パターン４上に、厚さ15〔μｍ〕程度のバンプ２５
が形成される。
【００１９】実際上、スクリーン印刷の手法を用いて、
バンプ２５を形成すれば、メツキ工程でバンプを形成す
る場合に比して簡易にバンプ２５を形成することができ
る。ちなみにスクリーン印刷においては、膜厚を高い精
度で制御し得ることから、当該配線基板２０上に、実用
上十分な範囲で均一な厚さのバンプ２５を形成すること
ができる。
バンプ２５を形成すれば、メツキ工程でバンプを形成す
る場合に比して簡易にバンプ２５を形成することができ
る。ちなみにスクリーン印刷においては、膜厚を高い精
度で制御し得ることから、当該配線基板２０上に、実用
上十分な範囲で均一な厚さのバンプ２５を形成すること
ができる。
【００２０】さらにスクリーン印刷においては、 100
〔μｍ〕× 100〔μｍ〕程度の微細な配線パターンでも
確実に形成し得ることから、当該バンプ２５を介して半
導体チツプの電極及び配線パターン４を接続するにつ
き、半導体チツプの電極に比して実用上十分な小型形状
のバンプ２５を形成することができる。なお、導電性ペ
ーストにおいては、表面積の大きな例えば針状の銅粒子
を用いた場合に、バンプ２５の厚さを高い精度で制御す
ることができた。
〔μｍ〕× 100〔μｍ〕程度の微細な配線パターンでも
確実に形成し得ることから、当該バンプ２５を介して半
導体チツプの電極及び配線パターン４を接続するにつ
き、半導体チツプの電極に比して実用上十分な小型形状
のバンプ２５を形成することができる。なお、導電性ペ
ーストにおいては、表面積の大きな例えば針状の銅粒子
を用いた場合に、バンプ２５の厚さを高い精度で制御す
ることができた。
【００２１】続いて配線基板２０においては、バンプ２
５に導電性の熱硬化性接着剤（例えばホツトメルトでな
る）２６が重ね塗りされる。続いて図１に示すように、
電極９がバンプ２５に直接接触するように、半導体チツ
プ８が配線基板２０に押圧される。
５に導電性の熱硬化性接着剤（例えばホツトメルトでな
る）２６が重ね塗りされる。続いて図１に示すように、
電極９がバンプ２５に直接接触するように、半導体チツ
プ８が配線基板２０に押圧される。
【００２２】さらにこの状態で、配線基板２０が加熱処
理され、熱硬化性接着剤２６が熱硬化される。このよう
に電極９がバンプ２５に直接接触するように、半導体チ
ツプ８を配線基板２０に押圧すれば、半導体チツプ８に
比してバンプ２５が小型形状でなることから、少ない押
圧力で電極９及びバンプ２５間を接続することができ
る。
理され、熱硬化性接着剤２６が熱硬化される。このよう
に電極９がバンプ２５に直接接触するように、半導体チ
ツプ８を配線基板２０に押圧すれば、半導体チツプ８に
比してバンプ２５が小型形状でなることから、少ない押
圧力で電極９及びバンプ２５間を接続することができ
る。
【００２３】さらにこのとき、厚さが均一なバンプ２５
が得られることから、配線基板２０上に形成された各バ
ンプ２５と半導体チツプ８の各電極９とを少ない押圧力
で確実に接触し得、かくして半導体チツプ８を当該配線
基板２０上に確実に実装することができる。
が得られることから、配線基板２０上に形成された各バ
ンプ２５と半導体チツプ８の各電極９とを少ない押圧力
で確実に接触し得、かくして半導体チツプ８を当該配線
基板２０上に確実に実装することができる。
【００２４】さらに電極９がバンプ２５に直接接触する
ように半導体チツプ８を配線基板２０に押圧すれば、電
極９及びバンプ２５間に介在する熱硬化性接着剤２６
が、バンプ２５の表面に形成された微細な凹部に押し込
められると共に、余分な熱硬化性接着剤２６がバンプ２
５の周囲に押し出される。
ように半導体チツプ８を配線基板２０に押圧すれば、電
極９及びバンプ２５間に介在する熱硬化性接着剤２６
が、バンプ２５の表面に形成された微細な凹部に押し込
められると共に、余分な熱硬化性接着剤２６がバンプ２
５の周囲に押し出される。
【００２５】従つて、この状態で配線基板２０を加熱処
理することにより、バンプ２５の凹部に押し込められた
熱硬化性接着剤２６と、バンプ２５の周囲に押し出され
た熱硬化性接着剤２６とで、半導体チツプ８を保持する
ことができ、少ない樹脂量で半導体チツプ８を確実に固
定することができる。
理することにより、バンプ２５の凹部に押し込められた
熱硬化性接着剤２６と、バンプ２５の周囲に押し出され
た熱硬化性接着剤２６とで、半導体チツプ８を保持する
ことができ、少ない樹脂量で半導体チツプ８を確実に固
定することができる。
【００２６】ちなみに、熱硬化性接着剤２６の体積抵抗
率は、このようにバンプ２５の周囲に押し出された熱硬
化性接着剤２６が、隣接するバンプ２５の周囲に押し出
された熱硬化性接着剤２６と接触しても、当該バンプ２
５間で実用上十分な抵抗値が得られるような比較的大き
な値で、かつバンプ２５の凹部に押し込められた熱硬化
性接着剤２６が、バンプ２５及び電極９間の電気伝導に
寄与し得るような値に選定されている。
率は、このようにバンプ２５の周囲に押し出された熱硬
化性接着剤２６が、隣接するバンプ２５の周囲に押し出
された熱硬化性接着剤２６と接触しても、当該バンプ２
５間で実用上十分な抵抗値が得られるような比較的大き
な値で、かつバンプ２５の凹部に押し込められた熱硬化
性接着剤２６が、バンプ２５及び電極９間の電気伝導に
寄与し得るような値に選定されている。
【００２７】かくして、スクリーン印刷の手法を用いて
バンプ２５を形成することにより、従来に比して格段的
に簡易にバンプ２５を形成し得、半導体チツプ８を簡易
かつ確実に実装することができる。さらにこのとき、半
導体チツプ８においては、集積回路のパツケージに収納
されるような通常の半導体チツプ８を用いることがで
き、その分従来のバンプ法に比して当該情報カードの適
用範囲を拡大することができる。
バンプ２５を形成することにより、従来に比して格段的
に簡易にバンプ２５を形成し得、半導体チツプ８を簡易
かつ確実に実装することができる。さらにこのとき、半
導体チツプ８においては、集積回路のパツケージに収納
されるような通常の半導体チツプ８を用いることがで
き、その分従来のバンプ法に比して当該情報カードの適
用範囲を拡大することができる。
【００２８】ちなみに、配線基板２０においては、半導
体チツプ８の端面が配線パターン４に直接接触しないよ
うに、バンプ２５を囲んで絶縁層３０が形成されるよう
になされている。かくして、当該半導体チツプ８をバツ
フア材で保護すると共に電池を搭載した後、当該配線基
板２０の配線パターン４側を、ポリアミドのシート材で
被覆することにより、ＩＳＯ規格を満足する薄型の情報
カードを得ることができる。
体チツプ８の端面が配線パターン４に直接接触しないよ
うに、バンプ２５を囲んで絶縁層３０が形成されるよう
になされている。かくして、当該半導体チツプ８をバツ
フア材で保護すると共に電池を搭載した後、当該配線基
板２０の配線パターン４側を、ポリアミドのシート材で
被覆することにより、ＩＳＯ規格を満足する薄型の情報
カードを得ることができる。
【００２９】かくしてこの実施例において、半導体チツ
プ８は、バンプ２５を介して配線パターンと接続される
電子部品を構成する。以上の構成において、スクリーン
印刷で配線パターン４上に形成されたバンプ２５が、半
導体チツプ８の電極９と接触した状態で、熱硬化性接着
剤２６で半導体チツプ８が固定され、これにより配線基
板２０上に半導体チツプ８が実装される。
プ８は、バンプ２５を介して配線パターンと接続される
電子部品を構成する。以上の構成において、スクリーン
印刷で配線パターン４上に形成されたバンプ２５が、半
導体チツプ８の電極９と接触した状態で、熱硬化性接着
剤２６で半導体チツプ８が固定され、これにより配線基
板２０上に半導体チツプ８が実装される。
【００３０】以上の構成によれば、スクリーン印刷で配
線パターン４上にバンプ２５を形成することにより、従
来に比して簡易にバンプ２５を形成することができ、か
くして半導体チツプ８を簡易に実装することができる。
線パターン４上にバンプ２５を形成することにより、従
来に比して簡易にバンプ２５を形成することができ、か
くして半導体チツプ８を簡易に実装することができる。
【００３１】なお上述の実施例においては、ガラスエポ
キシ銅張積層板をエツチングすることにより、配線基板
を形成する場合について述べたが、本発明はガラスエポ
キシ銅張積層板に限らず、例えば紙フエノール銅張積層
板を用いる場合、ポリステル又はポリイミドのシート材
を基材にしたフレキシブルプリント基板を用いる場合等
広く適用することができる。
キシ銅張積層板をエツチングすることにより、配線基板
を形成する場合について述べたが、本発明はガラスエポ
キシ銅張積層板に限らず、例えば紙フエノール銅張積層
板を用いる場合、ポリステル又はポリイミドのシート材
を基材にしたフレキシブルプリント基板を用いる場合等
広く適用することができる。
【００３２】さらに上述の実施例においては、エツチン
グの手法により配線パターン等を形成する場合について
述べたが、本発明はエツチングの手法に限らず、例えば
銀ペースト等の熱硬化性の導電性ペーストを印刷、熱硬
化して配線パターン等を形成する場合、さらには熱硬化
に代えて紫外線硬化して配線パターン等を形成する場合
等広く適用することができる。この場合においてはスク
リーン印刷の手法を用いて配線パターンが形成されるこ
とから、当該配線パターンの作成工程を同一種類の作成
工程でバンプ２５を形成し得、さらに一段と簡易な工程
で半導体チツプ２５を実装することができる。
グの手法により配線パターン等を形成する場合について
述べたが、本発明はエツチングの手法に限らず、例えば
銀ペースト等の熱硬化性の導電性ペーストを印刷、熱硬
化して配線パターン等を形成する場合、さらには熱硬化
に代えて紫外線硬化して配線パターン等を形成する場合
等広く適用することができる。この場合においてはスク
リーン印刷の手法を用いて配線パターンが形成されるこ
とから、当該配線パターンの作成工程を同一種類の作成
工程でバンプ２５を形成し得、さらに一段と簡易な工程
で半導体チツプ２５を実装することができる。
【００３３】さらに上述の実施例においては、銅粒子を
含んでなる導電性ペーストを用いてバンプ２５を形成す
る場合について述べたが、本発明は銅粒子を含んでなる
導電性ペーストに限らず、例えば銀粒子を含んでなる導
電性ペーストでバンプ２５を形成するようにしてもよ
い。
含んでなる導電性ペーストを用いてバンプ２５を形成す
る場合について述べたが、本発明は銅粒子を含んでなる
導電性ペーストに限らず、例えば銀粒子を含んでなる導
電性ペーストでバンプ２５を形成するようにしてもよ
い。
【００３４】さらに上述の実施例においては、導電性ペ
ーストを熱硬化してバンプ２５を形成する場合について
述べたが、本発明は熱硬化に限らず、例えば紫外線硬化
の導電性ペーストを用いてバンプ２５を形成するように
してもよい。
ーストを熱硬化してバンプ２５を形成する場合について
述べたが、本発明は熱硬化に限らず、例えば紫外線硬化
の導電性ペーストを用いてバンプ２５を形成するように
してもよい。
【００３５】さらに上述の実施例においては、厚さ15
〔μｍ〕のバンプを形成する場合について述べたが、バ
ンプの厚さはこれに限らず、必要に応じて種々の厚さを
選定することができる。
〔μｍ〕のバンプを形成する場合について述べたが、バ
ンプの厚さはこれに限らず、必要に応じて種々の厚さを
選定することができる。
【００３６】さらに上述の実施例においては、導電性の
熱硬化性接着剤をバンプ２５に重ねて印刷する場合につ
いて述べたが、本発明はこれに限らず、シート状の熱硬
化性接着剤を、電極９及びバンプ２５の間に挟んだ状態
で、半導体チツプ８を押圧して熱硬化させるようにして
もよい。
熱硬化性接着剤をバンプ２５に重ねて印刷する場合につ
いて述べたが、本発明はこれに限らず、シート状の熱硬
化性接着剤を、電極９及びバンプ２５の間に挟んだ状態
で、半導体チツプ８を押圧して熱硬化させるようにして
もよい。
【００３７】さらに上述の実施例においては、熱硬化性
接着剤を用いて半導体チツプ８を固定する場合について
述べたが、本発明はこれに限らず、例えば紫外線硬化型
の接着剤、有機溶剤系の接着剤等を用いて半導体チツプ
８を固定するようにしてもよい。
接着剤を用いて半導体チツプ８を固定する場合について
述べたが、本発明はこれに限らず、例えば紫外線硬化型
の接着剤、有機溶剤系の接着剤等を用いて半導体チツプ
８を固定するようにしてもよい。
【００３８】さらに上述の実施例においては、本発明を
情報カードに適用して半導体チツプを実装する場合につ
いて述べたが、本発明は情報カードに限らず、例えば配
線基板に液晶素子でなる電子部品を実装する場合、さら
には配線基板相互を接続する場合等電子部品の実装に広
く適用することができる。
情報カードに適用して半導体チツプを実装する場合につ
いて述べたが、本発明は情報カードに限らず、例えば配
線基板に液晶素子でなる電子部品を実装する場合、さら
には配線基板相互を接続する場合等電子部品の実装に広
く適用することができる。
【００３９】この場合図４に示すように、比較的接続部
分の大きな配線パターン４０が形成されてなる配線基板
４１に、配線基板４２を実装する場合においては、配線
パターン４０上に複数のバンプ２５を形成するようにし
てもよい。
分の大きな配線パターン４０が形成されてなる配線基板
４１に、配線基板４２を実装する場合においては、配線
パターン４０上に複数のバンプ２５を形成するようにし
てもよい。
【００４０】このような状態で、シート状の熱硬化性接
着剤４３を間に挟んで、配線基板４１及び４２を接続す
るようにすれば、バンプ２５が小型形状でなることか
ら、究めて少ない押圧力で配線基板４１及び４２を接触
させると共に、配線基板４１及び４２において熱硬化性
接着剤４３を間に挟む部分を大きくすることができる。
従つて少ない押圧力で配線基板４１及び４２を強固に接
続することができる。
着剤４３を間に挟んで、配線基板４１及び４２を接続す
るようにすれば、バンプ２５が小型形状でなることか
ら、究めて少ない押圧力で配線基板４１及び４２を接触
させると共に、配線基板４１及び４２において熱硬化性
接着剤４３を間に挟む部分を大きくすることができる。
従つて少ない押圧力で配線基板４１及び４２を強固に接
続することができる。
【００４１】
【発明の効果】以上のように本発明によれば、突起電極
を導電性ペーストとすることにより、簡易に突起電極を
形成することができる。また当該突起電極を介して電子
部品を実装する場合にも簡易に実装することができる。
を導電性ペーストとすることにより、簡易に突起電極を
形成することができる。また当該突起電極を介して電子
部品を実装する場合にも簡易に実装することができる。
【図１】図１は本発明の一実施例による半導体チツプの
実装を示す断面図である。
実装を示す断面図である。
【図２】図２はその配線基板を示す斜視図である。
【図３】図３はバンプの形成の説明に供する断面図であ
る。
る。
【図４】図４は他の実施例を示す斜視図である。
【図５】情報カードを示す斜視図である。
【図６】図６はワイヤボンデイング法による半導体チツ
プの実装を示す断面図である。
プの実装を示す断面図である。
【図７】図７はバンプ法による半導体チツプの実装を示
す断面図である。
す断面図である。
１……情報カード、２、２０、４１、４２……配線基
板、４、４０……配線パターン、８……半導体チツプ、
９……電極、１１、２５……バンプ、２６、４３……熱
硬化性接着剤。
板、４、４０……配線パターン、８……半導体チツプ、
９……電極、１１、２５……バンプ、２６、４３……熱
硬化性接着剤。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/24 Ｚ 7511−4Ｅ
Claims (4)
- 【請求項１】導電性ペーストでなる突起電極を介して接
続された配線パターン及び電子部品を具えることを特徴
とするプリント基板回路。 - 【請求項２】基板表面に形成された配線パターン上に導
電性ペーストでなる突起電極を形成した配線基板と、 上記突起電極を介して上記配線パターンに接続されるよ
うになされた電子部品とを具えることを特徴とするプリ
ント基板回路。 - 【請求項３】上記突起電極はスクリーン印刷によつて形
成されていることを特徴とする請求項１又は請求項２に
記載のプリント基板回路。 - 【請求項４】上記突起電極の周囲に上記電子部品と上記
配線パターンとの接触を防止する絶縁層を有することを
特徴とする請求項２又は請求項３に記載のプリント基板
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7109014A JP2785846B2 (ja) | 1995-04-10 | 1995-04-10 | プリント基板回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7109014A JP2785846B2 (ja) | 1995-04-10 | 1995-04-10 | プリント基板回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321438A true JPH07321438A (ja) | 1995-12-08 |
| JP2785846B2 JP2785846B2 (ja) | 1998-08-13 |
Family
ID=14499393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7109014A Expired - Lifetime JP2785846B2 (ja) | 1995-04-10 | 1995-04-10 | プリント基板回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785846B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2753305A1 (fr) * | 1996-09-12 | 1998-03-13 | Schlumberger Ind Sa | Procede de fabrication d'un ensemble de modules electroniques pour cartes a memoire sans contact |
| EP0970438B1 (fr) * | 1997-03-27 | 2002-10-09 | Gemplus | Procede de fabrication de carte a puce ou dispositif electronique analogue |
| US7149091B2 (en) | 2003-04-25 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Electronic circuit device |
| CN100336206C (zh) * | 2002-04-26 | 2007-09-05 | 松下电器产业株式会社 | 电子电路装置 |
| JP2013225646A (ja) * | 2012-03-22 | 2013-10-31 | Toyoda Gosei Co Ltd | 固体装置及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51139775A (en) * | 1975-05-28 | 1976-12-02 | Seiko Epson Corp | Method of forming projection electrode |
| JPS5750589A (en) * | 1980-09-09 | 1982-03-25 | Ebara Infilco Co Ltd | Desalting method for salt-containing water of high temperature |
| JPS594196A (ja) * | 1982-06-30 | 1984-01-10 | 富士通株式会社 | 半導体部品実装用半田バンプの形成方法 |
| JPS63119288A (ja) * | 1986-11-06 | 1988-05-23 | 株式会社村田製作所 | 回路基板 |
-
1995
- 1995-04-10 JP JP7109014A patent/JP2785846B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51139775A (en) * | 1975-05-28 | 1976-12-02 | Seiko Epson Corp | Method of forming projection electrode |
| JPS5750589A (en) * | 1980-09-09 | 1982-03-25 | Ebara Infilco Co Ltd | Desalting method for salt-containing water of high temperature |
| JPS594196A (ja) * | 1982-06-30 | 1984-01-10 | 富士通株式会社 | 半導体部品実装用半田バンプの形成方法 |
| JPS63119288A (ja) * | 1986-11-06 | 1988-05-23 | 株式会社村田製作所 | 回路基板 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2753305A1 (fr) * | 1996-09-12 | 1998-03-13 | Schlumberger Ind Sa | Procede de fabrication d'un ensemble de modules electroniques pour cartes a memoire sans contact |
| WO1998011507A1 (fr) * | 1996-09-12 | 1998-03-19 | Schlumberger Systemes | Procede de fabrication d'un ensemble de modules electroniques pour cartes a memoire sans contact |
| EP0970438B1 (fr) * | 1997-03-27 | 2002-10-09 | Gemplus | Procede de fabrication de carte a puce ou dispositif electronique analogue |
| CN100336206C (zh) * | 2002-04-26 | 2007-09-05 | 松下电器产业株式会社 | 电子电路装置 |
| US7268417B2 (en) | 2002-04-26 | 2007-09-11 | Matsushita Electric Industrial Co., Ltd. | Card-type circuit device |
| US7149091B2 (en) | 2003-04-25 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Electronic circuit device |
| JP2013225646A (ja) * | 2012-03-22 | 2013-10-31 | Toyoda Gosei Co Ltd | 固体装置及びその製造方法 |
| US9966332B2 (en) | 2012-03-22 | 2018-05-08 | Toyoda Gosei Co., Ltd. | Solid-state device including a conductive bump connected to a metal pattern and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2785846B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6780668B1 (en) | Package of semiconductor device and method of manufacture thereof | |
| TW473950B (en) | Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine | |
| US7109575B2 (en) | Low-cost flexible film package module and method of manufacturing the same | |
| JP3559322B2 (ja) | 薄型複合ｉｃカードの製造方法 | |
| JP3529657B2 (ja) | 熱可塑性樹脂基板に半導体素子を取付ける方法、非接触ｉｃカードの製造方法及び半導体素子を取付けた熱可塑性樹脂基板 | |
| JP2785846B2 (ja) | プリント基板回路 | |
| JPH1013003A (ja) | 半導体装置 | |
| US20040164429A1 (en) | Chip carrier film, method of manufacturing the chip carrier film and liquid crystal display using the chip carrier film | |
| JP3891743B2 (ja) | 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品 | |
| US20070159341A1 (en) | Packaging structure for radio frequency identification devices | |
| KR100807352B1 (ko) | 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법 | |
| JP2811713B2 (ja) | 情報カード | |
| JP4209574B2 (ja) | 半導体部品実装済部品の製造方法 | |
| JPH11259615A (ja) | Ｉｃカード | |
| JPH11134458A (ja) | Ｉｃカード | |
| JPH1159036A (ja) | 非接触ｉｃカード及びその製造方法 | |
| JP3965778B2 (ja) | インレットおよびｉｃカード | |
| JPH10289929A (ja) | 表面実装部品の実装方法 | |
| JP2006019606A (ja) | 電子部品の製造方法および電子部品ならびにｉｃカード | |
| JPH08167676A (ja) | 半導体装置 | |
| JPH11238956A (ja) | 電子部品の実装構造、並びに、電磁波読み取り可能なｉｃシート | |
| JP2000163549A (ja) | 非接触式ｉｃカードとその製造方法 | |
| JP4085790B2 (ja) | Ｉｃカードの製造方法 | |
| JPH02257648A (ja) | 配線基板 | |
| JP3764213B2 (ja) | Ｉｃカード及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090529 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090529 Year of fee payment: 11 |