JPH04131946U - 半導体素子収納用パツケージ - Google Patents

半導体素子収納用パツケージ

Info

Publication number
JPH04131946U
JPH04131946U JP3842191U JP3842191U JPH04131946U JP H04131946 U JPH04131946 U JP H04131946U JP 3842191 U JP3842191 U JP 3842191U JP 3842191 U JP3842191 U JP 3842191U JP H04131946 U JPH04131946 U JP H04131946U
Authority
JP
Japan
Prior art keywords
semiconductor element
recess
metal layer
insulating base
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3842191U
Other languages
English (en)
Other versions
JP2548964Y2 (ja
Inventor
義道 桑田
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP1991038421U priority Critical patent/JP2548964Y2/ja
Publication of JPH04131946U publication Critical patent/JPH04131946U/ja
Application granted granted Critical
Publication of JP2548964Y2 publication Critical patent/JP2548964Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】パッケージの絶縁基体に設けた凹部内に半導体
素子を安定、且つ強固に取着固定することができる半導
体素子収納用パッケージを提供することにある。 【構成】パッケージの容器を構成する絶縁基体1に設け
た凹部1a底面に銀から成る金属層4を、該凹部1a底
面の面積が80mm 2以上であるとき厚さを25μm 以上とし
て層着させた。半導体素子3を金属層4上に接着材5を
加熱溶融させることによって取着する際、半導体素子3
と絶縁基体1の凹部1a底面との間に発生する熱応力は
金属層4を変形させることによって吸収され、その結
果、半導体素子3に熱応力に起因したクラックや割れ等
が発生したり、半導体素子3が絶縁基体1の凹部1a底
面より剥離したりするのが皆無となり、半導体素子3を
絶縁基体1の凹部1a底面に安定、且つ強固に取着する
ことができる。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は半導体素子を収容するための半導体素子収納用パッケージの改良に関 するものである。
【0002】
【従来の技術】
従来、半導体素子、特にLSI等の半導体集積回路素子を収容するための半導 体素子収納用パッケージは図2 に示すように、アルミナセラミックス等の電気絶 縁材料から成り、中央部に半導体素子を収容する空所を形成するための凹部を有 し、上面に封止用の低融点ガラス層12が被着された絶縁基体11と、同じくアルミ ナセラミックス等の電気絶縁材料から成り、中央部に半導体素子を収容する空所 を形成するための凹部を有し、下面に封止用の低融点ガラス層14が被着された蓋 体13と、内部に収容する半導体素子15を外部の電気回路に電気的に接続するため の外部リード端子16とから構成されており、絶縁基体11の上面に外部リード端子 16を載置させるとともに予め被着させておいた封止用の低融点ガラス層12を溶融 させることによって外部リード端子16を絶縁基体11に仮止めし、次に前記絶縁基 体11の凹部底面に予め被着させておいた金属層17に接着材18を介して半導体素子 15を取着するとともに該半導体素子15の各電極をボンディングワイヤ19を介して 外部リード端子16に接続し、しかる後、絶縁基体11と蓋体13とをその相対向する 各々の主面に被着させておいた封止用の低融点ガラス層12、14を溶融一体化させ 、絶縁基体11と蓋体13とから成る容器を気密に封止することによって製品として の半導体装置となる。
【0003】 尚、前記絶縁基体11の凹部底面に被着させた金属層17は平均粒径1.5 乃至2.0 μm の銀粉末に適当な有機溶剤、溶媒を添加混合して成る導電ペーストを絶縁基 体11の凹部底面に滴下し、約10〜15μm の均一厚みに拡散させた後、約900 ℃の 温度で焼成することによって絶縁基体11の凹部底面に被着される。
【0004】 また前記半導体素子15を金属層17上に取着する接着材18は金たは金 シリコン 共晶半田等の薄板から成り、該接着材18を絶縁基体11に設けた凹部底面の金属層 17と半導体素子15との間に介在させ、しかる後、これを加熱溶融させることよっ て半導体素子15を絶縁基体11の凹部底面に取着する。
【0005】
【考案が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージにおいては、絶縁基体 11が通常、アルミナセラミックスから成り、その熱膨張係数が65〜75×10-6/ ℃ であり、半導体素子15を構成するシリコンの熱膨張係数(42 ×10-6 /℃) と大き く相違すること、絶縁基体11の凹部底面に被着された金属層17の厚みが約10〜15 μm と薄いこと及び近時の半導体素子15の形状が高密度化、高集積化に伴って6. 0 mm×8.0mm から6.8mm ×13.2mm程度の大きなものになってきていること等から 以下に述べる欠点を有する。
【0006】 即ち、半導体素子15を絶縁基体11の凹部底面に被着させた金属層17に接着材18 を加熱溶融させることによって取着する際、半導体素子15と絶縁基体11の凹部底 面との間に両者の熱膨張係数の相違に起因する大きな熱応力が発生し、これが半 導体素子15にクラックや割れを発生させて半導体素子15の機能に支障をきたした り、半導体素子15を絶縁基体11の凹部底面より剥離させてしまったりする。
【0007】
【課題を解決するための手段】
本考案は半導体素子を収容するための凹部を有する絶縁基体と蓋体とから成る 半導体素子収納用パッケージにおいて、前記絶縁基体の凹部底面に銀から成る金 属層を、該凹部底面の面積が80mm 2以上であるとき厚さを25μm 以上として層着 させたことを特徴とするものである。
【0008】
【実施例】
次に本考案を添付図面に基づき詳細に説明する。 図1 は本考案の半導体素子収納用パッケージの一実施例を示し、1 はアルミナ セラミックス等の電気絶縁材料から成る絶縁基体、2 は同じく電気絶縁材料から 成る蓋体である。この絶縁基体1 と蓋体2 とで半導体素子3 を収容する容器が構 成される。
【0009】 前記絶縁基体1 及び蓋体2 にはそれぞれの中央部に半導体素子3 を収容する空 所を形成するための凹部が設けてあり、絶縁基体1 の凹部1a底面には金属層4 が 被着されている。
【0010】 前記絶縁基体1 及び蓋体2 は従来周知のプレス成形法を採用することによって 形成され、例えば絶縁基体1 及び蓋体2 がアルミナセラミックスから成る場合に は図1 に示すような絶縁基体1 または蓋体2 に対応した形状を有するプス型内に アルミナセラミックスの原料粉末を充填させるとともに一定圧力を印加して成形 し、しかる後、成形品を約1500℃の温度で焼成することによって製作される。
【0011】 また前記絶縁基体1 の凹部1a底面に被着させた金属層4 は銀から成り、該金属 層4 は半導体素子3 を絶縁基体1 の凹部1a底面に取着する際の下地金属として作 用し、金属層4 上には半導体素子3 が金、金 シリコン共晶半田等の接着材5 を 介し取着される。
【0012】 前記金属層4 は取着する半導体素子3 の寸法が6.0mm ×8.0mm 程度の大きなも のと成って絶縁基体1 に設けた凹部1aの底面積が80mm以上となったときその厚さ を25μm 以上の厚いものとして被着される。
【0013】 前記金属層4 はその厚みが25μm 以上の厚いものであること及び金属層4 を形 成する銀の硬度が低く軟質であること等から半導体素子3 を絶縁基体1 の凹部1a 底面に被着させた金属層4 上に接着材5 を加熱溶融させることによって取着する 際、半導体素子3 と絶縁基体1 の凹部1a底面との間に両者の熱膨張係数の相違に 起因した大きな熱応力が発生したとしても該熱応力は金属層4 を変形させること によって吸収され、その結果、半導体素子3 にクラックや割れ等を発生させて半 導体素子3 の機能に支障を与えたり、半導体素子3 を絶縁基体1 の凹部1a底面よ り剥離させたりすることは皆無となる。
【0014】 尚、前記金属層4 は取着する半導体素子3 の寸法が6.0mm ×8.0mm 程度の大き なものと成って絶縁基体1 に設けた凹部1aの底面積が80mm2 以上となったときそ の厚みが25μm 未満の薄いものであると半導体素子3 を絶縁基体1 の凹部1a底面 に被着させた金属層4 上に接着材5 を介して取着する際、金属層4 が半導体素子 3 と絶縁基体1 との間に発生する熱応力を完全に吸収することができず、半導体 素子3 にクラックや割れ等を発生させて半導体素子3 の機能に支障をきたしたり 、半導体素子3 が絶縁基体1 の凹部1a底面より剥離したりする。従って、金属層 4 は取着する半導体素子3 の寸法が6.0mm ×8.0mm 程度の大きなものと成って絶 縁基体1 に設けた凹部1aの底面積が80mm2 以上となったときその厚みを25μm 以 上の厚いものとする必要がある。
【0015】 前記金属層4 は、例えば平均粒径1.5 乃至2.0 μm の銀粉末に適当な有機溶剤 、溶媒を添加混合して成る導電ペーストを絶縁基体1 の凹部1a底面に滴下し、25 μm 以上の均一厚みに拡散させた後、約950 ℃の従来より若干高い温度で焼成す ることよって絶縁基体1 の凹部1a底面に被着される。
【0016】 前記金属層4 はそれを構成する銀の結晶粒径を焼成温度を約950 ℃の若干高め とすることによって7.0 乃至14.0μm の大きさとすると銀結晶間の間隙が少なく なるとともに金属層4 の表面粗さが中心線平均粗さRaでRa=0.55 μm 程度の滑ら かなものとなり、その結果、金属層4 上に接着材5 を介して半導体素子3 を取着 する際、接着材5 の金属層4 上での拡がりが極めて良くなり、半導体素子3 を金 属層4 に極めて強固に取着することが可能となる。従って、金属層4 はそれを構 成する銀の結晶粒径を7.0 乃至14.0μm の大きさとしておくことが好ましい。
【0017】 また前記絶縁基体1 及び蓋体2 には、その相対向する各々の主面に封止用の低 融点ガラス層6a、6bが予め被着形成されており、該絶縁基体1 及び蓋体2 の各々 に被着されている封止用の低融点ガラス層6a、6bを加熱溶融させ、一体化させる ことにより絶縁基体1 と蓋体2 とから成る容器内部に半導体素子3 を気密に封止 する。 前記絶縁基体1 及び蓋体2 の相対向する主面に被着される封止用の低融点ガラ ス層6a、6bは、例えば酸化鉛75.0重量%、酸化チタン9.0 重量%、酸化ホウ素7. 5 重量%、酸化亜鉛2.0 重量%等のガラスから成り、該ガラス粉末に適当な有機 溶剤、溶媒を添加混合して得たガラスペーストを従来周知のスクリーン印刷等の 厚膜手法を採用することにより絶縁基体1 及び蓋体2 の相対向する各々の主面に 被着される。
【0018】 尚、前記封止用の低融点ガラス層6a、6bはその熱膨張係数を絶縁基体1 及び蓋 体2 の熱膨張係数に近似した値にしておくと絶縁基体1 と蓋体2 とを封止用低融 点ガラス層6a、6bを介して接合し、容器を気密に封止する際、絶縁基体1 及び蓋 体2 と封止用低融点ガラス層6a、6bとの間には両者の熱膨張係数の相違に起因す る熱応力が発生することは殆どなく、絶縁基体1 と蓋体2 とを封止用低融点ガラ ス層6a、6bを介し強固に接合することが可能となる。従って、封止用低融点ガラ ス層6a、6bはその熱膨張係数を絶縁基体1 及び蓋体2 の熱膨張係数に合わせてお くことが好ましい。
【0019】 また前記絶縁基体1 と蓋体2 との間には導電性材料、例えばコバール(Fe-Ni-C 合金) や42アロイ(Fe-Ni合金) 等の金属から成る外部リード端子7 が配されてお り、該外部リード端子7 は半導体素子3 の各電極がボンディングワイヤ8 を介し て電気的に接続され、外部リード端子7 を外部電気回路に接続することによって 半導体素子3 は外部電気回路と接続されることとなる。
【0020】 前記外部リード端子7 は、絶縁基体1 と蓋体2 とから成る容器を封止用の低融 点ガラス層6a、6bを溶融一体化させて気密封止する際に同時に絶縁基体1 と蓋体 2 の間に取着固定される。
【0021】 尚、前記外部リード端子7 は外部電気回路との電気的導通を良好とするために 、また酸化腐食するのを有効に防止するためにその外表面にニッケル、金等の良 導電性で、且つ耐蝕性に優れた金属を1.0 乃至20.0μm の厚みにメッキにより層 着させておくことが好ましい。
【0022】 かくしてこの半導体素子収納用パッケージによれば、絶縁基体1 に設けた凹部 1a底面の金属層4 上に金、金 シリコン共晶半田等から成る接着材5 を介して半 導体素子3 を取着固定するとともに該半導体素子3 の各電極をボンディングワイ ヤ8 により外部リード端子7 に接続させ、しかる後、絶縁基体1 と蓋体2 とをそ の両者の相対向する主面に予め被着させておいた封止用低融点ガラス層6a、6bを 溶融一体化させることによって接合すると絶縁基体と蓋体とから成る容器内部に 半導体素子3 が気密に封止されて最終製品としての半導体装置となる。
【0023】 尚、本考案は上述の実施例に限定されるものではなく、本考案の要旨を逸脱し ない範囲であれば種々の変更は可能であり、例えば低融点ガラスによって絶縁基 体と蓋体とから成る容器を気密封止するガラス封止型の半導体素子収納用パッケ ージの他に複数枚の未焼成セラミックシートを積層し、焼結一体化させて成るマ ルチレイヤーの半導体素子収納用パッケージにも適用可能である。
【0024】
【考案の効果】
本考案の半導体素子収納用パッケージによれば、パッケージの容器を構成する 絶縁基体の凹部底面に銀から成る金属層を、該凹部底面の面積が80mm 2以上であ るとき25μm 以上の厚い厚さに層着させたことから半導体素子を絶縁基体の凹部 底面に被着させた金属層上に接着材を加熱溶融させることによって取着する際、 半導体素子と絶縁基体の凹部底面との間に両者の熱膨張係数の相違に起因した大 きな熱応力が発生したとしても該熱応力は金属層を変形させることによって吸収 され、その結果、半導体素子にクラックや割れ等が発生して半導体素子の機能に 支障をきたしたり、半導体素子が絶縁基体の凹部底面より剥離したりするのが皆 無となり、半導体素子を絶縁基体の凹部底面に安定、且つ強固に取着固定するこ とが可能となる。
【図面の簡単な説明】
【図1】本考案の半導体素子収納用パッケージの一実施
例を示す断面図である。
【図2】従来の半導体素子収納用パッケージの断面図で
ある。
【符号の説明】
1・・・絶縁基体 1a・・凹部 2・・・蓋体 3・・・半導体素子 4・・・金属層 5・・・接着材 7・・・外部リード端子

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】半導体素子を収容するための凹部を有する
    絶縁基体と蓋体とから成る半導体素子収納用パッケージ
    において、前記絶縁基体の凹部底面に銀から成る金属層
    を、該凹部底面の面積が80mm 2以上であるとき厚さを25
    μm 以上として層着させたことを特徴とする半導体素子
    収納用パッケージ。
JP1991038421U 1991-05-28 1991-05-28 半導体素子収納用パッケージ Expired - Lifetime JP2548964Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991038421U JP2548964Y2 (ja) 1991-05-28 1991-05-28 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991038421U JP2548964Y2 (ja) 1991-05-28 1991-05-28 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH04131946U true JPH04131946U (ja) 1992-12-04
JP2548964Y2 JP2548964Y2 (ja) 1997-09-24

Family

ID=31919930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991038421U Expired - Lifetime JP2548964Y2 (ja) 1991-05-28 1991-05-28 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2548964Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02238640A (ja) * 1989-03-10 1990-09-20 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02238640A (ja) * 1989-03-10 1990-09-20 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2548964Y2 (ja) 1997-09-24

Similar Documents

Publication Publication Date Title
JP2548964Y2 (ja) 半導体素子収納用パッケージ
JP2750237B2 (ja) 電子部品収納用パッケージ
JP2538846Y2 (ja) 半導体素子収納用パッケージ
JP2538845Y2 (ja) 半導体素子収納用パッケージ
JP2740604B2 (ja) 半導体装置
JP2962951B2 (ja) 半導体素子収納用パッケージ
JP2685083B2 (ja) 半導体素子収納用パッケージの製造方法
JP2792636B2 (ja) 半導体素子収納用パッケージ
JP2515659Y2 (ja) 半導体素子収納用パッケージ
JPH05326738A (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP2873105B2 (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JPH0669364A (ja) 半導体素子収納用パッケージ
JP2514910Y2 (ja) 半導体素子収納用パッケージ
JP2515672Y2 (ja) 半導体素子収納用パッケージ
JP2783735B2 (ja) 半導体素子収納用パッケージ
JP2514911Y2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ
JP2866962B2 (ja) 半導体素子収納用パッケージの製造方法
JP2851740B2 (ja) 電子部品収納用パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2813073B2 (ja) 半導体素子収納用パッケージ
JP2555178Y2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term