JPS5868951A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5868951A JPS5868951A JP56167218A JP16721881A JPS5868951A JP S5868951 A JPS5868951 A JP S5868951A JP 56167218 A JP56167218 A JP 56167218A JP 16721881 A JP16721881 A JP 16721881A JP S5868951 A JPS5868951 A JP S5868951A
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- groove
- sealing material
- cap
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000007789 sealing Methods 0.000 claims abstract description 23
- 239000003566 sealing material Substances 0.000 claims abstract description 18
- 239000008188 pellet Substances 0.000 claims abstract description 5
- 239000000919 ceramic Substances 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 6
- 230000004308 accommodation Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は精度の良い気密刺止を行５ことのできる半導体
装置に関するものである。
装置に関するものである。
従来、たとえばセラミック型パッケージよりなる半導体
装置において半導体ベレットを取り付けたベース上にキ
ャンプを気密刺止する場合、第１図に例示するシうに、
セラミックのベース１上にメタライズ層２を形成し、こ
のメタライズ層２の上に半導体ベレット３をボンディン
グしかつ該半導体ベレット３の１１極部とメタライズ層
２とをワイヤ４で電気的に接続した後、メタライズ層２
の上に絶縁物の刺止層５を設け、該刺止層５の上にセラ
ミックのキャップ７を刺止材６で気密封止している。
装置において半導体ベレットを取り付けたベース上にキ
ャンプを気密刺止する場合、第１図に例示するシうに、
セラミックのベース１上にメタライズ層２を形成し、こ
のメタライズ層２の上に半導体ベレット３をボンディン
グしかつ該半導体ベレット３の１１極部とメタライズ層
２とをワイヤ４で電気的に接続した後、メタライズ層２
の上に絶縁物の刺止層５を設け、該刺止層５の上にセラ
ミックのキャップ７を刺止材６で気密封止している。
その場合、封止材６としては、低融点ガラス等が使用さ
れているが、粘性の低い刺止材、たとえばはんだ等を用
いると、封止材の流動により、刺止必要個所以外にも封
止材が付着してメタライズ層２とのシ冒−ト不良を引き
起こしたり、キャップ７とベース１との刺止位置のずれ
を生じて精度が低下するという問題があった。また、た
とえば超音波振動エネルギを用いて封止を行５よ５な場
合、従来は封止材６が刺止層５上から飛散してしまい、
確実な刺止が行えない等の問題もあった。
れているが、粘性の低い刺止材、たとえばはんだ等を用
いると、封止材の流動により、刺止必要個所以外にも封
止材が付着してメタライズ層２とのシ冒−ト不良を引き
起こしたり、キャップ７とベース１との刺止位置のずれ
を生じて精度が低下するという問題があった。また、た
とえば超音波振動エネルギを用いて封止を行５よ５な場
合、従来は封止材６が刺止層５上から飛散してしまい、
確実な刺止が行えない等の問題もあった。
本発明は前記従来技術の問題点を解消するためになされ
たもので、その目的は、精度の良い確実な気密封止を行
うことのできる半導体装置を提供することを目的とする
ものである。
たもので、その目的は、精度の良い確実な気密封止を行
うことのできる半導体装置を提供することを目的とする
ものである。
この目的を達成するため、本発明による半導体装置は、
封止部に封止材収容溝を持つ刺止補助手段を設けたもの
である。
封止部に封止材収容溝を持つ刺止補助手段を設けたもの
である。
以下、本発明を図面に示す実施例にしたがってさらに説
明する。
明する。
第２図は本発明による半導体装置の一実施例を封止前の
状態で示す分解断面図、第３図は封止後の状態を示す断
面図である。
状態で示す分解断面図、第３図は封止後の状態を示す断
面図である。
本実施例において、第１図の従来例と対応する部分には
同一符号を付して詳細な説明は省略する。
同一符号を付して詳細な説明は省略する。
この実施例の場合、セラミックのベース１上に形成した
メタライズ層２の上にはたとえば金めつぎ層（図示せず
）が形成されているが、その金めつき層上の封止部には
、封止材収容溝９を持つ溝形断面の溝形部材８が別体の
刺止補助手段として設けられている。この溝形部材８は
たとえばセラミック等で作ることができる。
メタライズ層２の上にはたとえば金めつぎ層（図示せず
）が形成されているが、その金めつき層上の封止部には
、封止材収容溝９を持つ溝形断面の溝形部材８が別体の
刺止補助手段として設けられている。この溝形部材８は
たとえばセラミック等で作ることができる。
したがって、本実施例においてキャップ７の封部材８を
載せ、封止材収容溝９の中にたとえばはんだ等よりなる
封止材６を入れて該封止材６をキャップの下端で押え、
たとえば超音波振動や加熱等の方法により、キャップ７
をベースｌに対して精度曳く確実に気密封止できる。
載せ、封止材収容溝９の中にたとえばはんだ等よりなる
封止材６を入れて該封止材６をキャップの下端で押え、
たとえば超音波振動や加熱等の方法により、キャップ７
をベースｌに対して精度曳く確実に気密封止できる。
すなわち、本実施例では、封止位置は溝形部材８により
精度良く維持′される上に、封止材６は封止材収容溝９
の中に収容されるので、たとえ粘性の小さい刺止材６で
あっても、その刺止材６が封止必要個所以外の位置、た
とえばメタライズ層２上に流れ出してシ冒−ト不良や気
密不良を起こすことがない。また、超音波振動にょる封
止を行っても封止材−が飛散することを防止できる。
精度良く維持′される上に、封止材６は封止材収容溝９
の中に収容されるので、たとえ粘性の小さい刺止材６で
あっても、その刺止材６が封止必要個所以外の位置、た
とえばメタライズ層２上に流れ出してシ冒−ト不良や気
密不良を起こすことがない。また、超音波振動にょる封
止を行っても封止材−が飛散することを防止できる。
第４図は本発明の他の１つの実施例を示す断面図である
。本実施例では、セラミックのベースは内部に配線層（
図示せず）を設けた多層構造であり、この配線層は側部
に設けた外部リード１ｏに電気的に接続されている。
。本実施例では、セラミックのベースは内部に配線層（
図示せず）を設けた多層構造であり、この配線層は側部
に設けた外部リード１ｏに電気的に接続されている。
本実施例の場合、封止補助手段は、ベースＩＡの最上層
の上面の刺止部に封止材収容溝を持つ溝ルレ１面構造を
形成するよう一体的に設け′らｔ【た溝形突起８Ａより
なる。
の上面の刺止部に封止材収容溝を持つ溝ルレ１面構造を
形成するよう一体的に設け′らｔ【た溝形突起８Ａより
なる。
本実施例におい°（も、キ、ヤップ７はペースＩＡ土に
精度良く確実に気密、封止できる。
精度良く確実に気密、封止できる。
以上説明したように、本発明によれば、ベースに対する
キャップの封止を精度良く確実に行うことができる。
キャップの封止を精度良く確実に行うことができる。
第１図は従来技術の断面図、第２図上第３図はそｔＬぞ
れ本発明の一実施例による半導体装置の刺止前の分解断
面図と刺止後の断面図、ｗｊＪ４図は本発明の他の１つ
の実施例の断面図である。 １、ＩＡ・・・ベース、２・・・メタライズ層、３・・
・半導体ベレット、４・・・ワイヤ１．６・・・刺止材
、７・・・キャップ、８・・・溝形部材、８Ａ・・・溝
形突起、９・・・封１ｊ−材収容溝。 代理人 弁理士 薄 １）利 辛 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
れ本発明の一実施例による半導体装置の刺止前の分解断
面図と刺止後の断面図、ｗｊＪ４図は本発明の他の１つ
の実施例の断面図である。 １、ＩＡ・・・ベース、２・・・メタライズ層、３・・
・半導体ベレット、４・・・ワイヤ１．６・・・刺止材
、７・・・キャップ、８・・・溝形部材、８Ａ・・・溝
形突起、９・・・封１ｊ−材収容溝。 代理人 弁理士 薄 １）利 辛 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、半導体ペレットを取り付けたベースにキャップを封
止する半導体装置において、封止部に封止材収容溝を持
つ刺止補助手段を設けたことを特徴とする半導体装置。 ２、封止補助手段が、ベース上のメタライズ層の上に設
けた溝形部材からなることを特徴とする特許請求の範囲
第１項記載の半導体装置。 ３、封止補助手段が、内部に配線層を設けたベースの上
面に一体的に形成した溝形突起からなることを特徴とす
る特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167218A JPS5868951A (ja) | 1981-10-21 | 1981-10-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167218A JPS5868951A (ja) | 1981-10-21 | 1981-10-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5868951A true JPS5868951A (ja) | 1983-04-25 |
Family
ID=15845618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56167218A Pending JPS5868951A (ja) | 1981-10-21 | 1981-10-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868951A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154646A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPH0396045U (ja) * | 1990-01-23 | 1991-10-01 | ||
| JPH0482853U (ja) * | 1990-11-28 | 1992-07-20 | ||
| US5151773A (en) * | 1990-03-30 | 1992-09-29 | Hitachi, Ltd. | Electronic circuit apparatus comprising a structure for sealing an electronic circuit |
| US5329160A (en) * | 1991-03-01 | 1994-07-12 | Hitachi, Ltd. | Semiconductor package with metalized portions |
| US6218730B1 (en) * | 1999-01-06 | 2001-04-17 | International Business Machines Corporation | Apparatus for controlling thermal interface gap distance |
-
1981
- 1981-10-21 JP JP56167218A patent/JPS5868951A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154646A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPH0396045U (ja) * | 1990-01-23 | 1991-10-01 | ||
| US5151773A (en) * | 1990-03-30 | 1992-09-29 | Hitachi, Ltd. | Electronic circuit apparatus comprising a structure for sealing an electronic circuit |
| JPH0482853U (ja) * | 1990-11-28 | 1992-07-20 | ||
| US5329160A (en) * | 1991-03-01 | 1994-07-12 | Hitachi, Ltd. | Semiconductor package with metalized portions |
| US6218730B1 (en) * | 1999-01-06 | 2001-04-17 | International Business Machines Corporation | Apparatus for controlling thermal interface gap distance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3984620A (en) | Integrated circuit chip test and assembly package | |
| US4312117A (en) | Integrated test and assembly device | |
| US4189825A (en) | Integrated test and assembly device | |
| US4864470A (en) | Mounting device for an electronic component | |
| JPS5868951A (ja) | 半導体装置 | |
| EP0090566B1 (en) | Semiconductor device package | |
| JPH11160176A (ja) | 圧力検出装置 | |
| US6331738B1 (en) | Semiconductor device having a BGA structure | |
| JP5225824B2 (ja) | 電子部品パッケージ及び電子部品パッケージの製造方法 | |
| US5595514A (en) | Feedthrough pin and process for its preparation, and electrical feedthrough made therewith | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPH01239958A (ja) | 気密封止型半導体素子 | |
| JPS59217126A (ja) | 絶対圧形半導体圧力変換素子 | |
| KR890003383B1 (ko) | 광 소자용 패키지 | |
| KR830002575B1 (ko) | 기밀단자(氣密端子)의 제조방법 | |
| JPS5961055A (ja) | 半導体装置 | |
| KR800001520B1 (ko) | 기밀단자의 제조방법 | |
| JPH0331083Y2 (ja) | ||
| JP3828271B2 (ja) | 電子部品用キャップおよびそれを用いた半導体レーザ | |
| JPS6214096B2 (ja) | ||
| JPH0483370A (ja) | 半導体装置およびその製造方法 | |
| JPS60165742A (ja) | 半導体装置 | |
| JP2543661Y2 (ja) | マイクロ波トランジスタ | |
| JPS6011644Y2 (ja) | 半導体装置 | |
| JP3276795B2 (ja) | 集積回路用パッケージ |