JPS6011644Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6011644Y2 JPS6011644Y2 JP1978182299U JP18229978U JPS6011644Y2 JP S6011644 Y2 JPS6011644 Y2 JP S6011644Y2 JP 1978182299 U JP1978182299 U JP 1978182299U JP 18229978 U JP18229978 U JP 18229978U JP S6011644 Y2 JPS6011644 Y2 JP S6011644Y2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- frame
- cap
- package
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、パンケージのベース部とキャップ部とを気密
封止する部分に改良を施した半導体装置に関する。
封止する部分に改良を施した半導体装置に関する。
一般に、半導体装置は、半導体チップをパッケージに搭
載して構成されているものが多い。
載して構成されているものが多い。
その場合、半導体チップはキャビティを有するベース部
に装着され、そのベース部にはキャップ部が載置され、
それ等を気密封止することに依ってパッケージが構成さ
れている。
に装着され、そのベース部にはキャップ部が載置され、
それ等を気密封止することに依ってパッケージが構成さ
れている。
第1図は従来の半導体装置の要部側断面図である。
図に於いて、1はセラミック・パッケージのベース部、
1aはキャビティ、2は端子ピン、3は半導体チップ、
4はボンディング・ワイヤ、5はソルダ、6はキャップ
部をそれぞれ示している。
1aはキャビティ、2は端子ピン、3は半導体チップ、
4はボンディング・ワイヤ、5はソルダ、6はキャップ
部をそれぞれ示している。
ところで、ソルダ5はベース部1とキャップ部6を気密
封止する役割を果し、通常、鉛・錫系や鉛・インジウム
系が多用され、場合に依っては金・錫など貴金属を主成
分とするものも使用されている。
封止する役割を果し、通常、鉛・錫系や鉛・インジウム
系が多用され、場合に依っては金・錫など貴金属を主成
分とするものも使用されている。
一般に、鉛系のソルダは低融点でしかも安価であるが、
極めて軟質である為、取扱いが非常に厄介である。
極めて軟質である為、取扱いが非常に厄介である。
即ち、前記のようにベース部1とキャップ6とを気密封
止するソルダ5としては厚さ50〜60 (μm〕の皮
膜ソルダを所要寸法の枠形に打抜いて使用しているが、
ソルダ自体が軟質であるとともに薄膜化されていること
、しかも、枠形に打抜かれているのであるから、ベース
部1の所定部分に装着する作業は慎重に行なわないと、
千切れたり、捩れたりして正確に定位させることができ
ない場合がある。
止するソルダ5としては厚さ50〜60 (μm〕の皮
膜ソルダを所要寸法の枠形に打抜いて使用しているが、
ソルダ自体が軟質であるとともに薄膜化されていること
、しかも、枠形に打抜かれているのであるから、ベース
部1の所定部分に装着する作業は慎重に行なわないと、
千切れたり、捩れたりして正確に定位させることができ
ない場合がある。
そして、これは、ベース部1とキャップ部2との気密封
止不完全に結び付くので半導体装置の信頼性に影響を与
える。
止不完全に結び付くので半導体装置の信頼性に影響を与
える。
従来、前記のような枠形ソルダの取扱い性を改善しよう
として、コバール、ステンレス等のキャップ材の板上に
ソルダを積層しキャップに打抜いたものが知られている
が、これは、キャップにガラス等が埋め込んであるよう
な透光性のキャップの場合には使用することができない
。
として、コバール、ステンレス等のキャップ材の板上に
ソルダを積層しキャップに打抜いたものが知られている
が、これは、キャップにガラス等が埋め込んであるよう
な透光性のキャップの場合には使用することができない
。
本考案は枠形ソルダの構造を改善して、ベース部とキャ
ップ部とが良好に気密封止されている半導体装置を得よ
うとするものであり、以下これを詳細に説明する。
ップ部とが良好に気密封止されている半導体装置を得よ
うとするものであり、以下これを詳細に説明する。
本考案では、鉛・錫などの半田と濡れ性が良好で剛性が
高い物質、例えば銅及びその合金、ニッケル及びその合
金などの薄板の両面に半田層を形威し、それを枠形に打
抜いてなる枠形ソルダを用いてパッケージのベース部と
キャップ部の気密封止を行なうことが基本になっている
。
高い物質、例えば銅及びその合金、ニッケル及びその合
金などの薄板の両面に半田層を形威し、それを枠形に打
抜いてなる枠形ソルダを用いてパッケージのベース部と
キャップ部の気密封止を行なうことが基本になっている
。
第2図は本考案に於いて使用する枠形ソルダを例示する
もので、11は銅の芯材、12は鉛・錫の半田層である
。
もので、11は銅の芯材、12は鉛・錫の半田層である
。
本樹皮に於いて、芯材11に半田層12を形成するには
、半田膜を積層しても良いし、また、半田鍍金に依って
も良い。
、半田膜を積層しても良いし、また、半田鍍金に依って
も良い。
また、枠形に形成するには金型に依るプレス打抜法を適
用することができる。
用することができる。
この枠形ソルダは厚さが約100〔μm〕程度になるが
、良好な気密封止を行なうことが可能である。
、良好な気密封止を行なうことが可能である。
以上の説明で判るように、本考案半導体装置では、パッ
ケージのベース部と1.キャップ部を気密封止する枠形
ソルダとして、半田と濡れ性が良好で且つ剛性が高い金
属薄板からなる芯材の両面に半田層を形威し、それを枠
形に打抜いたものを使用するので、その枠形ソルダの取
扱いは非常に容易であって、多少手荒く取扱っても千切
れたり、捩れたりしないから、パッケージのベース部に
正確に定位させることができるので、気密封止の不良を
解消するのに有効であり、信頼性が向上する。
ケージのベース部と1.キャップ部を気密封止する枠形
ソルダとして、半田と濡れ性が良好で且つ剛性が高い金
属薄板からなる芯材の両面に半田層を形威し、それを枠
形に打抜いたものを使用するので、その枠形ソルダの取
扱いは非常に容易であって、多少手荒く取扱っても千切
れたり、捩れたりしないから、パッケージのベース部に
正確に定位させることができるので、気密封止の不良を
解消するのに有効であり、信頼性が向上する。
第1図は半導体装置の要部側断面図、第2図は本考案実
施例に使用する枠形ソルダの斜面図である。 図に於いて、1はベース部、2は端子ピン、3はチップ
、4はボンディング・ワイヤ、5はソルダ、6はキャッ
プ部、11は芯材、12は半田層である。
施例に使用する枠形ソルダの斜面図である。 図に於いて、1はベース部、2は端子ピン、3はチップ
、4はボンディング・ワイヤ、5はソルダ、6はキャッ
プ部、11は芯材、12は半田層である。
Claims (1)
- 半田との濡れ性が良好で且つ剛性が高い金属薄板からな
る芯材の両面に半田層が形威された枠形ソルダを介して
ベース部とキ+ツブ部とが気密封止されてなるパッケー
ジを有してなることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1978182299U JPS6011644Y2 (ja) | 1978-12-28 | 1978-12-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1978182299U JPS6011644Y2 (ja) | 1978-12-28 | 1978-12-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5599152U JPS5599152U (ja) | 1980-07-10 |
JPS6011644Y2 true JPS6011644Y2 (ja) | 1985-04-17 |
Family
ID=29193981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1978182299U Expired JPS6011644Y2 (ja) | 1978-12-28 | 1978-12-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6011644Y2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4943578A (ja) * | 1972-05-26 | 1974-04-24 | ||
JPS51123065A (en) * | 1975-04-21 | 1976-10-27 | Hitachi Ltd | Semiconductor device |
-
1978
- 1978-12-28 JP JP1978182299U patent/JPS6011644Y2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4943578A (ja) * | 1972-05-26 | 1974-04-24 | ||
JPS51123065A (en) * | 1975-04-21 | 1976-10-27 | Hitachi Ltd | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPS5599152U (ja) | 1980-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4769272A (en) | Ceramic lid hermetic seal package structure | |
US4833102A (en) | Process of making a ceramic lid for use in a hermetic seal package | |
US4330790A (en) | Tape operated semiconductor device packaging | |
US4640436A (en) | Hermetic sealing cover and a method of producing the same | |
US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
JPS6011644Y2 (ja) | 半導体装置 | |
JP2003133497A (ja) | 薄型半導体素子 | |
JPS6050346B2 (ja) | 半導体装置の製造方法 | |
JP2661152B2 (ja) | Icカード用モジュールの製造方法 | |
JPS634632A (ja) | 半導体装置 | |
JPH0810207Y2 (ja) | 樹脂封止形半導体装置 | |
JPS62198142A (ja) | 半導体装置 | |
JPS5826176B2 (ja) | 樹脂封止型半導体装置 | |
JPH04340237A (ja) | 樹脂封止形半導体装置の製造方法 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JPS592355A (ja) | 半導体パツケ−ジ用リ−ドフレ−ム及びそれを用いた半導体装置 | |
JPS61131554A (ja) | 半導体装置の外装方法 | |
JP3972488B2 (ja) | 半導体圧力センサ | |
JPS6218054Y2 (ja) | ||
JPH04333267A (ja) | 表面実装半導体装置の製造方法 | |
JP2723855B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH0139417Y2 (ja) | ||
JPS6058590B2 (ja) | 半導体装置用封止治具 | |
JPH02137236A (ja) | 樹脂封止型半導体装置の組立方法 | |
JPH0483370A (ja) | 半導体装置およびその製造方法 |