JPH08195466A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08195466A JPH08195466A JP455795A JP455795A JPH08195466A JP H08195466 A JPH08195466 A JP H08195466A JP 455795 A JP455795 A JP 455795A JP 455795 A JP455795 A JP 455795A JP H08195466 A JPH08195466 A JP H08195466A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- package
- semiconductor device
- pins
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 パッケージと配線基板との熱膨張係数が異な
っていても、熱歪を緩和して、ピンの接続部の疲労破断
を防止することが可能な技術を提供する。 【構成】 面実装型のＰＧＡを有するＬＳＩにおいて、
パッケージ２の底面２Ａから取り出された複数のピン３
は、他の部分３Ｂよりピン径が小さくて弾力性に富んだ
歪吸収部として働く小径部３Ａを有している。ピン３の
小径部３Ａが弾力性に富んでいるため、熱歪を受けても
小径部３Ａが左右方向に変形することにより、熱歪は吸
収されるようになる。この結果、熱歪は緩和されてピン
３の先端部分の接続部には集中しないので、ピン３の接
続部に疲労破断は生じない。
っていても、熱歪を緩和して、ピンの接続部の疲労破断
を防止することが可能な技術を提供する。 【構成】 面実装型のＰＧＡを有するＬＳＩにおいて、
パッケージ２の底面２Ａから取り出された複数のピン３
は、他の部分３Ｂよりピン径が小さくて弾力性に富んだ
歪吸収部として働く小径部３Ａを有している。ピン３の
小径部３Ａが弾力性に富んでいるため、熱歪を受けても
小径部３Ａが左右方向に変形することにより、熱歪は吸
収されるようになる。この結果、熱歪は緩和されてピン
３の先端部分の接続部には集中しないので、ピン３の接
続部に疲労破断は生じない。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、パッケージの底面から複数のピンが取り出され、こ
れら複数のピンを介して配線基板に面実装するタイプの
半導体装置に適用して有効な技術に関する。
に、パッケージの底面から複数のピンが取り出され、こ
れら複数のピンを介して配線基板に面実装するタイプの
半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】ＬＳＩで代表される半導体装置は、高集
積化、高機能化が進むにつれて、パッケージから取り出
されるリードの数は益々増加する傾向にある。このよう
な多リード化に適応した代表的なパッケージとして、Ｑ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が知られ
ている。
積化、高機能化が進むにつれて、パッケージから取り出
されるリードの数は益々増加する傾向にある。このよう
な多リード化に適応した代表的なパッケージとして、Ｑ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が知られ
ている。
【０００３】ここで、ＱＦＰは複数のリードをパッケー
ジの周囲から取り出しているので、ＬＳＩを配線基板に
面実装する場合は、パッケージ周囲におけるリードの広
がり分だけ面積を占有してしまうため、実装上の制約を
受けるようになる。
ジの周囲から取り出しているので、ＬＳＩを配線基板に
面実装する場合は、パッケージ周囲におけるリードの広
がり分だけ面積を占有してしまうため、実装上の制約を
受けるようになる。
【０００４】このため、リードに代えてピンを用いて、
これらピンを底面から取りだすようにしたパッケージと
してＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）構造が提
供されるようになってきた。このＰＧＡを有するＬＳＩ
によれば、複数のピンはパッケージの周囲からではな
く、全面から取り出されるので、ピンを配線基板に挿入
して実装することにより、余分な面積を占有することが
なくなる。
これらピンを底面から取りだすようにしたパッケージと
してＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）構造が提
供されるようになってきた。このＰＧＡを有するＬＳＩ
によれば、複数のピンはパッケージの周囲からではな
く、全面から取り出されるので、ピンを配線基板に挿入
して実装することにより、余分な面積を占有することが
なくなる。
【０００５】このようなＰＧＡにおいて、特にピンを短
く形成して、これらのピンを配線基板に挿入することな
く、その表面に実装するようにした、いわゆる面実装型
のＰＧＡが開発されるようになってきた。このようなＰ
ＧＡは、ショートリード（Ｓｈｏｒｔ ｌｅａｄ）ＰＧ
Ａ、あるいはバットジョイント（Ｂｕｔｔ ｊｏｉｎ
ｔ）ＰＧＡとも称されており、例えば日経ＢＰ社発行、
「ＶＬＳＩパッケージング技術（下）」、１９９３年５
月３１日発行、Ｐ１７３〜Ｐ１７４に記載されている。
く形成して、これらのピンを配線基板に挿入することな
く、その表面に実装するようにした、いわゆる面実装型
のＰＧＡが開発されるようになってきた。このようなＰ
ＧＡは、ショートリード（Ｓｈｏｒｔ ｌｅａｄ）ＰＧ
Ａ、あるいはバットジョイント（Ｂｕｔｔ ｊｏｉｎ
ｔ）ＰＧＡとも称されており、例えば日経ＢＰ社発行、
「ＶＬＳＩパッケージング技術（下）」、１９９３年５
月３１日発行、Ｐ１７３〜Ｐ１７４に記載されている。
【０００６】このような面実装型のＰＧＡを有するＬＳ
Ｉによれば、複数のピンは配線基板に挿入されずに半田
付けによって配線基板に面実装されるので、多ピン化さ
れた場合でも、これらピンを配線基板上へ位置決めする
のが容易になるため、高密度実装に適するようにな
る。。
Ｉによれば、複数のピンは配線基板に挿入されずに半田
付けによって配線基板に面実装されるので、多ピン化さ
れた場合でも、これらピンを配線基板上へ位置決めする
のが容易になるため、高密度実装に適するようにな
る。。
【０００７】このような面実装型のＰＧＡを有するＬＳ
Ｉにおいて、パッケージの材料としては、セラミック
ス、プラスチック、金属等が用いられており、ピンの材
料としては、Ｆｅ−Ｎｉ−Ｃｏ合金、Ｆｅ−Ｎｉ合金、
Ｃｕ、半田（Ｐｂ−Ｓｎ合金）等が用いられている。こ
こで、ピンの径は長さ方向に沿って均一に形成されてい
る。一方、ＬＳＩが面実装される配線基板の材料として
は、ベークライト、ガラスエポキシ、紙エポキシ等が用
いられている。
Ｉにおいて、パッケージの材料としては、セラミック
ス、プラスチック、金属等が用いられており、ピンの材
料としては、Ｆｅ−Ｎｉ−Ｃｏ合金、Ｆｅ−Ｎｉ合金、
Ｃｕ、半田（Ｐｂ−Ｓｎ合金）等が用いられている。こ
こで、ピンの径は長さ方向に沿って均一に形成されてい
る。一方、ＬＳＩが面実装される配線基板の材料として
は、ベークライト、ガラスエポキシ、紙エポキシ等が用
いられている。
【０００８】
【発明が解決しようとする課題】前記のような面実装型
のＰＧＡを有するＬＳＩを配線基板に面実装した場合、
パッケージの材料と配線基板の材料との熱膨張係数が異
なるので、時間の経過につれて、パッケージから取り出
されているピンと配線基板との接続部（ピンの接続部）
が、熱歪を受けて疲労破断するという問題がある。
のＰＧＡを有するＬＳＩを配線基板に面実装した場合、
パッケージの材料と配線基板の材料との熱膨張係数が異
なるので、時間の経過につれて、パッケージから取り出
されているピンと配線基板との接続部（ピンの接続部）
が、熱歪を受けて疲労破断するという問題がある。
【０００９】すなわち、ＬＳＩの動作中に熱が発生した
り、あるいは周囲温度が上昇したりすると、これらの温
度変化の繰り返しによって、パッケージと配線基板間の
熱膨張係数の差に基づいて生ずる熱歪が、ピンの接続部
に集中するようになるため、接続部が疲労破断するよう
になる。これは、より高密度実装を図るためにパッケー
ジのサイズを大きくするほと著しくなり、ピンの接続部
の信頼性を低下させることになる。
り、あるいは周囲温度が上昇したりすると、これらの温
度変化の繰り返しによって、パッケージと配線基板間の
熱膨張係数の差に基づいて生ずる熱歪が、ピンの接続部
に集中するようになるため、接続部が疲労破断するよう
になる。これは、より高密度実装を図るためにパッケー
ジのサイズを大きくするほと著しくなり、ピンの接続部
の信頼性を低下させることになる。
【００１０】このような不都合を解決するには、パッケ
ージと配線基板との熱膨張係数を近似させるように材料
を組み合わせれば良いが、これは各々の材料の選択範囲
を制限することになるので好ましくない。また、ピンの
接続部の面積を制限することによって受ける熱歪を軽減
させれば良いが、これはピンの数を制限することになる
ので、実装密度の低下に結びつくため好ましくない。
ージと配線基板との熱膨張係数を近似させるように材料
を組み合わせれば良いが、これは各々の材料の選択範囲
を制限することになるので好ましくない。また、ピンの
接続部の面積を制限することによって受ける熱歪を軽減
させれば良いが、これはピンの数を制限することになる
ので、実装密度の低下に結びつくため好ましくない。
【００１１】本発明の目的は、パッケージと配線基板と
の熱膨張係数が異なっていても、熱歪を緩和して、ピン
の接続部の疲労破断を防止することが可能な技術を提供
することにある。
の熱膨張係数が異なっていても、熱歪を緩和して、ピン
の接続部の疲労破断を防止することが可能な技術を提供
することにある。
【００１２】本発明の他の目的は、パッケージと配線基
板との熱膨張係数が異なっていても、ピンの接続部の面
積を増加して接続強度を増強することにより、ピンの接
続部の疲労破断を防止することが可能な技術を提供する
ことにある。
板との熱膨張係数が異なっていても、ピンの接続部の面
積を増加して接続強度を増強することにより、ピンの接
続部の疲労破断を防止することが可能な技術を提供する
ことにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１５】（１）本発明の半導体装置は、パッケージ
の底面から複数のピンが取り出されてなる半導体装置に
おいて、前記ピンは、少なくとも一部分に弾力性に富ん
だ歪吸収部を有している。
の底面から複数のピンが取り出されてなる半導体装置に
おいて、前記ピンは、少なくとも一部分に弾力性に富ん
だ歪吸収部を有している。
【００１６】（２）本発明の半導体装置は、パッケージ
の底面から複数のピンが取り出されてなる半導体装置に
おいて、前記ピンは、先端部分に他の部分より径の大き
い接続部を有している。
の底面から複数のピンが取り出されてなる半導体装置に
おいて、前記ピンは、先端部分に他の部分より径の大き
い接続部を有している。
【００１７】
【作用】上述した（１）の手段によれば、本発明の半導
体装置は、パッケージの底面から複数のピンが取り出さ
れてなる半導体装置において、前記ピンは、少なくとも
一部分に弾力性に富んだ歪吸収部を有しているので、パ
ッケージと配線基板との熱膨張係数が異なっていても、
熱歪を緩和して、ピンの接続部の疲労破断を防止するこ
とが可能となる。
体装置は、パッケージの底面から複数のピンが取り出さ
れてなる半導体装置において、前記ピンは、少なくとも
一部分に弾力性に富んだ歪吸収部を有しているので、パ
ッケージと配線基板との熱膨張係数が異なっていても、
熱歪を緩和して、ピンの接続部の疲労破断を防止するこ
とが可能となる。
【００１８】上述した（２）の手段によれば、本発明の
半導体装置は、パッケージの底面から複数のピンが取り
出されてなる半導体装置において、前記ピンは、先端部
分に他の部分より径の大きい接続部を有しているので、
パッケージと配線基板との熱膨張係数が異なっていて
も、ピンの接続部の面積を増加して接続強度を増強する
ことにより、ピンの接続部の疲労破断を防止することが
可能となる。
半導体装置は、パッケージの底面から複数のピンが取り
出されてなる半導体装置において、前記ピンは、先端部
分に他の部分より径の大きい接続部を有しているので、
パッケージと配線基板との熱膨張係数が異なっていて
も、ピンの接続部の面積を増加して接続強度を増強する
ことにより、ピンの接続部の疲労破断を防止することが
可能となる。
【００１９】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。
施例とともに詳細に説明する。
【００２０】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００２１】
（実施例１）図１は本発明の実施例１による半導体装置
を示す側面図で、ＬＳＩに適用した例で示している。図
２は図１のＡ部分の拡大図である。本実施例の半導体装
置１は、パッケージ２の底面２Ａから、Ａｇろうのよう
なろう材４で一端が固着された複数のピン３が取り出さ
れており、各ピン３はＸ方向及びＹ方向にグリッド状に
配置されている。
を示す側面図で、ＬＳＩに適用した例で示している。図
２は図１のＡ部分の拡大図である。本実施例の半導体装
置１は、パッケージ２の底面２Ａから、Ａｇろうのよう
なろう材４で一端が固着された複数のピン３が取り出さ
れており、各ピン３はＸ方向及びＹ方向にグリッド状に
配置されている。
【００２２】各ピン３は、長さ方向に沿って両端部分で
ある他の部分３Ｂより中央部分において、ピン径の小さ
い小径部３Ａを有している。各ピン３の材料はＦｅ−Ｎ
ｉ−Ｃｏ合金、Ｆｅ−Ｎｉ合金、Ｃｕ、半田（Ｐｂ−Ｓ
ｎ合金）等が用いられている。また、パッケージ２の材
料としては、セラミックス、プラスチック、金属等が用
いられている。ピン３の小径部３Ａは、他の部分３Ｂよ
り径が小さくなるように形成されていることによって、
ＬＳＩが配線基板に面実装された場合、弾力性に富んだ
歪吸収部として働く。
ある他の部分３Ｂより中央部分において、ピン径の小さ
い小径部３Ａを有している。各ピン３の材料はＦｅ−Ｎ
ｉ−Ｃｏ合金、Ｆｅ−Ｎｉ合金、Ｃｕ、半田（Ｐｂ−Ｓ
ｎ合金）等が用いられている。また、パッケージ２の材
料としては、セラミックス、プラスチック、金属等が用
いられている。ピン３の小径部３Ａは、他の部分３Ｂよ
り径が小さくなるように形成されていることによって、
ＬＳＩが配線基板に面実装された場合、弾力性に富んだ
歪吸収部として働く。
【００２３】このようなピン３は図３に示すような方法
によって製造される。
によって製造される。
【００２４】まず、図３（ａ）に示すように、均一な径
を有するピン３を複数本用意して、その両部部分にフォ
トレジスト５を塗布する。これは、複数本のピン３の両
端部分を交互にフォトレジスト５の溶液に浸すことによ
って、簡単に塗布することができる。
を有するピン３を複数本用意して、その両部部分にフォ
トレジスト５を塗布する。これは、複数本のピン３の両
端部分を交互にフォトレジスト５の溶液に浸すことによ
って、簡単に塗布することができる。
【００２５】次に、図３（ｂ）に示すように、複数のピ
ン３をフッ酸、硝酸のようなエッチング溶液１３に浸す
ことにより、エッチング処理を行う。これによって、複
数のピン３はフォトレジスト５によってマスクされてい
ない表面がエッチングされることにより、小径部３Ａが
形成される。フォトレジスト５によってマスクされてい
る部分は大径部３Ｂとなる。
ン３をフッ酸、硝酸のようなエッチング溶液１３に浸す
ことにより、エッチング処理を行う。これによって、複
数のピン３はフォトレジスト５によってマスクされてい
ない表面がエッチングされることにより、小径部３Ａが
形成される。フォトレジスト５によってマスクされてい
る部分は大径部３Ｂとなる。
【００２６】続いて、図３（ｃ）に示すように、複数の
ピン３をフォトレジス５の溶液から引き上げた後、塗布
されているフォトレジスト５を有機溶剤によって除去す
ることにより、図３（ｄ）に示すように、個々に分離さ
れた複数本のピン３が得られる。
ピン３をフォトレジス５の溶液から引き上げた後、塗布
されているフォトレジスト５を有機溶剤によって除去す
ることにより、図３（ｄ）に示すように、個々に分離さ
れた複数本のピン３が得られる。
【００２７】図４は、以上のようにピン３がパッケージ
２の底面２Ａから引き出された面実装型のＰＧＡを有す
るＬＳＩを、配線基板６に面実装した構造を示す側面図
である。各ピン３の先端部は半田８によって配線基板６
の導電部７に接続される。配線基板６の材料としては、
ベークライト、ガラスエポキシ、紙エポキシ等が用いら
れている。
２の底面２Ａから引き出された面実装型のＰＧＡを有す
るＬＳＩを、配線基板６に面実装した構造を示す側面図
である。各ピン３の先端部は半田８によって配線基板６
の導電部７に接続される。配線基板６の材料としては、
ベークライト、ガラスエポキシ、紙エポキシ等が用いら
れている。
【００２８】このような面実装構造によれば、パッケー
ジ２と配線基板６との熱膨張係数が異なっていても、Ｌ
ＳＩの動作中に熱が発生したり、あるいは周囲温度が上
昇したりして、パッケージ２と配線基板５間の熱膨張係
数の差に基づいて熱歪が生じても、ピン３の小径部３Ａ
が弾力性に富んでいるため、図５のように、この小径部
３Ａが矢印のように左右方向に変形することにより、熱
歪は吸収されるようになる。この結果、熱歪は緩和され
てピン３の先端部分の接続部には集中しないので、ピン
３の接続部に疲労破断は生じない。これにより、ピン３
の接続部の信頼性が向上するため、パッケージのサイズ
を大きくしてより高密度実装を図ることが可能となる。
ジ２と配線基板６との熱膨張係数が異なっていても、Ｌ
ＳＩの動作中に熱が発生したり、あるいは周囲温度が上
昇したりして、パッケージ２と配線基板５間の熱膨張係
数の差に基づいて熱歪が生じても、ピン３の小径部３Ａ
が弾力性に富んでいるため、図５のように、この小径部
３Ａが矢印のように左右方向に変形することにより、熱
歪は吸収されるようになる。この結果、熱歪は緩和され
てピン３の先端部分の接続部には集中しないので、ピン
３の接続部に疲労破断は生じない。これにより、ピン３
の接続部の信頼性が向上するため、パッケージのサイズ
を大きくしてより高密度実装を図ることが可能となる。
【００２９】このような実施例１によれば次のような効
果が得られる。
果が得られる。
【００３０】パッケージ２の底面２Ａから取り出された
複数のピン３は、他の部分３Ｂよりピン径が小さくて弾
力性に富んだ歪吸収部として働く小径部３Ａを有してい
るので、パッケージ２と配線基板６との熱膨張係数が異
なっていても、熱歪を緩和して、ピン３の接続部の疲労
破断を防止することが可能となる。
複数のピン３は、他の部分３Ｂよりピン径が小さくて弾
力性に富んだ歪吸収部として働く小径部３Ａを有してい
るので、パッケージ２と配線基板６との熱膨張係数が異
なっていても、熱歪を緩和して、ピン３の接続部の疲労
破断を防止することが可能となる。
【００３１】（実施例２）図６は本発明の実施例２によ
る半導体装置を示す側面図で、ピン３の形状として、そ
の中央部分に、弾力性に富んだ屈曲部９を設けた例を示
すものである。このようなピン３は図７に示すような方
法によって製造される。
る半導体装置を示す側面図で、ピン３の形状として、そ
の中央部分に、弾力性に富んだ屈曲部９を設けた例を示
すものである。このようなピン３は図７に示すような方
法によって製造される。
【００３２】まず、図７（ａ）に示すように、両端部分
の大径部３Ｂ間に小径部３Ａを設けた複数のピン３を一
体に保持した状態で（図３（ｃ）に相当）、次に図７
（ｂ）に示すように、一対のウエイト１０を用意して各
々によって両端部分の大径部３Ｂを矢印のように小径部
３Ａの方向に押圧する。これによって、中央部分の小径
部３Ａは変形するので、屈曲部９が形成される。この屈
曲部９は、実施例１における小径部３Ａと同様に、ＬＳ
Ｉが配線基板に面実装された場合、弾力性に富んだ歪吸
収部として働く。
の大径部３Ｂ間に小径部３Ａを設けた複数のピン３を一
体に保持した状態で（図３（ｃ）に相当）、次に図７
（ｂ）に示すように、一対のウエイト１０を用意して各
々によって両端部分の大径部３Ｂを矢印のように小径部
３Ａの方向に押圧する。これによって、中央部分の小径
部３Ａは変形するので、屈曲部９が形成される。この屈
曲部９は、実施例１における小径部３Ａと同様に、ＬＳ
Ｉが配線基板に面実装された場合、弾力性に富んだ歪吸
収部として働く。
【００３３】このような実施例２によっても、ピン３の
屈曲部９が弾力性に富んだ歪吸収部として働くので、実
施例１と同様な効果を得ることができる。
屈曲部９が弾力性に富んだ歪吸収部として働くので、実
施例１と同様な効果を得ることができる。
【００３４】（実施例３）図８は本発明の実施例３によ
る半導体装置を示す側面図で、ピン３の形状として、長
さ方向に沿い両端部分から中央部分に向かって徐々に径
が小さくなるように設けた例を示すものである。本実施
例の場合は、ピン３の全体が弾力性に富んだ歪吸収部と
して働くようになり、その度合いは中央部分に向かうほ
ど大きくなる。
る半導体装置を示す側面図で、ピン３の形状として、長
さ方向に沿い両端部分から中央部分に向かって徐々に径
が小さくなるように設けた例を示すものである。本実施
例の場合は、ピン３の全体が弾力性に富んだ歪吸収部と
して働くようになり、その度合いは中央部分に向かうほ
ど大きくなる。
【００３５】このような実施例３によっても、ピン３の
全体が弾力性に富んだ歪吸収部として働くので、実施例
１と同様な効果を得ることができる。
全体が弾力性に富んだ歪吸収部として働くので、実施例
１と同様な効果を得ることができる。
【００３６】（実施例４）図９は本発明の実施例４によ
る半導体装置を示す側面図で、ピン３の形状として、そ
の先端部分に、球状部１１Ａを設けた例を示すものであ
る。この球状部１１ＡはＬＳＩが配線基板に面実装され
た場合に接続部として働き、他の部分１１Ｂよりも径が
大きくなっていることによって、半田８が多量に付着す
る。
る半導体装置を示す側面図で、ピン３の形状として、そ
の先端部分に、球状部１１Ａを設けた例を示すものであ
る。この球状部１１ＡはＬＳＩが配線基板に面実装され
た場合に接続部として働き、他の部分１１Ｂよりも径が
大きくなっていることによって、半田８が多量に付着す
る。
【００３７】これによって、ピン３の接続部の面積が増
加されるので、接続強度が増強されるようになる。この
ようなピン３は図１０に示すような方法によって製造さ
れる。
加されるので、接続強度が増強されるようになる。この
ようなピン３は図１０に示すような方法によって製造さ
れる。
【００３８】すなわち、図１０（ａ）に示すように、均
一な径を有するピン３を用意して、この先端部分のみ加
熱して溶融することによって、図１０（ｂ）に示すよう
に、溶融した先端部分が固化するとき、表面張力によっ
て丸く固化するので、球状部１１Ａが形成される。
一な径を有するピン３を用意して、この先端部分のみ加
熱して溶融することによって、図１０（ｂ）に示すよう
に、溶融した先端部分が固化するとき、表面張力によっ
て丸く固化するので、球状部１１Ａが形成される。
【００３９】このような実施例４によれば次のような効
果が得られる。
果が得られる。
【００４０】パッケージ２の底面２Ａから取り出された
複数のピン３は、先端部分に他の部分１１Ｂより径の大
きい球状部１１Ａを有しているので、パッケージ２と配
線基板６との熱膨張係数が異なっていても、ピン３の接
続部の面積を増加して接続強度を増強することにより、
ピン３の接続部の疲労破断を防止することが可能とな
る。
複数のピン３は、先端部分に他の部分１１Ｂより径の大
きい球状部１１Ａを有しているので、パッケージ２と配
線基板６との熱膨張係数が異なっていても、ピン３の接
続部の面積を増加して接続強度を増強することにより、
ピン３の接続部の疲労破断を防止することが可能とな
る。
【００４１】（実施例５）図１１は本発明の実施例５に
よる半導体装置を示す側面図で、ピン３の形状として、
その先端部分に、幅広部１２Ａを設けた例を示すもので
ある。この幅広部１２Ａは、実施例４における球状部１
１Ａと同様に、ＬＳＩが配線基板に面実装された場合に
接続部として働き、他の部分１２Ｂよりも径が大きくな
っていることによって、半田８が多量に付着する。これ
によって、ピン３の接続部の面積が増加されるので、接
続強度が増強されるようになる。この幅広部１２Ａはプ
レス加工方法等によって容易に形成することができる。
よる半導体装置を示す側面図で、ピン３の形状として、
その先端部分に、幅広部１２Ａを設けた例を示すもので
ある。この幅広部１２Ａは、実施例４における球状部１
１Ａと同様に、ＬＳＩが配線基板に面実装された場合に
接続部として働き、他の部分１２Ｂよりも径が大きくな
っていることによって、半田８が多量に付着する。これ
によって、ピン３の接続部の面積が増加されるので、接
続強度が増強されるようになる。この幅広部１２Ａはプ
レス加工方法等によって容易に形成することができる。
【００４２】このような実施例５によっても、ピン３の
幅広部１２Ａが他の部分１２Ｂよりも径が大きくなって
いることによって、半田８が多量に付着するので、実施
例４と同様な効果を得ることができる。
幅広部１２Ａが他の部分１２Ｂよりも径が大きくなって
いることによって、半田８が多量に付着するので、実施
例４と同様な効果を得ることができる。
【００４３】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００４４】例えば、前記実施例ではパッケージ、ピン
及び配線基板の各材料としては特定の材料に例をあげて
説明したが、これに限らず同等の材料を用いることがで
きる。
及び配線基板の各材料としては特定の材料に例をあげて
説明したが、これに限らず同等の材料を用いることがで
きる。
【００４５】また、前記実施例では弾力性に富んだ熱吸
収部として働くピンとしては、金属材料を用いる例で説
明したが、これに限らず導電性ゴムのような金属以外の
材料を用いることもできる。
収部として働くピンとしては、金属材料を用いる例で説
明したが、これに限らず導電性ゴムのような金属以外の
材料を用いることもできる。
【００４６】さらに、弾力性に富んだ熱吸収部として働
くピンの形状としては、部分的にスプリング状に形成す
ることも可能である。
くピンの形状としては、部分的にスプリング状に形成す
ることも可能である。
【００４７】さらにまた、半田を多量に付着するために
ピンの先端部分の径を大きくする形状は、前記実施例で
示した形状に限らず、種々の変形が可能である。
ピンの先端部分の径を大きくする形状は、前記実施例で
示した形状に限らず、種々の変形が可能である。
【００４８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である面実装
型のＰＧＡを有する半導体装置に適用した場合について
説明したが、それに限定されるものではない。本発明
は、少なくともピンの接続部の破断を改善することを目
的とする条件のものには適用できる。
なされた発明をその背景となった利用分野である面実装
型のＰＧＡを有する半導体装置に適用した場合について
説明したが、それに限定されるものではない。本発明
は、少なくともピンの接続部の破断を改善することを目
的とする条件のものには適用できる。
【００４９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００５０】パッケージと配線基板との熱膨張係数が異
なっていても、熱歪を緩和して、ピンの接続部の疲労破
断を防止することが可能となる。
なっていても、熱歪を緩和して、ピンの接続部の疲労破
断を防止することが可能となる。
【００５１】パッケージと配線基板との熱膨張係数が異
なっていても、ピンの接続部の面積を増加して接続強度
を増強することにより、ピンの接続部の疲労破断を防止
することが可能となる。
なっていても、ピンの接続部の面積を増加して接続強度
を増強することにより、ピンの接続部の疲労破断を防止
することが可能となる。
【図１】本発明の実施例１による半導体装置を示す側面
図である。
図である。
【図２】図１のＡ部分の拡大図である。
【図３】本発明の実施例１による半導体装置に用いられ
るピンの製造方法を示すもので、（ａ）乃至（ｄ）は側
面図である。
るピンの製造方法を示すもので、（ａ）乃至（ｄ）は側
面図である。
【図４】本発明の実施例１による半導体装置の面実装構
造を示す側面図である。
造を示す側面図である。
【図５】本発明の実施例１による半導体装置の面実装構
造の作用を説明する側面図である。
造の作用を説明する側面図である。
【図６】本発明の実施例２による半導体装置に用いられ
るピンを示す側面図である。
るピンを示す側面図である。
【図７】本発明の実施例２による半導体装置に用いられ
るピンの製造方法を示すもので、（ａ）及び（ｂ）は側
面図である。
るピンの製造方法を示すもので、（ａ）及び（ｂ）は側
面図である。
【図８】本発明の実施例３による半導体装置に用いられ
るピンを示す側面図である。
るピンを示す側面図である。
【図９】本発明の実施例４による半導体装置に用いられ
るピンを示す側面図である。
るピンを示す側面図である。
【図１０】本発明の実施例４による半導体装置に用いら
れるピンの製造方法を示すもので、（ａ）及び（ｂ）は
側面図である。
れるピンの製造方法を示すもので、（ａ）及び（ｂ）は
側面図である。
【図１１】本発明の実施例５による半導体装置に用いら
れるピンを示す側面図である。
れるピンを示す側面図である。
１…半導体装置、２…パッケージ、２Ａ…パッケージの
底面、３…ピン、３Ａ…ピンの小径部、３Ｂ…ピンの大
径部、４…ろう材、５…フォトレジスト、６…配線基
板、７…配線基板の導電部、８…半田、９…屈曲部、１
０…ウエイト、１１Ａ…ピンの球状部、１２Ａ…ピンの
幅広部、１３…エッチング溶液。
底面、３…ピン、３Ａ…ピンの小径部、３Ｂ…ピンの大
径部、４…ろう材、５…フォトレジスト、６…配線基
板、７…配線基板の導電部、８…半田、９…屈曲部、１
０…ウエイト、１１Ａ…ピンの球状部、１２Ａ…ピンの
幅広部、１３…エッチング溶液。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 俊彦 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 林田 哲哉 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (6)
- 【請求項１】 パッケージの底面から複数のピンが取り
出されてなる半導体装置において、前記ピンは、少なく
とも一部分に弾力性に富んだ歪吸収部を有することを特
徴とする半導体装置。 - 【請求項２】 前記歪吸収部は、他の部分よりピン径の
小さい小径部からなることを特徴とする請求項１に記載
の半導体装置。 - 【請求項３】 前記歪吸収部は、一部分に形成された屈
曲部からなることを特徴とする請求項１に記載の半導体
装置。 - 【請求項４】 パッケージの底面から複数のピンが取り
出されてなる半導体装置において、前記ピンは、先端部
分に他の部分より径の大きい接続部を有することを特徴
とする半導体装置。 - 【請求項５】 前記接続部は、球状部からなることを特
徴とする請求項４に記載の半導体装置。 - 【請求項６】 前記接続部は、幅広部からなることを特
徴とする請求項４に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP455795A JPH08195466A (ja) | 1995-01-17 | 1995-01-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP455795A JPH08195466A (ja) | 1995-01-17 | 1995-01-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08195466A true JPH08195466A (ja) | 1996-07-30 |
Family
ID=11587357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP455795A Pending JPH08195466A (ja) | 1995-01-17 | 1995-01-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08195466A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000036886A1 (fr) * | 1998-12-16 | 2000-06-22 | Ibiden Co., Ltd. | Tige de connexion conductrice et plaquette de boitier |
| JP2000353776A (ja) * | 1999-01-04 | 2000-12-19 | Ibiden Co Ltd | 導電性接続ピンおよびパッケージ基板 |
| JP2001339006A (ja) * | 2000-05-30 | 2001-12-07 | Ibiden Co Ltd | 多層プリント配線板 |
| US6465082B1 (en) | 1997-11-19 | 2002-10-15 | Matsushita Electric Industrial Co., Ltd. | Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body |
-
1995
- 1995-01-17 JP JP455795A patent/JPH08195466A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465082B1 (en) | 1997-11-19 | 2002-10-15 | Matsushita Electric Industrial Co., Ltd. | Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body |
| WO2000036886A1 (fr) * | 1998-12-16 | 2000-06-22 | Ibiden Co., Ltd. | Tige de connexion conductrice et plaquette de boitier |
| KR100882173B1 (ko) * | 1998-12-16 | 2009-02-06 | 이비덴 가부시키가이샤 | 도전성접속핀 및 패키지기판 |
| US7847393B2 (en) | 1998-12-16 | 2010-12-07 | Ibiden Co., Ltd. | Conductive connecting pins for a package substrate |
| US7902659B2 (en) | 1998-12-16 | 2011-03-08 | Ibiden Co., Ltd. | Conductive connecting pin and package substrate |
| US8035214B1 (en) | 1998-12-16 | 2011-10-11 | Ibiden Co., Ltd. | Conductive connecting pin for package substance |
| US8110917B2 (en) | 1998-12-16 | 2012-02-07 | Ibiden Co., Ltd. | Package substrate with a conductive connecting pin |
| US8536696B2 (en) | 1998-12-16 | 2013-09-17 | Ibiden Co., Ltd. | Conductive pin attached to package substrate |
| JP2000353776A (ja) * | 1999-01-04 | 2000-12-19 | Ibiden Co Ltd | 導電性接続ピンおよびパッケージ基板 |
| JP2001339006A (ja) * | 2000-05-30 | 2001-12-07 | Ibiden Co Ltd | 多層プリント配線板 |
| JP4566335B2 (ja) * | 2000-05-30 | 2010-10-20 | イビデン株式会社 | 多層プリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6913948B2 (en) | Partially captured oriented interconnections for BGA packages and a method of forming the interconnections | |
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| US5952727A (en) | Flip-chip interconnection having enhanced electrical connections | |
| WO1997004629A1 (en) | Metal ball grid electronic package | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| JP2000003988A (ja) | リードフレームおよび半導体装置 | |
| US5531860A (en) | Structure and method for providing a lead frame with enhanced solder wetting leads | |
| JP2780631B2 (ja) | 電子部品の接続構造およびその製造方法 | |
| JPH08195466A (ja) | 半導体装置 | |
| CN210925997U (zh) | 柔性芯片封装结构 | |
| US20020109239A1 (en) | Semiconductor device capable of preventing solder balls from being removed in reinforcing pad | |
| JP4042539B2 (ja) | Ｃｓｐ接続方法 | |
| JPH05175406A (ja) | 半導体集積回路装置 | |
| CN112736056A (zh) | 柔性芯片封装结构、柔性芯片的封装方法 | |
| JP2001237358A (ja) | パッケージ型二端子半導体装置の構造 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JPH1154663A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 | |
| JP2856197B2 (ja) | Ｂｇａ接続構造 | |
| JPH0864730A (ja) | 半導体集積回路装置 | |
| JPS59177957A (ja) | チツプ実装方法 | |
| JPS60130132A (ja) | 半導体装置の製造方法 | |
| JP2000349351A (ja) | 熱電モジュール | |
| JPS6057957A (ja) | 接続構造 | |
| JPH08241950A (ja) | 半導体装置及びその実装方法 | |
| KR100604332B1 (ko) | 반도체 패키지 및 그 제조방법 |