JP2780631B2 - 電子部品の接続構造およびその製造方法 - Google Patents

電子部品の接続構造およびその製造方法

Info

Publication number
JP2780631B2
JP2780631B2 JP6038289A JP3828994A JP2780631B2 JP 2780631 B2 JP2780631 B2 JP 2780631B2 JP 6038289 A JP6038289 A JP 6038289A JP 3828994 A JP3828994 A JP 3828994A JP 2780631 B2 JP2780631 B2 JP 2780631B2
Authority
JP
Japan
Prior art keywords
solder
core member
electronic component
solder bump
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6038289A
Other languages
English (en)
Other versions
JPH07249632A (ja
Inventor
研二 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6038289A priority Critical patent/JP2780631B2/ja
Publication of JPH07249632A publication Critical patent/JPH07249632A/ja
Application granted granted Critical
Publication of JP2780631B2 publication Critical patent/JP2780631B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子部品の接続構造に関
し、特に半田バンプを用いた電子部品の接続構造に関す
る。
【０００２】
【従来の技術】半田バンプを用いた電子部品の接続方法
では、多数の接続端子を、一度に接続できる。このた
め、この接続方法は、多数の接続端子を有する電子部品
の接続に適している。例えば、数百の接続端子を有する
ベアチップの接続では、この方法が広く採用されるよう
になってきた。ここで、ベアチップとは、パッケージに
封入されない裸の状態の集積回路チップのことを指す。
【０００３】ところが、ベアチップと基板とを半田バン
プで接続した場合、接続部分の故障がしばしば発生す
る。この故障の原因は、ＬＳＩチップとこれを搭載する
基板とで、熱膨張係数が異なることにある。作動時、Ｌ
ＳＩチップは熱を発生する。この熱によって、ＬＳＩチ
ップおよび基板は膨張する。ところが、ＬＳＩチップ
と、基板とでは、熱膨張係数が異なる。したがって、Ｌ
ＳＩチップと基板とでは、膨張する長さが異なる。この
結果、ＬＳＩチップと基板を接続する半田バンプ内部
に、応力が発生する。この応力は、ＬＳＩチップの作動
時に発生し、ＬＳＩチップが休止しているときには消滅
する。したがって、半田バンプ内部には、応力が、繰り
返し発生する。繰り返し発生する応力によって、半田バ
ンプは疲労する。疲労した半田バンプは、やがて破壊す
る。この結果、ＬＳＩチップと基板の接続部分の故障が
発生する。
【０００４】以上のような接続構造の故障を防止するた
めの技術の一例が、エヌ・マツイ、エス・ササキ、ティ
ー・オオサキ 共著 「ブイ・エル・エス・アイ チッ
プインターコネクション テクノロジー ユージング
スタクッド ソルダー バンプス」 プロシーディング
アイ・イー・イー・イー 第３７回 エレクトロニッ
ク コンポーネンツ カンファレンス 第５７３頁〜第
５７８頁 （N.Matsui,S.Sasaki,T.Ohsaki "VLSI Chip
Interconnection Technology Using StackedSolder Bum
ps," Proc. IEEE 37th Electronic Components Conf.,
pp.573-578, May 1987.）に記載されている。この技術
では、複数の半田バンプを積み上げることにより、半田
バンプ内部の応力を減少している。
【０００５】
【発明が解決しようとする課題】しかしながら、この技
術では、ハンダバンプの構造がきわめて複雑である。ま
た、ハンダバンプの製造も、複雑かつ困難である。
【０００６】
【課題を解決するための手段】本発明の目的は、半田バ
ンプ内部の応力が少なく、構造が簡単であり、製造が容
易な、電子部品の接続構造を提供することにある。
【０００７】この目的を達成するため、本発明の電子部
品の接続構造では、半田バンプの中に金属製の芯部材が
設けられる。
【０００８】また、本発明の別の実施態様では、つづみ
状に形成された半田バンプの内部に金属製の芯部材が設
けられる。
【０００９】本発明の別の実施態様では、用途に応じ
て、芯部材の形状が様々に変形される。
【００１０】本発明の別の実施態様では、第１の電子部
品のパッドに芯部材を取り付ける第１のステップと、第
２の電子部品のパッド上に所定量の半田ペーストを塗布
する第２のステップと、前記半田ペースト内に前記芯部
材を挿入する第３のステップと、前記半田ペーストを加
熱して溶融し、この後冷却して凝固させる第４のステッ
プとを含む電子部品の接続方法が提供される。この電子
部品の接続方法では、前記半田ペーストの塗布量は、前
記第４のステップで溶融したときに表面張力によってつ
づみ状の形状を呈する量である。
【００１１】本発明の別の実施態様では、第１の電子部
品のパッドに芯部材を取り付ける第１のステップと、前
記芯部材に環状の半田を挿入する第２のステップと、前
記芯部材が第２の電子部品のパッド上に位置するよう
に、前記第１の電子部品を第２の電子部品上に位置決め
する第３のステップと、前記環状の半田を加熱して溶融
し、この後冷却して凝固させる第４のステップとを含む
電子部品の接続方法が提供される。この電子部品の接続
方法で、前記環状の半田を構成する半田の量は、前記第
４のステップで溶融したときに表面張力によってつづみ
状の形状を呈する量である。
【００１２】さらに、本発明の電子部品の接続構造で用
いられる半導体デバイスは、ベアチップと、このベアチ
ップのパッドに取り付けられた芯部材とを含む。また、
この半導体デバイスの前記芯部材には、リフローソルダ
リングしたときにつづみ状の半田バンプが形成されるだ
けの量の半田が付着している。
【００１３】
【実施例】図面を参照して、本発明の第１の実施例につ
いて説明する。
【００１４】図１を参照すると、本実施例の電子部品の
接続構造では、半導体チップ１と基板２とが、ハンダバ
ンプ３により接続されている。
【００１５】半導体チップ１は、ベアチップである。半
導体チップ１の一面には、複数のパッド５が設けられて
いる。パッド５は、マトリックス状に配置されている。
パッド５は、積層された金属層によって構成されてい
る。パッド５は、直径１ｍｍの円形である。
【００１６】基板２は、アルミナを母材とするセラミッ
ク基板９と、セラミック基板９上に設けられた有機絶縁
層８とを有する。有機絶縁層８は、セラミック基板９の
半導体チップ１に対向する面に、形成されている。有機
絶縁層８上には、複数のパッド６が設けられている。パ
ッド６は、マトリックス状に配置されている。各々のパ
ッド６は、対応するパッド５に対向する。パッド６は、
積層された金属層により、構成されている。パッド６
は、直径１ｍｍの円形である。
【００１７】ハンダバンプ３は、半導体チップ１のパッ
ド５と、基板２のパッド６とを、電気的および機械的に
接続する。ハンダバンプ３は、つづみ状に形成されてい
る。
【００１８】ハンダバンプ３の内部には、芯部材４が設
けられている。芯部材４は、ハンダ７によって、半導体
チップ１のパッド５に取り付けられている。ハンダ７
は、半導体チップ１のパッド５と、芯部材４とを、電気
的および機械的に接続する。ハンダ７の融点は、ハンダ
バンプ３を構成するハンダ１０よりも高い。次に、ハン
ダバンプ３および芯部材４の形状の詳細について説明す
る。
【００１９】図２（ａ）を参照すると、芯部材４は、円
形の底部４１と、円柱状のピン部４２とから構成されて
いる。底部４１とピン部４２は、一体に形成されてい
る。底部４１の直径Ｌ１は、１．０ｍｍである。底部４
１の厚さＬ２は、０．０１５ｍｍである。ピン部４２の
高さＬ３は、０．０８７５ｍｍである。ピン部４２の直
径Ｌ４は、０．０４７ｍｍである。底部４１とピン部４
２とを接続する部分の断面形状は、半径Ｒ＝０．０１ｍ
ｍの円弧である。
【００２０】図２（ｂ）を参照すると、ハンダバンプ３
の上端および下端の直径Ｌ８は、１．０ｍｍである。ハ
ンダバンプ３の中央部の直径Ｌ５は、０．０７４ｍｍで
ある。ハンダバンプ３の高さＬ６は、０．１ｍｍであ
る。
【００２１】図２（ｃ）を参照すると、ピン部４２の下
端と、パッド６の間の距離Ｌ７は、０．０１２５ｍｍで
ある。
【００２２】以上に示された芯部材４の各部分の寸法
は、適当な範囲内で変えることができる。ピン部４２の
高さＬ３は、０．０５ｍｍ〜０．１ｍｍの範囲内で変え
ることができる。ピン部４２の直径Ｌ４は、０．０２ｍ
ｍ〜０．０８ｍｍの範囲内で変えることができる。ピン
部４２の下端とパッド６の上面の間の距離Ｌ７は、０．
０１ｍｍ〜０．０２ｍｍの範囲内で変えることができ
る。芯部材４の各部分の寸法は、ハンダバンプ３の形成
に適したものに設定される必要がある。より具体的に
は、芯部材４の各部分の寸法は、ハンダの表面張力によ
り、ハンダバンプ３が自然につづみ状になるように定め
なくてはならない。したがって、芯部材４の各部分の寸
法は、ハンダバンプ３を形成するハンダの種類によって
変わる。
【００２３】次に、図１に示された各部材の材料を詳細
に説明する。
【００２４】パッド５およびパッド６の材料は、金また
は銅である。
【００２５】ハンダ７の材料の一例は、金スズハンダで
ある。ハンダ７は、ハンダバンプ３を構成するハンダ１
０よりも高い融点を有するものでなくてはならない。
【００２６】芯部材４の材料は、次の２条件を満たすも
のが好ましい。第１の条件は、ハンダバンプ３を構成す
るハンダ１０よりも、熱膨張係数が小さいということで
ある。第２の条件は、ヤング率がなるべく大きい方がよ
い、ということである。第１の条件は、第２の条件より
も優先する。すなわち、ハンダ１０よりも熱望膨張係数
が小さい材料の中で、ヤング率がなるべく大きいものを
選択すればよい。これらの条件を満たす材料を用いた場
合、接続部に加わる応力が小さくなることが、シミュレ
ーションの結果見いだされている。これらの条件を満た
す材料として、金、銀、銅合金およびコバールなどが挙
げられる。
【００２７】ハンダバンプ３を構成するハンダ１０の材
料の一例は、スズと鉛の共晶ハンダである。ハンダ１０
は、ハンダ７よりも低い融点を持つものでなくてはなら
ない。 次に、好適な材料の組合せについて説明する。
【００２８】パッド５の材料を金とした場合、ハンダ７
の材料は金スズハンダがよい。この組合せのとき、ハン
ダ７のぬれが良好になるためである。
【００２９】芯部材４の材料が金または銀の場合、ハン
ダバンプ３を構成するハンダ１０の材料は、スズ鉛の共
晶ハンダが良い。芯部材４の熱膨張率が、ハンダバンプ
３の熱膨張率よりも小さくなるためである。
【００３０】芯部材４の材料が金または銀であり、ハン
ダ１０の材料がスズ鉛の共晶ハンダの場合、芯部材４に
メッキを施すのがよい。金および銀がハンダ１０中に拡
散するのを防止するためである。好適なメッキ材料とし
て、銅を挙げることができる。 次に、図面を参照し
て、図１の接続構造の形成方法について説明する。
【００３１】図３を参照すると、第１のステップで、半
導体チップ１のパッド５に、芯部材４が取り付けられ
る。必要ならば、芯部材４には、予めメッキが施され
る。芯部材４は、パッド５上に塗布されたハンダ７をリ
フローソルダリングすることにより、取り付けられる。
リフローソルダリングは、フラックスを用いずに行うの
が好ましい。フラックスを使用しないため、フラックス
により生じる半導体チップ１の障害が防止できる。フラ
ックスを用いずにリフローソルダリングを行うために
は、窒素およびアルゴンなどのガス中で操作を行えばよ
い。
【００３２】図４（ａ）を参照すると、第２のステップ
で、基板２のパッド６上にハンダ１０が塗布される。ハ
ンダ１０は、スクリーン印刷法で塗布する。ハンダ１０
の量は、ハンダバンプ３がつづみ状に形成されるように
調節される。
【００３３】ハンダ１０の最適な量は、芯部材４の各部
の寸法や、ハンダ１０の材料によって変わる。特に、ハ
ンダ１０の表面張力は、ハンダ１０の最適量を定める大
きな要因となる。ハンダ１０の最適量を、理論的に予測
するのは極めて困難である。ハンダ１０の最適量は、実
験によって定められる。ハンダ１０の量が多いと、ハン
ダバンプ３は中央部が膨らんだ形状になる。ハンダ１０
の量が少ないと、ハンダバンプ３の上部が、小さくなっ
てしまう。定性的には、芯部材４のピン部４２の直径Ｌ
４が大きいときには、多量のハンダ１０が必要である。
芯部材４のピン部４２の直径Ｌ４が小さいときには、ハ
ンダ１０は少量でよい。
【００３４】図４（ｂ）を参照すると、第３のステップ
で、ハンダ１０の中に芯部材４が挿入される。芯部材４
のピン部４２の下端とパッド６の上面の間が所定の距離
になるように、半導体チップ１の位置が調節される。
【００３５】図４（ｃ）を参照すると、第４のステップ
で、ハンダ１０がリフローソルダリングされる。まず、
ハンダ１０が加熱される。加熱時、半導体チップ１およ
び基板２は水平に固定される。加熱されたハンダ１０は
溶解する。溶解したハンダ１０は、表面張力の効果によ
って、上方に引き上げられる。引き上げられたハンダ１
０は、表面張力の効果によって、つづみ状の形状にな
る。この後、ハンダ１０は冷却される。冷却されたハン
ダ１０は、凝固する。凝固したハンダ１０は、つづみ状
の形状を呈する。
【００３６】次に、本実施例の有効性を検証するための
シミュレーションの結果について説明する。
【００３７】図５（ａ）を参照すると、本シミュレーシ
ョンでは、単独のハンダバンプ３の応力特性がシミュレ
ーションされた。ハンダバンプ３の位置は、基板２の最
外周である。各部材の特性は、図５（ｂ）に示されるも
のに設定した。温度２３℃でハンダバンプ３内の応力は
０であるという制約条件を課した。この制約条件の下
で、温度１２５℃におけるハンダバンプ３内部の応力が
シミュレーションされた。シミュレーション方法は、有
限要素法である。特性の比較を行うため、ハンダバンプ
３とは異なる形状の接続構造の応力特性も、併せてシミ
ュレーションされた。具体的には、（ｉ）中央が膨らん
だ形状のもの、（ｉｉ）つづみ状であるが芯部材４が設
けられていないもの、（ｉｉｉ）芯部材４のみのもの、
（ｉｖ）本実施例のハンダバンプ３の４種類の構造がシ
ミュレーションされた。その結果が図５（ｃ）に示され
ている。
【００３８】図５（ｃ）において、Ｍａｘで示される箇
所は、最大主応力が最大になる部分を示す。この部分に
おける応力を最大応力と呼ぶ。各構造の最大応力の比
が、応力比である。応力比では、（ｉ）の構造の応力を
１とした。この結果、（ｉｉ）の構造の応力比は０．６
２であった。（ｉｉｉ）の構造の応力比は０．６３であ
った。本実施例のハンダバンプ３の応力比は、０．５１
であった。つまり、本実施例のハンダバンプ３は、他の
構造に比べ、温度上昇時に働く応力が小さいことが検証
された。
【００３９】以上のように、本実施例では、ハンダバン
プ３の中に芯部材４が設けられる。このような構造によ
り、温度上昇時に内部に生じる応力を小さくできる、と
いう効果が達成される。また、本実施例の電子部品の接
続構造は、構造が簡単である。さらに本実施例の電子部
品の接続構造は、製造が容易である。
【００４０】次に、図面を参照して、本発明の第２の実
施例について説明する。本実施例の特徴は、芯部材４の
構造にある。
【００４１】図６（ａ）〜（ｆ）には、６種類の芯部材
４の構造が示されている。
【００４２】図６（ａ）に示される構造は、第１の実施
例の芯部材４である。
【００４３】図６（ｂ）に示される構造では、ピン部４
２が尖っている。
【００４４】図６（ｃ）に示される構造では、ピン部４
２の断面が楕円形である。この構造は、パッド５および
パッド６の間隔が微細なときに有効である。
【００４５】図６（ｄ）に示される構造では、ピン部４
２の内部に穴４２５が設けられている。この構造では、
穴４２５内部にハンダ１０が侵入するので、図６（ａ）
の構造よりも、強固な接続が実現できる。
【００４６】図６（ｅ）に示される構造では、ピン部４
２が、ピン部４２１およびピン部４２２で構成されてい
る。ピン部４２１とピン部４２２の間には、間隙が設け
られる。この構造では、ピン部４２１とピン部４２２の
間の間隙にハンダ１０が侵入するので、図６（ａ）の構
造よりも、強固な接続が実現できる。
【００４７】図６（ｆ）に示される構造では、ピン部４
２が、ピン部４２１、ピン部４２２、ピン部４２３およ
びピン部４２４の、４つの部分から構成されている。ピ
ン部４２１〜４２４の間には、間隙が設けられている。
この構造では、ピン部４２１〜４２４の間の間隙にハン
ダ１０が侵入するので、図６（ａ）の構造よりも、強固
な接続が実現できる。
【００４８】以上のように、本実施例では、芯部材４が
様々な構造に形成される。各々の構造は、使用される状
況にしたがって、選択されるべきである。また、各構造
の特徴を組み合わせて、別の構造を形成しても良い。例
えば、図６（ｂ）の構造の特徴と図６（ｅ）の構造の特
徴とを組み合わせることにより、２つの尖ったピン部４
２１およびピン部４２２から、ピン部４２が構成される
構造が得られる。
【００４９】次に、図面を参照して、本発明の第３の実
施例について説明する。本実施例は、ハンダバンプ３の
形成方法に関するものである。この他の構造に関して
は、本実施例の構造は第１の実施例のものと同じであ
る。
【００５０】本実施例の第１のステップは、第１の実施
例のものと同じである。
【００５１】図７（ａ）を参照すると、本実施例の第２
のステップでは、芯部材４のピン部４２に、ハンダリン
グ１１が挿入される。ハンダリング１１は、環状ハンダ
である。ハンダリング１１の中央には、穴１１１が設け
られている。穴１１１がピン部４２に挿入される。ハン
ダリング１１は、つづみ形のハンダバンプ３を形成する
のに適した量の半田で構成されている。
【００５２】図７（ｂ）を参照すると、第３のステップ
では、半導体チップ１が基板２上に位置決めされる。ピ
ン部４２の先端とパッド６の上面の間が、所定の間隔に
なるように半導体チップ１の位置が調節される。
【００５３】図７（ｃ）を参照すると、第４のステップ
では、ハンダリング１１がリフローソルダリングされ
る。このステップは、第１の実施例の第４のステップと
同じである。第４のステップ終了後、つづみ形に形成さ
れたハンダバンプ３が得られる。
【００５４】本実施例では、ピン部４２にハンダリング
１１が挿入される。ハンダリング１１は適量の半田で構
成されている。このため、パッド６に塗布する半田の量
を調節する必要がない。また、図７（ａ）の構造を製品
として出荷することもできる。この場合、これを購入し
たユーザーは、半田の量を調節する必要がない。
【００５５】次に、図面を参照して、本発明の第４の実
施例について説明する。本実施例の特徴は、基板２の構
造にある。本実施例では、芯部材４が基板２のパッド６
に設けられる。
【００５６】図８を参照すると、本実施例の基板２は、
セラミック基板９のみで構成されている。セラミック基
板９の上面にはパッド６が設けられている。パッド６の
上には、芯部材４が取り付けられている。芯部材４は、
ハンダ７によって取り付けられている。パッド６、ハン
ダ７および芯部材４の構造および材料は、第１の実施例
のものと同じである。
【００５７】図９を参照すると、半導体チップ１と基板
２が接続された状態では、パッド５とパッド６とが、ハ
ンダバンプ３で接続される。ハンダバンプ３は、つづみ
形の形状を呈する。
【００５８】本実施例では、芯部材４が基板２に設けら
れる。本実施例では、第１の実施例と同じ効果が達成さ
れる。
【００５９】次に本発明の他の実施態様について説明す
る。
【００６０】本発明の第１の特徴は、ハンダバンプ３の
内部に、芯部材４を設けることにある。本発明の第２の
特徴は、つづみ状のハンダバンプ３の内部に、芯部材４
を設けることにある。本発明の第３の特徴は、表面張力
を利用して、ハンダバンプ３をつづみ形に形成すること
にある。また、本発明の第４の特徴は、用途に応じて、
芯部材４の形状を様々に変形することにある。本発明の
第５の特徴は、ピン部４２にハンダリング１１を挿入す
ることにある。本発明の第６の特徴は、基板２に芯部材
４を設けることにある。
【００６１】本発明の要旨は、これらの特徴にあり、上
述の実施例以外にも様々に実施することができる。例え
ば、第１〜４の実施例の特徴を相互に組み合わせること
もできる。また、本発明の接続構造は、ベアチップ以外
の接続にも、使用することができる。
【００６２】本発明において、ハンダバンプ３を形成す
る半田の量および芯部材４の形状は、適用される状況に
併せて適宜変更されるべきである。
【００６３】
【発明の効果】以上のように、本発明では、ハンダバン
プ３の中に芯部材４が設けられる。このような構造によ
り、温度上昇時に内部に生じる応力を小さくできる、と
いう効果が達成される。この効果は、ハンダバンプ３の
形状をつづみ状とすることで、更に高められる。
【００６４】また、本実施例の電子部品の接続構造は、
構造が簡単である。さらに本実施例の電子部品の接続構
造は、製造が容易である。
【図面の簡単な説明】
【図１】 本発明の第１の実施例の電子部品の接続構造
を示す図。
【図２】 芯部材４の詳細な構造を示す図。
【図３】 第１の実施例の電子部品の接続構造の製造方
法を示す図。
【図４】 第１の実施例の電子部品の接続構造の製造方
法を示す図。
【図５】 （ａ）および（ｂ）は、第１の実施例の電子
部品の接続構造の有効性を検証するシミュレーションの
設定条件を示す図。（ｃ）は、第１の実施例の電子部品
の接続構造の有効性を検証するシミュレーションの結果
を示す図。
【図６】 本発明の第２の実施例の芯部材４の構造を示
す図。
【図７】 本発明の第３の実施例の電子部品の接続構造
の製造方法を示す図。
【図８】 本発明の第４の実施例の電子部品の接続構造
の一部を示す図。
【図９】 本発明の第４の実施例の電子部品の接続構造
を示す図。
【符号の説明】
１ 半導体チップ ２ 基板 ３ ハンダバンプ ４ 芯部材 ４１ 底部 ４２ ピン部 ４２１ ピン部 ４２２ ピン部 ４２３ ピン部 ４２４ ピン部 ４２５ 穴 ５ パッド ６ パッド ７ ハンダ ８ 有機絶縁層 ９ セラミック基板 １０ ハンダ １１ ハンダリング １１１ 穴

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１の電子部品と第２の電子部品とを接
    続する半田バンプと、 この半田バンプの中に設けられた金属製のピン部を有す
    る芯部材とを含み、前記芯部材の前記ピン部が楕円形の
    断面を有することを特徴とする電子部品の接続構造。
  2. 【請求項２】 第１の電子部品と第２の電子部品とを接
    続する半田バンプと、 この半田バンプの中に設けられた金属製のピン部を有す
    る芯部材とを含み、 前記芯部材の前記ピン部の内部に穴が設けられ、この穴
    が前記ピン部の先端に通じていることを特徴とする電子
    部品の接続構造。
  3. 【請求項３】 第１の電子部品のパッドに芯部材を取り
    付ける第１のステップと、 第２の電子部品のパッド上に所定量の半田ペーストを塗
    布する第２のステップと、 前記半田ペースト内に前記芯部材を挿入する第３のステ
    ップと、 前記半田ペーストを加熱溶融した後冷却することにより
    半田バンプを形成する第４のステップとを含むことを特
    徴とする電子部品の接続方法。
  4. 【請求項４】 第１の電子部品のパッドに芯部材を取り
    付ける第１のステップと、 前記芯部材に環状の半田を挿入する第２のステップと、
    前記芯部材が第２の電子部品のパッド上に位置するよう
    に、前記第１の電子部品を第２の電子部品上に位置決め
    する第３のステップと、 前記環状の半田を加熱溶融した後冷却することにより半
    田バンプを形成する第４のステップとを含むことを特徴
    とする電子部品の接続方法。
JP6038289A 1994-03-09 1994-03-09 電子部品の接続構造およびその製造方法 Expired - Lifetime JP2780631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6038289A JP2780631B2 (ja) 1994-03-09 1994-03-09 電子部品の接続構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6038289A JP2780631B2 (ja) 1994-03-09 1994-03-09 電子部品の接続構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07249632A JPH07249632A (ja) 1995-09-26
JP2780631B2 true JP2780631B2 (ja) 1998-07-30

Family

ID=12521160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6038289A Expired - Lifetime JP2780631B2 (ja) 1994-03-09 1994-03-09 電子部品の接続構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP2780631B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1918991B1 (en) * 1996-08-27 2017-04-05 Nippon Steel & Sumitomo Metal Corporation Semiconductor device provided with low melting point metal bumps
US6358630B1 (en) 1997-06-04 2002-03-19 Ibiden Co., Ltd. Soldering member for printed wiring boards
JP3660275B2 (ja) 2001-06-14 2005-06-15 シャープ株式会社 半導体装置およびその製造方法
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
JP2006351589A (ja) * 2005-06-13 2006-12-28 Sony Corp 半導体チップ、電子装置及びその製造方法
FR2928033B1 (fr) * 2008-02-22 2010-07-30 Commissariat Energie Atomique Composant de connexion muni d'inserts creux.
FR2949172B1 (fr) * 2009-08-13 2011-08-26 Commissariat Energie Atomique Assemblage hermetique de deux composants et procede de realisation d'un tel assemblage
JP2012109822A (ja) * 2010-11-18 2012-06-07 Casio Comput Co Ltd パッチアンテナ及びその実装方法
US8830127B2 (en) 2010-11-18 2014-09-09 Casio Computer Co., Ltd Patch antenna and method of mounting the same
US8674496B2 (en) 2012-02-17 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for fine pitch PoP structure
TW201432826A (zh) * 2013-02-01 2014-08-16 Chipbond Technology Corp 半導體封裝製程及其結構
JP5862584B2 (ja) * 2013-03-08 2016-02-16 株式会社村田製作所 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置
WO2024014314A1 (ja) * 2022-07-13 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置、実装基板及び電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057957A (ja) * 1983-09-09 1985-04-03 Hitachi Micro Comput Eng Ltd 接続構造
JP2782914B2 (ja) * 1990-04-26 1998-08-06 日本電気株式会社 バンプ電極結合の形成方法
JP2997563B2 (ja) * 1990-10-12 2000-01-11 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JPH07249632A (ja) 1995-09-26

Similar Documents

Publication Publication Date Title
US5640052A (en) Interconnection structure of electronic parts
US6232147B1 (en) Method for manufacturing semiconductor device with pad structure
EP0532297B1 (en) Process for flip-chip connection of a semiconductor chip
JP3146345B2 (ja) バンプチップスケール半導体パッケージのバンプ形成方法
US5477419A (en) Method and apparatus for electrically connecting an electronic part to a circuit board
JP2780631B2 (ja) 電子部品の接続構造およびその製造方法
US6214156B1 (en) Semiconductor device mounted on board by flip-chip and method for mounting the same
JPH0817860A (ja) 電子部品の製造方法
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
US5115964A (en) Method for bonding thin film electronic device
JPS59996A (ja) 基板の接続構造
JP2004140195A (ja) 半導体装置及びその製造方法
JP2004266074A (ja) 配線基板
JP2000091371A (ja) 半導体装置およびその製造方法
JP2581456B2 (ja) 部品の接続構造及びその製造方法
JPH0258793B2 (ja)
JP3180041B2 (ja) 接続端子及びその形成方法
JPH118250A (ja) 半導体集積回路装置およびその製造方法
JPH08316619A (ja) プリント配線板及びその製造方法
JPH07153796A (ja) 半導体実装装置およびその製造方法
JP2856197B2 (ja) Ｂｇａ接続構造
JPH05144821A (ja) 半導体装置
JP2001102477A (ja) 回路搭載用支持板の製造方法及び回路搭載用支持基板及び電子部品
KR100233862B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980414