JP2997563B2

JP2997563B2 - 半導体装置

Info

Publication number: JP2997563B2
Application number: JP3126406A
Authority: JP
Inventors: 雄近藤; 雅之斉藤; 浩山田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-10-12
Filing date: 1991-05-30
Publication date: 2000-01-11
Anticipated expiration: 2015-01-11
Also published as: JPH05343471A

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【０００２】

【産業上の利用分野】本発明は半導体装置に係り、特に
所要の回路基板面にバンプを介して半導体素子チップを
フェイスダウンで実装して成る半導体装置に関する。

【０００３】

【従来の技術】電子機器の小形化、薄形化、高機能化に
伴って、回路基板面上に半導体素子チップを高密度に実
装する手段が必要となっている。その１手段として、半
導体素子チップをフリップチップの状態で、回路基板面
上にフェイスダウンで取り付ける（実装する）方法が有
効である。この方法においては、一般的に半導体素子チ
ップの電極パッド上に、電気メッキなどの方法によって
突起形状の半田バンプを先ず形成する。たとえば図６お
よび図７にそれぞれ断面的に示すごとく、半導体素子チ
ップ１の電極パッド1a面上にバリアメタル層2aおよび半
田2bを電気めっき、ディップ、蒸着なとによって被着
し、マッシュルームバンプ２もしくはストレートウオー
ルバンプ２′のバンプを形成する。この場合、低温での
接続を可能にするため、前記マッシュルームバンプ２、
もしくはストレートウオールバンプ２′面上に低融点の
金属（合金を含む）を被覆・積層することも試みられて
いる。なお、図６および図７において、３はパッシベー
ション膜を示す。

【０００４】一方、回路基板の主面に設けられている接
続パッドは、半田ぬれ性のよい材料、たとえば銀パラジ
ウム、銀白金、銅、ニッケルなどで構成されており、さ
らに半田がメッキされている場合もある。その後、前記
半導体素子チップ１の電極バンプ1aと回路基板４の接続
パット4aとを位置を合わせしてマウントし、リフロー接
続をする。図８は上記の方法で、半導体素子チップ１を
回路基板４に実装した場合において、両者が成す接続部
の構造を断面的に示す。なお、一般には半導体素子チッ
プ１と回路基板４との熱膨脹率の違いからくる応力が、
両者の接続（接合）に関与するバンプ２（２′）に集中
するのを避けるため、半導体素子チップ１と回路基板４
との間に樹脂層５が充填、配置される。この充填・樹脂
層５の配置によって、前記熱膨脹が原因で起こる不良な
いし故障をある程度減少できるが、十分とは言えない。
特に半導体素子チップ１と回路基板４の熱膨脹率が大き
く違う場合には、回路基板４、バンプ２（２′）および
充填・樹脂層５の３者で成す界面、すなわち図８に示し
た矢印の部分に応力が集中し、半田バンプ２（２′）が
破損する。そして、この半田バンプ２（２′）は、前記
半導体素子チップ１と回路基板４との間の電気的な接続
とともに、機械的な接続を行っているため、半田バンプ
２（２′）の破損は、直ちに電気的特性に影響が現れ、
半導体装置の不良ないし故障となる。

【０００５】上記熱膨脹に起因する不良ないし故障の解
消策として、たとえば(a) シリコンの熱膨脹係数に近い
熱膨脹係数を有する材料で回路基板を構成する（チップ
・オン・ウェハー）こと、(b) 熱ストレスによる破断不
良の発生箇所が、バンプ２（２′）と半導体素子チップ
１とが接する界面付近にあることに注目して、前記バン
プ２（２′）形状を鼓状に形成すること、あるいは(c)
ポリイミドテープ層を介在させてバンプを積層構造に
し、熱ストレス耐性を付与することなどが試みられてい
る。

【０００６】

【発明が解決しようとする課題】しかしながら、前記手
段の場合は次のような問題がある。すなわち、前記(a)
の実装する半導体素子チップの熱膨脹係数に合わせた材
料で回路基板を構成することは、回路基板の製造に複雑
な工程を要するためコストアップとなる。また、(b) の
バンプ形状を鼓状に形成する場合は、前記バンプを溶融
させた状態で半導体素子チップと回路基板とを引き離
し、バンプ形状を鼓状化するため引き離し距離を十分に
計算・設定しないと、所要の形状を保持し得ないばかり
でなく、接続不良を招来し易いという問題がある。さら
に、(c) のバンプ構造を積層化するには、いわゆるバン
プシーと呼称されるものを別に作ったりするため製造に
複雑な工程を要しコストアップとなるばかりでなく、接
続の信頼性が劣るという問題がある。

【０００７】さらにまた、前記半導体素子チップ１をフ
ェイスダウンで実装した構成の場合は、半導体素子チッ
プ１の発熱面が回路基板４面に対向するため、発熱した
熱量が半導体素子チップ１に蓄積し易いため、所定の機
能を十分に呈し得ないことがしばしば生じる。このよう
な発熱問題に対する対策としては、たとえば半導体素子
チップ１裏面に放熱フィンを設けたり、あるいは熱伝導
性の良好なメタル片（Cu片など）を半田バンプ２、２′
中に埋め込み放熱性を付与することなども行なわれてい
る。しかし、これらの手段は、半導体装置の薄形化ない
し小形化を損なうばかりでなく、接続の信頼性や機能的
な点（Cuと半田バンプとの合金化による高抵抗化など）
で問題があり実用上、十分満足し得るものでない。

【０００８】本発明は上記事情を考慮してなされたもの
で、半導体素子チップのフェイスダウン実装による信頼
性の高い半導体装置の提供を目的とす。すなわち、半導
体素子チップを、熱膨脹係数の異なる回路基板にフェイ
スダウン方式で実装してなる半導体装置において、繁雑
な工程を要せずに構成でき、かつ熱ストレスに起因する
バンプ領域での破断現象などが解消され、またすぐれた
放熱性を呈する半導体装置の提供をその目的とするもの
である。

【０００９】［発明の構成］

【００１０】

【課題を解決するための手段】本発明は上記目的を達成
するために、バンプを２重構造とした事を骨子とするも
のである。すなわち、本発明は主面に所要の接続パッド
を有する回路基板と、前記回路基板の接続パッドにバン
プを介してフェイスダウンで実装された半導体素子チッ
プとを備えた半導体装置において、前記バンプは半導体
素子チップの電極パッドと回路基板の接続パッドとを電
気的に接続する第１の金属および前記第１の金属の周面
を一体的に被覆する第２の金属層から成り、かつ第１の
金属のヤング率もしくは熱伝導係数が第２の金属のヤン
グ率もしくは熱伝導係数より大きいものに選択・設定さ
れていることを特徴とする。

【００１１】さらに好ましくは、前記バンプの外周面領
域を絶縁性の樹脂で浸透・硬化により封止した半導体装
置であり、またこのような構成の半導体装置は、半導体
素子チップを、バンプを介してフェイスダウンで回路基
板面に設置（実装）する半導体装置の製造方法におい
て、たとえば半導体素子チップの電極パッドに対応する
領域の中央部が開口するレジストマスクを配置し、第１
の金属（単一金属もしくは合金）を、前記開口部に充填
・配置して電極パッド面に接続させた後、前記レジスト
マスクの開口部を拡大化させて、前記充填・配置した第
１の金属外周部に、第２の金属（単一金属もしくは合
金）を一体的に充填・配置して同心円的に２重構造のバ
ンプを形成した後、回路基板面上のパッド面に前記２重
構造のバンプを位置合わせし、両者を加熱・圧着して接
合することにより、容易に製造し得る。

【００１２】

【作用】本発明によれば、回路基板のパッドと半導体素
子チップの電極パッドとの接続に関与するバンプが、内
側の金属からその外側の金属と段階的にヤング率もしく
は熱伝導係数が変化する構成を成している。したがっ
て、段階的にヤング率が変化する構成の場合は、バンプ
部領域における応力がより分散されて一ヵ所に集中しに
くくなり、半導体素子チップと回路基板の熱膨脹の差に
よる不良の発生が容易に回避ないし解消される。一方、
熱伝導係数が変化する構成の場合は、熱伝導係数が比較
的大きい内側の金属（第１の金属）によって、半導体素
子空の発熱は回路基板に容易に放熱されるため、蓄熱に
による半導体素子の機能低下ないし故障などが回避ない
し解消されるばかりでなく、薄形化なども可能となる。
つまり、いずれの場合も信頼性の高い半導体装置として
機能する。

【００１３】さらに、上記構成において第１の金属とし
て融点が比較的高いものを、第２の金属として融点が比
較的低いものを選択し、第１の金属の融点よりも低温
で、かつ第２の金属の融点よりも高温で加熱・圧着して
接合した場合は、バンプの一部を構成する第２の金属が
下地となる金属界面まで広がり、半導体素子の電極パッ
ドとの接触角が90°未満になり、熱ストレスなどに対す
る信頼性の高い接続が達成される。

【００１４】

【実施例】以下、本発明の詳細を図示の実施例によって
説明する。

【００１５】実施例１図１は本発明の係る半導体装置の要部構成例を断面的に
示したもので、１は半導体素子チップ、４は回路基板で
ある。しかして、前記半導体素子チップ１は、回路基板
４面に２重構造を有するバンプ６を介してフェースダウ
ンに実装（設置）された構成を成している。すなわち、
半導体素子チップ１は表面部に設けられているたとえば
Alから成る電極パッド1aを、回路基板４面にたとえば金
ペーストを印刷・焼成して形成した接続パッド4aに対応
させて、円筒状のAu 6a およびこの円筒状のAu 6a の外
周に同心円的に一体配置されたIn層 6b から成る２重構
造を有するバンプ６を介してフェースダウンに実装され
ている。なお、図１において、５は前記実装されている
半導体素子チップ１と回路基板４面との間に含浸・硬化
（充填・配置）し、バンプ接合部を封止する樹脂層であ
る。

【００１６】上記構成においては、２重構造を有してい
るバンプ６は、内側のAu 6a （金バンプ）が、半導体素
子チップ１面上のAlパッド1aと配線基板４面上の接続パ
ッド4aとそれぞれ電気的に接続している。また、前記内
側の金バンプ6aの外周面をほぼ完全に覆うIn系合金バン
プ6bが、前記金バンプ6aと回路基板４面上の接続パッド
4aとを電気的、機械的な接続に関与している。

【００１７】次に上記構成の半導体装置の製造方法につ
いて説明する。

【００１８】先ず、半導体素子チップ１面のAlパッド
1a上に、たとえばボールボンディング法によって金ボー
ルを形成し、ワイヤーを切断して金バンプ6aとする。一
方、回路基板面上には、たとえば金ペーストを印刷・焼
成して所要のパターンを形成し、接続パッド4a部にIn系
ペーストを印刷・リフローしてIn系合金バンプ6bを形成
する。ここで形成した金バンプ6aは直径が約0.10mmの円
筒（円柱）形で、In系合金バンプ6bは直径が約0.15mmの
半球形である。しかる後、前記金バンプ6aとIn系合金バ
ンプ6bとを位置合わせし、加熱・圧着すると、金バンプ
6aがIn系合金バンプ6bにめり込むようにして、図１に図
示した構造が実現する。

【００１９】図２は前記半導体装置の構成における加熱
温度と接続抵抗の関係を示したもので、図２からみて明
らかなようにバンプ材料のうち、より融点の低いIn系合
金の融点ｔよりも高い温度では接続抵抗が増加してお
り、これはAu 6a がIn系合金7bに拡散して新たな合金を
形成するためである。したがって、バンプ加熱・圧着後
のすべての製造工程は、これより低い温度のプロセスで
なされる。

【００２０】図３は前記構成の半導体装置において、バ
ンプ７の高さと接続抵抗の関係を示したもので、加熱・
圧着条件の温度をIn系合金6bの融点以下の温度に固定
し、加圧力を変えることによってバンプの高さを変化さ
せた。ここで、高さｈはAuバンプ6aと回路基板４面上の
接続パッド4aとの高さの和である。したがって、ｈより
小さい領域で、図１に示したような本発明の構造をとっ
ている。しかし、ｈより大きい領域では図９に示すよう
な断面構造になる。この領域では、Auバンプ6aと回路基
板４面上の接続パッド4aとの間にIn系合金バンプ6bが存
在しており、本発明の場合とは異なった構造になってお
り、接続抵抗も高く、信頼性も低かった。このように、
上記の構造を実現するためには、加熱・圧着の際の温度
や圧力といった条件が重要な要素となる。

【００２１】実施例２図４は本発明の係る半導体装置の他の要部構成例を断面
的に示したもので、１は半導体素子チップ、４は回路基
板である。しかして、前記半導体素子チップ１は、回路
基板４面に２重構造を有するバンプ７を介してフェース
ダウンに実装（設置）された構成を成している。すなわ
ち、半導体素子チップ１は表面部に設けられているたと
えばAlから成る電極パッド1aを、回路基板４面にたとえ
ば金ペーストを印刷・焼成して形成した接続パッド4aに
対応させて、円柱状のCu 7a およびこの円柱状のCu 7a
の外周に同心円的に一体配置されたPb/Sn=60/40 の共晶
半田7bから成る２重構造を有するバンプ７およびバリア
メタル８を介してフェースダウンに実装されている。な
お、図１において、３は前記実装されている半導体素子
チップ１面に形成されているパッシベーション膜
（層）、９は回路基板４面に設けられている絶縁層をそ
れぞれ示す。

【００２２】上記構成においては、２重構造を有してい
るバンプ７は、内側のCu（銅バンプ） 7a およびPb/Sn=
60/40 の共晶半田7bが、それぞれバリアメタル８を介し
て、半導体素子チップ１面上のAlパッド1aと配線基板４
面上の接続パッド4aと電気的、機械的に接続している。

【００２３】次に図５(a) 〜(i) の断面図を参照して上
記構成の半導体装置の製造方法について説明する。図５
(a) 〜(i) は製造手段の実施態様を模式的に示したもの
で、先ず、半導体素子チップ１のAlパッド1a形成面上
に、前記Alパッド1aを露出させてパッシベーション膜３
が形成され、さらにその面上にたとえばTi/Cu を全面蒸
着してバリアメタル層８を形成する（図５(a) ）。次い
で、前記形成したバリアメタル層８上に、厚膜レジスト
AZ4903 （ヘキストジャパン社、商品名）をスピンコー
トし、膜厚50μm 程度のレジスト層10を形成した後、露
光・現像により、100 μm □の開口（露出面）を有する
電極パッド1aよりも一辺が40μm 小さい60μm の寸法で
開口部11をレジスト層10に形成する（図５(b) ）。

【００２４】前記により、電極パッド1aに対応する部分
の一部を選択的に開口11した後、無紫外光の下で、硫酸
銅250g/lおよび硫酸（比重1.84）50g/l から成る溶液に
浸漬して、浴温度25℃で前記バリアメタル層８を成すTi
/Cu を陰極とし、また高純度銅を陽極とし、電流密度 5
A/dm²印加して緩やかに攪拌しながら、前記開口部11に
銅(Cu)8aを35μm めっきした（図５(c) ）。次いで、前
記レジスト層10に再度、露光・現像処理を施して、前記
めっきにより被着した銅(Cu)7aの外周領域を選択的に除
去して、一辺の寸法100 μm にレジスト層11を開口11′
させた（図５(d))。その後、めっき浴を全スズ40g/l
、第１スズ35g/l 、鉛44g/l 、遊離ホウ酸40g/l 、ホ
ウ酸25g/l およびニカワ3.0g/lから成る溶液に変え、浴
温度25℃でバリアメタル層８を成すTi/Cu を陰極とし、
また40% スズを陽極として、電流密度3.2A/dm ²印加し
て緩やかに攪拌しながら、前記開口部11′にPb/Sn=40/6
0 の合金8bを35μm めっきした（図５(e) ）。こうし
て、半導体素子チップ１面の電極パッド1a面上にバリア
メタル層８を介して２重構造のバンブ７を形成した後、
レジスト層10をアセトンで溶解除去した（図５(f) ）。

【００２５】次に、前記半導体素子チップ１面に形成さ
れた２重構造のバンブ７より大きい寸法の120 μm で、
２重構造のバンブ７の外周面20μm 幅を、再度ポジレジ
ストOFPR-800 （東京応化社、商品名）で被覆し、これ
をマスクとして過硫酸アンモニウム、硫酸およびエタノ
ールから成る混合溶液で露出しているバリアメタル層８
の一部を成すCuを、またEDTA、アンモニアおよび過酸化
水素から成る混合液で露出したバリアメタル層８の一部
を成すTiをそれぞれエッチング除去した後、アセトン
で、前記ポジレジストマスクを溶解除去した（図５(g)
）。

【００２６】上記によって、所要の２重構造型パンブ７
を形設した半導体素子チップ１を、回路基板４に対して
フェースダウンの位置関係に所要のコレット（図示せ
ず）で保持して、前記バンプ７と回路基板４面の接続パ
ッド4aとを、たとえばハーフミラーを用いる位置合わせ
手段によって、位置合わせして互いに対応するバンプ７
と接続パッド4aとを接触させる（図５(h) ）。このと
き、回路基板４は加熱機構を有するステージ上に載置さ
れ、前記バンプ７を形成する共晶半田（Pb/Sn)7bの融点
よりも高温で、第１の金属7aであるCuの融点よりも低温
である280 ℃程度に予備加熱されている。一方、前記半
導体素子チップ１を保持するコレットも、ステージ温度
（280 ℃）と同じ温度の窒素雰囲気中で加熱して、バン
プ７を形成する共晶半田（Pb/Sn)7bを溶融させることに
よって、半導体素子チップ１を回路基板４面に電気的に
接続・実装した（図５(i) ）。次いで、前記実装した半
導体素子チップ１を被覆するように、半導体素子チップ
１と回路基板４との間（隙間）にシリコーン樹脂５を充
填・硬化して半導体装置を構成した。

【００２７】上記構成した半導体装置に実装された半導
体素子チップの熱抵抗を評価したところ、回路基板がア
ルミナ基板の場合において、5mm □の半導体素子チップ
で自然冷却により20℃/Wの値であった。この値は前記バ
ンプを Cu のみで形成した構成の半導体装置の場合が40
℃/Wであるのに対し、２倍の放熱特性を呈することにな
る。一方、前記バンプを共晶半田（Pb/Sn)のみで形成し
た構成の半導体装置の場合、熱抵抗値を20℃/Wにするた
めには、実装した半導体素子チップの裏面に５枚のフィ
ンをゆうする放熱フィンを配設する必要があり、この放
熱フィンを配設した場合に比べて半導体装置の厚みが1/
10程度に減少する。

【００２８】また、シリコンの熱膨脹係数3.5 ×10^-6／
℃の約２倍に相当する（熱膨脹係数6.0 〜6.5 ×10^-6／
℃）アルミナ系の回路基板に実装して、前記図５に図示
する構成とした半導体装置の場合において、バンプと電
極パッド／接続パッドとの接触角がいずれも60°で、温
度サイクル試験（-55 ℃(30min) 〜25℃( 5min) 〜150
℃(30min) 〜25℃( 5min) ）を3000サイクル行っても接
続箇所には破断の発生が認められなかった。さらに、高
温高湿保存試験を行ったところ、3000 H経過まで故障は
認められず、前記のように半導体素子チップ１と回路基
板４との間（隙間）にシリコーン樹脂などを充填・硬化
して構成した半導体装置の場合は、5000H経過まで故障
は認められなかった。

【００２９】本発明は上述した実施例に限定されるもの
ではない。

【００３０】たとえば、第１の実施例において、半導体
素子チップ上のバンプ形成の方法はボールバンプ法に限
られるものではなく、メッキ法でも可能である。その場
合、半導体チップのAlパッド上にはバリアメタルとして
Ti-Wの層を形成した後、金の電解メッキが施される。ま
た、回路基板上の接続パッドは、金の厚膜以外に勿論他
の金属を用いて形成してもよいし、薄膜でも可能であ
り、その形成方法も蒸着やスパッタなどが考えられる。
その上に形成されるバンプについてもIn系合金に限定さ
れるものではなく、形成方法もメッキや蒸着でも可能で
あり、外側の金属（すなわち第２の金属）も、Inの他、
Pb、Bi、Sn、Cdのうち少なくとも１種以上を含む合金で
あってもよい。

【００３１】封止に用いた樹脂もシリコーン系に限られ
ず、たとえばアクリル系でも、エポキシ系でも封止効果
があり、絶縁性の樹脂であれば特に限定はしないが、バ
ンプに用いられる金属に比較してヤング率の低いものが
望ましい。また、バンプを構成する２種類の金属のうち
低い方の融点より高い温度を必要とするような工程を含
まないようにすることが好ましい。さらに、半導体素子
チップが固体撮像素子チップであり、前記配線基板が可
視光領域で透明な基板である場合に、本発明は特に有効
である。

【００３２】さらにまた、第２の実施例の構成におい
て、２重構造のバンプ８成す第１の金属8aおよび第２の
金属8b派、それぞれCuやPb/Sn 共晶半田に限定されるも
のでなく、たとえばCu合金やPb/Sn にIn,Sb などを添加
した成分であってもよく、要は第２の金属に対して、第
１の金属として熱伝導係数が高い関係に、もしくは第２
の金属に対して、第１の金属として融点が高い関係に選
択設定すればよいし、また２重構造を成す両者の厚みも
前記例示の数値に限定されない。さらに、前記バリアメ
タル層を陰極としての電気めっきによる２重構造のバン
プ形成に当たり、このバリアメタル層の構成（寸法、厚
さ、材料など）も前記例示に限定されるものでなく、電
気めっきによらずたとえば化学めっきなど他の手段で形
成してもよいし、構造的には第２の金属層が実質的に第
１の金属の外周面を被覆した形態を採っていればよい。
勿論回路基板もアルミナ系に限らず、たとえばシリコン
系などであってもよい。

【００３３】その他、本発明の要旨を逸脱しない範囲で
種々変形した構成で実施し得る。

【００３４】

【発明の効果】以上詳述したように、本発明に係る半導
体装置によれば、半導体素子チップと回路基板の熱膨脹
の差による不良発生、半導体素子チップが発生する熱の
蓄積による不良発生、あるいはバンプ接続部における熱
ストレスによる破断発生などが容易に、かつ確実に解消
ないし防止されている。つまり、電気的・機械的に信頼
性の高い接続が形成され、しかも薄形化ないし小形化の
図られた半導体装置の実現、提供が可能となる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の要部構成例を示す断
面図。

【図２】本発明に係る半導体装置においてバンプ接続形
成工程での加熱温度と接続抵抗の関係を示す曲線図。

【図３】本発明に係る半導体装置におけるバンプの高さ
と接続抵抗の関係を示す曲線図。

【図４】本発明に係る半導体装置の他の要部構成例を示
す断面図。

【図５】本発明に係る半導体装置の製造方法の一実施態
様例を模式的に示すもので、ａは半導体素子チップの電
極パッド面上にバリアメタル層を形成した状態を示す断
面図、ｂは２重構造のバンプを形成する第１の金属を電
気めっきするためマスキングした状態を示す断面図、ｃ
は２重構造のバンプを形成する第１の金属を電気めっき
した状態を示す断面図、ｄは２重構造のバンプを形成す
る第２の金属を電気めっきするためのマスキング状態を
示す断面図、ｅは２重構造のバンプを形成する第２の金
属を電気めっきした状態を示す断面図、ｆは２重構造の
バンプを形成後のマスキングを除去した状態を示す断面
図、ｇはバリアメタル層を選択的にエッチング除去した
状態を示す断面図、ｈは半導体素子チップを回路基板面
にフェースダウンに配置した状態を示す断面図、ｉは半
導体素子チップを回路基板面にフェースダウンに実装
（バンプ接続）した状態を示す断面図。

【図６】従来の半導体素子チップ面に形成されているバ
ンプの構造例を示す断面図。

【図７】従来の半導体素子チップ面に形成されているバ
ンプの他の構造例を示す断面図。

【図８】従来のフェースダウン方式で半導体素子チップ
をバンプ接続した場合の構造を模式的に示す断面図。

【図９】本発明外の接続条件により半導体素子チップを
バンプ接続した場合の構造を模式的に示す断面図。

【符号の説明】

１…半導体素子チップ 1a…電極パッド２、２′
…バンプ３…パッシベーション膜４回路基板
4a…接続パッド５…充填樹脂層６、７…２重構造のバンプ 6a,7a …第１の金属
6b,7b …第２の金属８…バリアメタル層９…絶縁層 10…レジスト
（マスク）層 11,11 ′…レジスト（マスク）開口部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平１−123440（ＪＰ，Ａ) 特開平１−238044（ＪＰ，Ａ) 特開昭62−160744（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/60

Claims

(57)【特許請求の範囲】

【請求項１】主面に所要の接続パッドを有する回路基
板と、前記回路基板の接続パッドにバンプを介してフェ
イスダウンに実装された半導体素子チップとを備えた半
導体装置において、前記バンプは前記半導体素子チップの電極パッドおよび
前記回路基板の接続パッドに各端面が接触する第１の金
属と前記第１の金属の周面を一体的に被覆する第２の金
属とからなり、かつ前記第１の金属のヤング率が前記第
２の金属のヤング率より大きいことを特徴とする半導体
装置。
【請求項２】主面に所要の接続パッドを有する回路基
板と、前記回路基板の接続パッドにバンプを介してフェ
イスダウンに実装された半導体素子チップとを備えた半
導体装置において、前記バンプは前記半導体素子チップの電極パッドおよび
前記回路基板の接続パッドに各端面が接触する第１の金
属と前記第１の金属の周面を一体的に被覆する第２の金
属とからなり、かつ前記第１の金属の熱伝導係数が前記
第２の金属の熱伝導係数より大きいことを特徴とする半
導体装置。
【請求項３】前記バンプは前記第２の金属層が前記第
１の金属の露出周面をほぼ完全に被覆していることを特
徴とする請求項１もしくは請求項２記載の半導体装置。