JPH11186335A - 回路基板とその製造方法及びこれを用いた電子機器 - Google Patents

回路基板とその製造方法及びこれを用いた電子機器

Info

Publication number
JPH11186335A
JPH11186335A JP35760097A JP35760097A JPH11186335A JP H11186335 A JPH11186335 A JP H11186335A JP 35760097 A JP35760097 A JP 35760097A JP 35760097 A JP35760097 A JP 35760097A JP H11186335 A JPH11186335 A JP H11186335A
Authority
JP
Japan
Prior art keywords
connection
electrode
resin layer
lsi
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35760097A
Other languages
English (en)
Inventor
Yasunori Narizuka
康則 成塚
Hiroyuki Tenmyo
浩之 天明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP35760097A priority Critical patent/JPH11186335A/ja
Priority to PCT/JP1998/005865 priority patent/WO1999034435A1/ja
Publication of JPH11186335A publication Critical patent/JPH11186335A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/054Continuous temporary metal layer over resist, e.g. for selective electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0577Double layer of resist having the same pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder

Abstract

(57)【要約】 【課題】 配線基板の接続端子を他の配線基板の接続端
子と接続するにあたり、加熱による接続工程において発
生する熱応力に起因する接続不良の発生を、低コストで
防止できる基板の構造及び製造方法を提供すること。 【解決手段】 接続部を厚い金属膜で構成することで、
金属膜がせん断力により変形しやすくし、これにより接
続部の破壊及び信頼性の低下を防ぐ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LSIを基板上に
搭載して機能させる電子機器全般に関する配線基板(回
路基板)の構造及びその製造方法に係り、特に、信頼性
を要求される電子機器に最適な配線基板の構造及びその
製造方法に関する。
【0002】
【従来の技術】従来は、LSIを配線基板上に接続する
方法としては、LSIの接続端子数がそれほど多くない
こと及び接続ピッチもそれほど狭くないために、ワイヤ
ーボンディング(WB)又はテープオートメーテッドボ
ンディング(TAB)で接続する方法が主流であった。
これらの方法は、LSIの接続電極と配線基板上の接続
電極の間を柔軟性のある配線で接続していたために、接
続時及び接続後の熱工程におけるLSIと配線基板との
熱膨張係数差による断線等の不良発生は、殆どなかっ
た。これは、WB法であれば、Au,Al,Cu等の金
属の極細線が柔軟に変形すること、TABであれば、接
続端子は配線と共に柔軟な樹脂シート上に形成されてい
ることにより、やはり外力に対して柔軟に変形すること
で、接続部の破壊を防ぐことができたためである。しか
しながら、これらの接続方法は、その接続法そのものに
起因して接続端子がLSI端子の4辺にのみ配設せざる
を得ず、近年の端子数の増加による端子ピッチの狭ピッ
チ化に対して十分な対応ができないという欠点がある。
【0003】これに対応できる接続方法として、エリア
アレイ配設とはんだボールによる接続を組み合わせた接
続法があり、従来よりコントロールド・コラプス・ボン
ディング(CCB)、又はコントロールド・コラプス・
チップ・コネクション(C4)と呼ばれ、大形計算機等
の限られた製品にのみ適用され、実績もある。しかし、
この接続法は、基板及びLSIの接続端子を微小なはん
だボールだけで直接接続するため、LSIと配線基板間
に熱膨張係数の差がある場合は、はんだ接続のための熱
工程における熱応力のため、接続後に接続部分が破壊さ
れる。これを防ぐために、基板の熱膨張係数がLSIの
熱膨張係数に合うように基板の材料を選定する必要があ
り、基板の製造コストを大きく増加させ、さらにはプロ
セスが難しくなるために、歩留まりが下がる等の弊害が
あり、高価格且つ生産数量が少ない製品のみに適用され
ていた。
【0004】上記のような欠点を克服し、エリアアレイ
配設によるLSI及び配線基板の電極の相互接続を行う
ために、LSIと基板の間に樹脂を流し込み、この樹脂
の接着性によりLSI全体を基板に対して固定すること
で、熱応力が接続端子にだけ集中することを防ぐ接続法
が提案され、一部では実用化が始まっている。この樹脂
はアンダーフィル材と呼ばれ、これによりエリアアレイ
配設によるLSI及び配線基板の電極の相互接続の適用
範囲が広がった。しかし、この方法でも、極端に膨張係
数が異なる場合、例えばプリント配線基板上にLSIを
直接接続する等の場合は、熱応力の分散効果が不足する
ため、熱応力が比較的小さい小型のLSIにのみ適用さ
れており、未だ十分とは言えない。
【0005】近年は、LSIの集積度が急速に向上して
おり、これに伴いLSIの大きさも大きくなる傾向にあ
る。特にロジックLSIにおいてはこの傾向が顕著であ
り、最先端のロジックLSIでは10mm角を越えるよ
うになって来た。この傾向は今後も続き、20mm角程
度のLSIの出現も予想されている。このような状況に
対処するため、LSIと配線基板との間に熱膨張係数が
両者の中間のチップキャリアをいれ、LSIは一旦チッ
プキャリアの上部電極にはんだ接続され、チップキャリ
アの下部電極を基板の接続電極にはんだ接続する方法が
提案されている。この方法と上記アンダーフィルとの組
み合わせにより、エリアアレイ配設によるLSI及び配
線基板の電極の相互接続の適用対象が、かなり広がって
きた。しかし、この方法は特定の熱膨張係数のチップキ
ャリアが別個に必要となる上に、接続工程も2回に増え
る等、コスト面及び接続技術の面でかなり不利となるた
め、一般的に広がるには至っていない。
【0006】このような欠点を克服するために、図18
に示した特開昭64−68935号公報に開示された技
術のように、接続電極1を含めた基板2上に感光性の樹
脂層3を被覆し、接続電極1上に微小な樹脂の穴4を多
数形成し、この微小な穴4をめっき膜5で埋め込み、樹
脂層3上に突き出た部分を利用して熱圧着法又は超音波
ボンディング法により、LSIを接続する方法が考案さ
れている。この例では、接続に寄与するのは微小な穴に
充填された微細なめっき膜5のみであるため、接続面積
が小さく接続抵抗が高い上に、接続強度が低いという欠
点がある。また、接続工程においても柔軟な樹脂層3表
面に点々と顔を出しているめっき膜5に接着を行うた
め、超音波ボンディングが困難であることや、樹脂層3
にも熱が直接かかるために十分に高温にできず、熱圧着
も事実上うまくゆかない。従って、この例では接続法に
も問題がある。また、応力を緩和するためには、剪断力
が働く方向、つまり基板2表面と平行な方向に対して動
きやすい状態になっている必要があるが、この例では樹
脂層3が電極1上及びその周辺の広い面積を覆っている
ため、樹脂及び微細化されためっき膜は柔らかくとも、
広い面積にわたる樹脂層3全体を動かす必要があるため
に変形抵抗が大きくなってしまい、容易に変形しない。
従って、接続部分に柔軟性を付与して応力を緩和するた
めには、更に工夫が必要であることが判った。
【0007】
【発明が解決しようとする課題】本発明は上述した従来
技術のもつ問題点に鑑みなされたもので、その目的とす
るところは、加熱することで配線基板とLSIを接続す
るにあたり、チップキャリア等の補助的基板などを使わ
ずに、信頼性良く接続できる基板構造及びその製造方法
を提供することにある。
【0008】
【課題を解決するための手段】加熱することで基板とL
SIを接続する方法として、前記のはんだボールを用い
た方法に加え、最近では、導電性樹脂又は導電性接着剤
を用いた接続が量産に適用され始めているが、これも樹
脂又は接着剤を硬化させるために、C4ほどではないも
のの加熱を必要とする。
【0009】このように、接続する際に加熱を行う方法
においては、冷却後に基板とLSIとの熱膨張率の差に
起因して、接続部に剪断応力が発生する。この熱膨張率
の差が大きい場合は、剪断力によって接続部が接続直後
に破壊されたり、ある程度の時間をかけて破壊が進むこ
とが広く知られている。これを避けるためには、何らか
の方法で剪断力を低減することが必要であるが、本発明
においては、基板表面又はLSI表面の接続用のパッド
の厚さを特定の厚さ以上にすることで、電極の厚さを使
って電極自身を変形しやすくすることで、他の構成部分
への剪断力の影響を抑制するものである。変形しやすく
した部分は、破断限界以下の変形に抑制する必要があ
り、このことから電極の厚さ(高さ)に関する条件が決
まってくる。また、電極自身の変形のしやすさは、高さ
だけでなく、前述のように電極面積にも依存するが、前
述のようにLSIの接続端子数の増加は必然的に接続端
子の電極面積を小さくすることにつながるため、電極の
柔軟性は増加する傾向にある。また、本来の電極面積で
は十分な柔軟性が得られない場合は、電極の一部のみを
厚くし、見かけ上接続電極面積を減らすことで柔軟性を
向上させる。
【0010】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を用いて説明する。基板2の熱膨張率をα1、LSI
の熱膨張率をα2、LSIチップの大きさをa、接続温
度をT1、室温をT2とすると、加熱による接続を行っ
たLSI6及び基板2との間には、熱膨張率の差に基づ
く歪みが生じる。図1に示すように、LSI6と基板2
の断面を考え、最も歪みが大きくなる場合を想定してL
SI6の両端に接続用電極1があると仮定すると、高温
で接続した時点で対向していた部分は、冷却後には変位
X=(α1−α2)(T1−T2)a/2を生じる。実際に
は、両者が接続されているために互いに変形を拘束し合
って、変位はこの値よりも必ず小さくなる。互いを拘束
し合う力は全て接続部分を通じて伝わっており、接続部
分は大きな力に晒されることになる。
【0011】基板2とLSI6との間の接続を単純化し
て柱状の媒体7で接続した場合を考え、理論的に最大の
変位Xを生じたと考える。この最大変位を生じるという
ことは、両基板の変形拘束が起こっていないということ
になり、接続電極部分には力がかかっていない状態であ
る。このような状態になるためには、図2に示す如く、
上記LSIの変位8に応じて柱状媒体7は変形し、7’
のようになる。その変形を考えると、本来は複雑な曲線
で表されるような変形をしており、曲線の外側に位置す
る部分の表面が最も大きな力がかかって伸ばされてい
る。従って、この部分の歪みが、この柱状の媒体7の材
料特性である破断歪みεfを越えれば、この部分からこ
の媒体7の破壊が始まることになる。よって、この部分
の歪みを少なくとも破断歪み以下、できれば弾性限界以
下に抑制することで、信頼性良く接続を行うことが可能
となる。
【0012】図3に示す如く、柱状媒体7の側面をモデ
ル化して2つの円弧8、8’で近似してみる。この場
合、力の加わり方は上半分と下半分は点対称で等価であ
るから、変形前の側面の下半分の長さをh/2として、
変形後にこれが下半分の円弧の円周の長さまで伸ばされ
たとすれば、その伸び歪みεは次式で表される。
【0013】 ε=(2(arctan(x/h))(√(x2+h2)/4)(√(x2+h2)/x)-h/2)/(h/2) =((x2+h2)arctan(x/h))/hx-1 この式をもとに、具体的な場合を想定して見ると、εを
電極として良く用いられる材料である、Cuの破断歪み
として考えると、比較的純度が高いものは20%以上で
あることから、ε=0.2、また、Cuの弾性限界の歪
み量として金属学の分野で耐力として用いられる0.2
%という数値を当てはめれば、ε=0.002となる。
【0014】変位量Xを具体的に見積もって見ると、基
板の熱膨張率を通常のプリント基板を想定すれば、α1
=17×10~5、LSIの熱膨張率の大きさはα2=4
×10~6、LSIチップの大きさはa=20mm、接続
温度は錫と鉛の合金系の共晶はんだのはんだ付けを想定
して凝固温度T1=190℃、室温をT2=20℃とす
れば、X=22μmである。これらの値を上式に当ては
めれば、柱状の媒体7の高さhは、 h=39μm(歪み20%の場合)、393μm(歪み
0.2%の場合) また、チップサイズをa=10mmとすれば h=22μm(チップサイズ10mm,歪み20%の場
合) となる。
【0015】従って、上記例では、厚さが約40μm以
上のCuが電極として形成できれば、接続直後に接続部
が破断するということを防ぐことができる。更に、約4
00μmの厚さで形成できれば、信頼性の点からも全く
問題が無い接続とすることができる。
【0016】電極材料がAlの場合は、特に高純度でな
くとも破断伸びが30から40%程度はあるので、上記
の計算に基づけば、伸びを40%とすれば、LSIの大
きさが10mm角の場合で約10μmの厚さがあれば良
いことになる。
【0017】次に、上述したような、厚い電極を有した
配線基板の製造方法の一実施形態について、図4〜図1
4を用いて説明する。
【0018】まず、図4に示すように、前工程の終わっ
たウエハ又は配線形成が終わった配線基板2において、
外部との接続のための電極1だけが保護層10に形成さ
れた窓から露出し、他の配線は全て保護層10に覆われ
ている状態とする。
【0019】この状態で、図5に示すように、ウエハ又
は基板全面に樹脂層11を形成する。この樹脂層11の
形成は、ワニスを塗布してベークするようなプロセスで
も良いが、耐熱性のある接着剤が塗布された樹脂シート
を貼り付けて形成しても良い。樹脂層11の厚さは1μ
m以上が良好であり、上限は後の工程を考慮すると50
μm程度が望ましいが、厳密にこの範囲に限定されるも
のではない。
【0020】次に、図6に示すように、樹脂層11に対
して穴開け加工を実施し、ウエハ又は配線基板表面の接
続用電極1を露出させる。加工は、樹脂膜11の厚さが
10μmを越える場合はドライエッチ又はレーザー加工
が適当であるが、樹脂膜11がこれより薄ければウエッ
トエッチングでも可能である。加工に際しては、樹脂膜
11と穴の下地との間に加工プロセスに対する選択性が
必要であり、ウエハ又は配線基板表面に形成された保護
層10が無機物であれば、樹脂層11の穴は保護層10
の窓の大きさより大きくすることが可能である。保護層
10が有機物である場合は選択性が期待できないので、
穴は保護層10の窓より小さく形成する方がプロセスの
安定性の点で良好である。
【0021】穴開け加工終了後、電極1の表面のクリー
ニング処理を行い、然る後、図7に示すように、ウエハ
又は配線基板の全面にCr又はTiを成膜し、続けてC
uを成膜する。この2層膜は、後の工程でめっきの種膜
12として用いるものであるので、樹脂層11及び電極
1の表面との接着性に優れている必要がある。この2層
膜は、無電解の金属めっきでも形成可能であるが、接着
性の観点からCr又はTiを接着層とした薄膜を形成す
る方が望ましい。また、これらの薄膜を成膜する場合、
樹脂層11の穴の中への付着性を考慮すれば、スパッタ
リング法が最も望ましく、膜厚はCr又はTiが0.1
μm程度、Cuは1μm程度で良い。
【0022】めっきの種膜12の成膜完了後、図8に示
すように、ウエハ又は基板全面のめっきの種膜12上
に、所定の厚さの樹脂層13を形成する。この樹脂層1
3の厚みが電極の最終的な厚さを決めることになる。膜
厚の分布の点を考慮すれば、この樹脂層13は、耐熱性
のある接着剤が塗布された樹脂シートを貼り付けて形成
する方法が望ましいが、ワニス状の樹脂を塗布・ベーク
することで形成することも可能である。
【0023】その後、図9に示すように、電極1上の樹
脂層13に対して穴開け加工を行う。この場合、穴開け
加工プロセスとしては、樹脂層13の厚さが数十〜数百
μmと厚いことから、サイドエッチングの防止の点を考
慮して、ドライエッチ加工又はレーザー加工が良好であ
る。特にレーザー加工では、紫外レーザーを用いること
で、50μmの径で250μm以上の深さの穴をポリイ
ミドのシートに形成できることは確認しており、深い穴
であればレーザー加工が最適である。これらの加工にお
いては、穴は前述のめっきの種膜12である金属層で加
工が止まり、選択性は良好である。この穴の径は、下層
の穴の径に対して大きくても小さくても良い。更に、前
述のように穴径が小さい方が電極の柔軟性が良好である
ため、電気抵抗の制約の範囲内で穴径を小さくすること
は、本発明の効果を表しやすくする。また、穴の位置
も、接続部の抵抗が許容できる範囲で電極1の表面の露
出面積が確保できていれば良く、部分的に保護層10の
窓及び下層樹脂層11の穴から外れていても良い。
【0024】更に、樹脂層13として接着剤の付いた樹
脂シートを用いる場合は、予め穴を適当な手段で開けて
おき、これをウエハ又は配線基板上の電極1に位置合せ
して貼り付けるという工程を採ることも可能である。
【0025】穴加工後、穴の底をクリーニング処理後
に、図10に示すように、既に形成してある金属膜を種
膜12として、電気めっきを行い、樹脂層11及び13
の穴をめっき膜14で充填する。電気めっきとしてはC
uめっきが最適であり、その場合は、硫酸銅系のめっき
液がめっき速度、安定性、液管理等の点から良好であ
る。めっき膜14は、穴を完全に埋めることが必要で、
数μm程度であれば穴から盛り上がる状態になっても良
い。厚さばらつきが大きい場合は、ウエハ又は配線基板
全面で少なくとも樹脂層13の穴が完全に埋め込まれる
までめっきを行い、その後、テープ研磨のような手法で
厚くなりすぎた部分を削り落とすと良い。
【0026】その後、めっき膜14と樹脂層13の界面
が外部に露出するのを防止するために、図11に示すよ
うに、薄い樹脂膜15を形成し、めっき膜上面に相当す
る部分に窓を開ける。めっき膜14と樹脂層13の界面
は、めっき前に樹脂層13の穴の側面に対し化学処理を
することで接着性を付与することは可能であるが、工程
が長い上に、ウエハ又は配線基板表面の電極を腐食する
恐れもあるため、樹脂膜15で界面を覆う方が、工程と
して簡単である。
【0027】更に、図12に示すように、穴埋めを行っ
ためっき膜14上に、接続時にこのめっき膜14を保護
して接続信頼性を向上させるための保護金属膜16を、
同じく電気めっきで成膜する。この金属膜16は、ウエ
ハ又は配線基板をどのような方法で接続するかにより、
材料が異なるが、例えばはんだを使う場合は、Niめっ
き膜とAuめっき膜の2層が良い。また、導電性接着剤
のようなもので接続するのであれば、Au膜だけでも適
用可能である。
【0028】次に、図13に示すように、電極の周囲の
樹脂層13を除去することにより、電極に外力が加わっ
た場合に容易に動けるように電極を分離する。不要部分
の除去は、前述の穴加工と同様に、ドライエッチ加工又
はレーザー加工が好適である。加工は、最終的にメッキ
の種膜12としての金属膜が露出した時点で完了する。
めっき膜14の周囲に残す樹脂層13は、本発明の目的
から言えば残す必要はなく、むしろ、樹脂膜が残ること
で厚く積んだめっき膜の外力による変形を妨げるという
悪影響が現れる。しかし、めっき膜14を環境から保護
するという意味では、5μm以上の厚さでめっき膜側面
を覆う程度に残ることが望ましい。
【0029】最後に、上記の分離工程によって、樹脂層
13を除去した部分の底に露出しためっきの種膜12の
金属膜を、図14に示すように、ウエットエッチングで
除去し、電気的にこの電極を分離する。金属膜12とし
て上述したCr,Cu,Tiは、めっき膜14の保護と
して形成するAu膜との間でエッチングの選択性がある
ので、保護金属膜16を損なうことなく除去することが
できる。電気的な分離が終わることで、本発明による配
線基板が完成する。
【0030】ここで、ウエハ上に厚い電極を形成する際
に、LSIの電極配列を基板側に合わせて変換する必要
がある場合には、図15に示すように、LSI表面の接
続電極1上に絶縁層17を形成し、この上に配線18を
形成して所定の配線パターンを形成し、この配線18に
設けた接続電極に対して、上述した工程を適用して厚い
電極を形成する。この構造によれば、LSIの周辺配列
電極のような微小ピッチで厚い電極を形成することに伴
うプロセス上の困難を避けるよう、例えばエリアアレイ
の電極配列に変換することが可能となる。
【0031】次に、本発明による配線基板を実際に接続
を行うにあたり、はんだを用いて接続する例を、図16
を用いて説明する。
【0032】例えば、図4〜図14の工程に基づいて形
成したウエハに対して、個々の電極に対してはんだボー
ル20を供給した後、一旦はんだを溶解させて、図16
に示すように、はんだボール20を電極表面に固着させ
る。次に、このウエハを配線基板の所定の位置に位置決
めして置く。この後、通常のリフローを行うことで接続
は完了する。基本的には、従来の接続となんら変わるこ
とはない。
【0033】なお、接続にはんだを使う場合は、電極の
変形に加えてはんだの変形も生じるために、剪断力の緩
和効果がより大きくなり、信頼性を一層向上させること
ができる。
【0034】更に、はんだ接続後に、前述したアンダー
フィル材を接続部の空隙に充填するようになすと、接続
部が外気から遮断されることになり、酸化及び腐食等に
よる接続不良の発生を防ぐことが可能となる。
【0035】なお、電極を前述のような数値まで厚く形
成するのが困難な場合には、図17に示す如く、基板側
とLSI側の双方に厚い電極を形成し、これをはんだ2
0を用いて接続する。このようにすることで、電極の厚
さは、個々の厚さではなく双方の厚さを足した分の応力
緩和効果が得られる。従って、前述したような400μ
m近い厚さの電極でなく、個々の基板では200μm程
度の厚さの電極形成で済む。また、間にはんだが入るこ
とで、はんだによる応力緩和効果があることから、実際
には150μm程度でも十分となる。この厚さ低減の効
果により、めっき工程での基板へのダメージ、及び厚い
樹脂層の除去工程での技術的な困難さを、軽減できるこ
とになる。
【0036】
【発明の効果】叙上のように本発明によれば、従来は困
難であったSiと熱膨張係数の異なる基板、例えばプリ
ント配線板のような基板に、直接LSIを接続すること
が可能となる上、接続信頼性も十分確保できる。更に、
従来のような補助的な基板を介することなく接続ができ
るため、実効的な接続距離が短くなり、今後のLSIの
高速駆動に対しても十分対応ができる。また、接続にあ
たっては特別な技術や設備が不要で、従来のものがその
まま使用できるため、付加的なコストも殆ど増えない。
【図面の簡単な説明】
【図1】基板とLSIの接続部分のレイアウトを示す断
面図である。
【図2】基板とLSIとの接続部分の変形を模擬的に示
した断面図である。
【図3】接続部分の変形モデルを説明するための断面図
である。
【図4】本発明の一実施形態に係る配線基板の製造方法
の工程説明図である。
【図5】本発明の一実施形態に係る配線基板の製造方法
の工程説明図である。
【図6】本発明の一実施形態に係る配線基板の製造方法
の工程説明図である。
【図7】本発明の一実施形態に係る配線基板の製造方法
の工程説明図である。
【図8】本発明の一実施形態に係る配線基板の製造方法
の工程説明図である。
【図9】本発明の一実施形態に係る配線基板の製造方法
の工程説明図である。
【図10】本発明の一実施形態に係る配線基板の製造方
法の工程説明図である。
【図11】本発明の一実施形態に係る配線基板の製造方
法の工程説明図である。
【図12】本発明の一実施形態に係る配線基板の製造方
法の工程説明図である。
【図13】本発明の一実施形態に係る配線基板の製造方
法の工程説明図である。
【図14】本発明の一実施形態に係る配線基板の製造方
法の工程説明図である。
【図15】本発明による電極レイアウト変更を可能とし
た配線基板の断面図である。
【図16】本発明による配線基板をはんだ接続に適用す
る場合の基板断面図である。
【図17】本発明を配線基板およびLSIの両者に適応
した場合の接続部分の断面図である。
【図18】従来技術による接続構造の一例を示す断面図
である。
【符号の説明】
1 接続用電極 2 基板 3 感光性樹脂層 4 感光性樹脂層の穴 5 めっき膜 6 LSI 7 柱状接続媒体 7’ 変形した柱状接続媒体 8 冷却時のLSIの相対的な動き 9 7の側面を近似した円弧 10 基板表面保護層 11 下層樹脂層 12 めっき種膜 13 上層樹脂層 14 めっき膜 15 薄い樹脂膜 16 保護金属膜 17 絶縁層 18 配線 20 はんだ

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 外部回路と接続するために回路基板上に
    形成する接続用電極における、実際に接続する部分のみ
    を、これにつながる配線の上面よりも10μm以上厚く
    形成して、外部回路との接続を、この厚く形成した電極
    の上面のみで行うようにしたことを特徴とする回路基
    板。
  2. 【請求項2】 請求項1記載において、 前記厚く形成した電極の側面を、電気的絶縁物で被覆し
    たことを特徴とする回路基板。
  3. 【請求項3】 請求項1記載において、 前記厚く形成した電極の側面を、電極材料とは異種の金
    属で被覆したことを特徴とする回路基板。
  4. 【請求項4】 請求項2または3記載において、 前記厚く形成した電極の上面を、外部回路との接続に好
    適な金属膜で被覆したことを特徴とする回路基板。
  5. 【請求項5】 請求項1記載において、 前記厚く形成する電極部分の材料を、Cu,Al,Au
    の何れかとしたことを特徴とする回路基板。
  6. 【請求項6】 外部回路と接続するために回路基板上に
    形成する接続用電極における、実際に接続する部分のみ
    を、これにつながる配線の上面よりも10μm以上厚く
    なるように、電気めっき法を用いて形成したことを特徴
    とする回路基板の製造方法。
  7. 【請求項7】 請求項1乃至5の何れか1つに記載の回
    路基板を、他の回路基板と接続するにあたり、はんだ又
    は導電性の樹脂で接続するようにしたことを特徴とする
    電子機器。
  8. 【請求項8】 請求項7記載において、 接続された回路基板間の空隙を、有機樹脂で充填したこ
    とを特徴とする電子機器。
JP35760097A 1997-12-25 1997-12-25 回路基板とその製造方法及びこれを用いた電子機器 Pending JPH11186335A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP35760097A JPH11186335A (ja) 1997-12-25 1997-12-25 回路基板とその製造方法及びこれを用いた電子機器
PCT/JP1998/005865 WO1999034435A1 (en) 1997-12-25 1998-12-24 Circuit board, manufacture thereof, and electronic device using circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35760097A JPH11186335A (ja) 1997-12-25 1997-12-25 回路基板とその製造方法及びこれを用いた電子機器

Publications (1)

Publication Number Publication Date
JPH11186335A true JPH11186335A (ja) 1999-07-09

Family

ID=18454957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35760097A Pending JPH11186335A (ja) 1997-12-25 1997-12-25 回路基板とその製造方法及びこれを用いた電子機器

Country Status (2)

Country Link
JP (1) JPH11186335A (ja)
WO (1) WO1999034435A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114434A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Limited 実装基板及びその製造方法と半導体装置及びその製造方法
JP2011151290A (ja) * 2010-01-25 2011-08-04 Panasonic Corp 半導体装置及びその製造方法
JP2015018945A (ja) * 2013-07-11 2015-01-29 凸版印刷株式会社 配線基板およびその製造方法
JP2016111297A (ja) * 2014-12-10 2016-06-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63236339A (ja) * 1987-03-24 1988-10-03 Nec Corp 半導体集積回路装置
JP2781560B2 (ja) * 1988-01-22 1998-07-30 日本電気株式会社 半導体装置及びその製造方法
JPH01238044A (ja) * 1988-03-17 1989-09-22 Nec Corp 半導体装置
JP2997563B2 (ja) * 1990-10-12 2000-01-11 株式会社東芝 半導体装置
JPH04151843A (ja) * 1990-10-16 1992-05-25 Casio Comput Co Ltd Icチップのボンディング方法
JP3378334B2 (ja) * 1994-01-26 2003-02-17 株式会社東芝 半導体装置実装構造体
JPH08288336A (ja) * 1995-04-14 1996-11-01 Citizen Watch Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114434A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Limited 実装基板及びその製造方法と半導体装置及びその製造方法
JP2011151290A (ja) * 2010-01-25 2011-08-04 Panasonic Corp 半導体装置及びその製造方法
JP2015018945A (ja) * 2013-07-11 2015-01-29 凸版印刷株式会社 配線基板およびその製造方法
JP2016111297A (ja) * 2014-12-10 2016-06-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
WO1999034435A1 (en) 1999-07-08

Similar Documents

Publication Publication Date Title
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US6232147B1 (en) Method for manufacturing semiconductor device with pad structure
JP2917868B2 (ja) 半導体装置およびその製造方法
JP2001015628A (ja) 半導体装置及び半導体装置用基板
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
JP2003324120A (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
JP2770820B2 (ja) 半導体装置の実装構造
TWI615936B (zh) 基板結構及其製法
JPH11186335A (ja) 回路基板とその製造方法及びこれを用いた電子機器
JP4322189B2 (ja) 半導体装置
JP4736762B2 (ja) Bga型半導体装置及びその製造方法
JP2001244289A (ja) 半導体装置およびその製造方法
JP4506168B2 (ja) 半導体装置およびその実装構造
JPH11163201A (ja) 半導体装置
JP3434228B2 (ja) エリアアレイ電極型デバイスおよびそれを実装する配線基板構造
JP4010298B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2974840B2 (ja) 半導体素子の実装方法
TWI760899B (zh) 兩步驟焊錫遮罩界定設計
KR20000011643A (ko) 두개의전자부품을접속하는장치와방법
JP2001156097A (ja) 電子回路およびlsiチップ実装構造体並びに半導体装置の製造方法
JP3932771B2 (ja) 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法
JPH05218268A (ja) 半導体装置
JPS62199022A (ja) 半導体装置の実装具
JP2736247B2 (ja) 半導体装置の製造方法
KR970005715B1 (ko) 반도체 장치 및 그 제조 방법