JP2003086632A - 半導体装置及びその製造方法並びに封止用樹脂 - Google Patents

半導体装置及びその製造方法並びに封止用樹脂

Info

Publication number
JP2003086632A
JP2003086632A JP2001278359A JP2001278359A JP2003086632A JP 2003086632 A JP2003086632 A JP 2003086632A JP 2001278359 A JP2001278359 A JP 2001278359A JP 2001278359 A JP2001278359 A JP 2001278359A JP 2003086632 A JP2003086632 A JP 2003086632A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
chip
electrode
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001278359A
Other languages
English (en)
Inventor
Atsushi Okuno
敦史 奥野
Noritaka Oyama
紀隆 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyu Rec Co Ltd
Original Assignee
Sanyu Rec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyu Rec Co Ltd filed Critical Sanyu Rec Co Ltd
Priority to JP2001278359A priority Critical patent/JP2003086632A/ja
Publication of JP2003086632A publication Critical patent/JP2003086632A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 基板上に搭載したときに十分な強度を確保す
ることができるとともに、量産性に優れ製造コストを低
減することができ、且つ熱的な影響を極力排除すること
で信頼性を確保することができる半導体装置及びその製
造方法並びに封止用樹脂を提供する。 【解決手段】 本発明の半導体装置１６は、回路が作り
つけられたチップと、チップの一方の面上に形成された
ポスト１２と、導電性粒子が混合され、ポスト１２を覆
うようにチップの一方の面に形成された封止部とを備え
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ダイオード、トラ
ンジスタ、ＩＣ（Integrated Circuit）、ＬＳＩ（Larg
e Scale Integration）等の半導体装置及びその製造方
法並びに半導体装置の封止用に用いられる封止用樹脂に
係り、特に携帯電話、パソコン（パーソナルコンピュー
タ）、ノート型パソコン、コンピューターゲーム機、腕
時計、電子オルゴール、ナビゲーションシステム、小型
テレビ、カメラモジュール等の軽薄短小化を求められる
用途に使用される半導体装置及びその製造方法並びに封
止用樹脂に関する。
【０００２】
【従来の技術】近年、携帯電話、ノート型パーソナルコ
ンピュータ等の携帯性が重視される電子機器の普及によ
り、電子機器内に設けられる各種電子部品の小型化・軽
量化が図られている。半導体素子に代表される従来の一
般的な電子部品は、リードフレームを電極として用いて
いたが、小型化・軽量化の要請からリードフレームを用
いないＢＧＡ（Ball Grid Array）等の半導体素子が開
発された。その後、更なる小型化・軽量化の要求によっ
て、チップのサイズのパッケージング技術が案出され
た。
【０００３】かかるパッケージング技術の１つとして以
下の工程を経て半導体装置を製造する技術が案出されて
いる。まず、回路が作りつけられたウェハ上に電極とな
るポスト（又は、バンプ）を形成し、ポストが形成され
たウェハ面上に熱硬化性樹脂を塗布して硬化させる。次
に、ポストが露出するまで熱硬化性樹脂の表面を研磨
し、露出したポスト上にハンダボールを形成する。最後
に、個々のパッケージ単位に切断する。この製造方法の
詳細は、例えば特開２０００−３３２０３４号公報に開
示されており、現在実用化されている。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来の製造方法では、ポストが熱硬化性樹脂内に含まれる
ようにウェハ面上に熱硬化性樹脂を塗布する必要がある
ため、当然ながらポストが露出するまで熱硬化性樹脂を
研磨する工程が必須となる。また、前述した工程を経て
製造された半導体装置を基板上に搭載するために、ポス
ト上にハンダボールを形成する工程が必要となる。これ
らの工程を行うためには多くの設備費用を必要とすると
ともに、これらの工程に要する時間は他の工程に要する
時間に比べると長くなってしまうという問題がある。
【０００５】また、この種の半導体装置を基板上に搭載
するためには、ポスト上に形成されたハンダボールを溶
融させて、ポストと基板に形成された回路とを溶着させ
るためのハンダリフロー工程が必須となる。このハンダ
リフロー工程では、ハンダボールを溶融するために半導
体装置を２３０〜２８０℃程度の高温にさらさなければ
ならず、装置の劣化等を考慮すると極力避けたい工程で
ある。
【０００６】更に、半導体装置及び基板の高密度化に伴
って半導体基板に形成されるパターンのピッチ及び基板
に形成されるパターンピッチの何れもが狭くなってい
る。かかる状況下においては、必然的にポスト上に形成
されるハンダボールの径も小さくなってくる。この種の
半導体装置では、ハンダボールは半導体装置内に作りつ
けられた回路と基板に形成された回路とを電気的に接続
されるのみならず、半導体装置を基板に固着させるため
にも用いられる。
【０００７】ハンダボールの径が小さくなると、半導体
装置と基板との固着強度が弱くなり、半導体装置を基板
上に実装した後に、半導体装置が基板から脱落してしま
う虞もある。従って、ハンダボールの径が小さくなるに
伴って、実装後の半導体装置の周囲に新たに樹脂を塗布
して補強する工程又は半導体装置と基板との間の隙間に
樹脂を充填して補強する工程が新たに必要になってき
た。製造工程が増えると、その分新たな設備が必要にな
るため、半導体装置のコストを上昇させる原因になるた
め好ましい状況ではない。
【０００８】本発明は上記事情に鑑みてなされたもので
あり、基板上に搭載したときに十分な強度を確保するこ
とができるとともに、量産性に優れ製造コストを低減す
ることができ、且つ熱的な影響を極力排除することで信
頼性を確保することができる半導体装置及びその製造方
法並びに封止用樹脂を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、回路が作りつけられたチッ
プ（１０）と、前記チップ（１０）の一方の面（１０
ａ）上に形成された電極（１２）と、導電性粒子（４
０）が混合され、前記電極（１２）を覆うように前記チ
ップ（１０）の一方の面（１０ａ）に形成された封止部
（１４）とを備えることを特徴としている。この発明に
よれば、基板上に搭載したときに、封止部が基板と面で
接着するため、半導体装置が高い接着力をもって基板に
搭載され、搭載後に半導体装置が基板から脱落するとい
う不具合を大幅に解消することができる。また、封止部
は電極を覆うように形成されているため、暴露環境から
半導体装置が保護されることにもなり、信頼性を大幅に
向上させることができる。また、本発明の半導体装置
は、前記封止部（１４）の前記チップ（１０）の面方向
の大きさが前記チップ（１０）とほぼ同一であることを
特徴としている。更に、本発明の半導体装置は、前記導
電性粒子（４０）の径が、前記電極（１２）の間隔より
小であることを特徴としている。また更に、本発明の半
導体装置は、前記導電性粒子（４０）が、金、銅、ニッ
ケル、若しくは銀からなり、１〜２０μｍの直径を有す
る球形微粒子、若しくは、プラスチック、ガラス、セラ
ミックの粒子表面に金属をコート若しくは鍍金した１〜
２０μｍの直径を有する球形微粒子、又はこれらの球形
微粒子を混合したものであることを特徴としている。ま
た、本発明の半導体装置は、前記封止部（１４）が、エ
ポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、フェ
ノール樹脂、ベンゾオキサジン樹脂、若しくはビスマレ
イミド樹脂から選ばれる樹脂、又は、これらの中の２種
以上の混合物からなる樹脂を含むことを特徴としてい
る。また、本発明の半導体装置は、前記樹脂が、更に硬
化剤、無機フイラー、着色顔料、着色染料、改質剤、希
釈剤、及び溶剤の少なくとも１つを含むことを特徴とし
ている。上記課題を解決するために、本発明の半導体装
置の製造方法は、ウェハ（１０）上に電極（１２）を形
成する電極形成工程（Ｓ１０）と、前記電極（１２）を
形成した面（１０ａ）上に、前記電極（１２）を覆うよ
うに導電性粒子（４０）を混合した樹脂（１４）を塗布
する塗布工程（Ｓ１２）と、前記塗布工程（Ｓ１２）で
塗布した前記樹脂（１４）を硬化させる硬化工程（Ｓ１
４）と、前記硬化工程（Ｓ１４）後に行われ、前記樹脂
（１４）及び前記ウェハ（１０）を切断して個々の半導
体装置（１６）を得る切断工程（Ｓ１８）とを有するこ
とを特徴としている。この発明によれば、従来必要であ
った樹脂内の電極を露出させる工程及びハンダボール形
成工程が不要となり、これら工程を行うための設備及び
工程を省略することができるため、設備に要するコスト
を省くことができるとともに、製造効率の向上を図るこ
とができる。また、本発明の半導体装置の製造方法は、
前記硬化工程（Ｓ１４）と前記切断工程（Ｓ１８）との
間に行われ、前記電極（１２）が形成されていない前記
ウェハ（１０）の裏面（１０ｂ）を研磨する研磨工程
（Ｓ１６）を更に有することを特徴としている。更に、
本発明の半導体装置の製造方法は、前記塗布工程（Ｓ１
２）は、所定位置に孔が形成された孔版を用いて前記導
電性粒子（４０）を混合した樹脂を印刷により塗布する
ことを特徴としている。上記課題を解決するために、本
発明の封止用樹脂は、金、銅、ニッケル、若しくは銀か
らなり、１〜２０μｍの直径を有する球形微粒子、若し
くは、プラスチック、ガラス、セラミックの粒子表面に
金属をコート若しくは鍍金した１〜２０μｍの直径を有
する球形微粒子、又はこれらの球形微粒子の混合物を含
むことを特徴としている。また、本発明の封止用樹脂
は、エポキシ樹脂、ポリイミド樹脂、ポリエステル樹
脂、フェノール樹脂、ベンゾオキサジン樹脂、若しくは
ビスマレイミド樹脂から選ばれる樹脂、又は、これらの
中の２種以上の混合物からなる樹脂を含むことを特徴と
している。更に、本発明の封止用樹脂は、硬化剤、無機
フイラー、着色顔料、着色染料、改質剤、希釈剤、及び
溶剤の少なくとも１つを更に含むことを特徴としてい
る。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態による半導体装置及びその製造方法並びに封止
用樹脂について詳細に説明する。図１は、本発明の一実
施形態による半導体装置の製造方法の工程手順の一例を
示す図である。
【００１１】まず、プレーナ技術により回路（電子回
路）が作りつけられたウェハ上にポスト（又は、バン
プ）を形成する工程が行われる（工程Ｓ１０：電極形成
工程）。このポストは本発明にいう電極に相当する。図
２は、ポストが形成されたウェハの断面図である。図２
において、１０はウェハ、１２はウェハ１０の一方の面
１０ａに形成されたポストである。ウェハ１０の厚みは
０．４ｍｍ程度であり、一方の面１０ａ側には同一の機
能を有する電子回路が多数形成されている。
【００１２】ウェハ１０に形成された電子回路は、例え
ばシリコン酸化膜等による絶縁膜が形成されているが、
ポスト１２が形成される部分には、電極パッド（図示省
略）が形成されおり、ポスト１２はこの電極パッド上に
形成される。ポスト１２は、ウェハ１０に形成された電
子回路と外部の回路（例えば、基板に形成された回路）
とを接続するための導電性突起状形成物である。ポスト
１２の形成方法は、特に制限はないが、例えば金属鍍金
形成、ワイヤーボンディング、又は導電性ペースト塗布
等によって形成される。
【００１３】ウェハ１０上にポスト１２を形成すると、
次に、ポスト１２を形成した面１０ａ上に、ポスト１２
を覆うように導電性粒子を混合した樹脂を塗布する工程
が行われる（工程Ｓ１２：塗布工程）。図３は、ポスト
１２が形成された面上に樹脂が塗布された様子を示す断
面図である。図３に示すように、樹脂１４は、ポスト１
２の上面を覆うように塗布される。本実施形態における
樹脂１４は、熱硬化性樹脂であり、例えば、エポキシ樹
脂、ポリイミド樹脂、ポリエステル樹脂、フェノール樹
脂、ベンゾオキサジン樹脂、若しくはビスマレイミド樹
脂から選ばれる樹脂、又は、これらの中の２種以上の混
合物からなる樹脂である。
【００１４】また、樹脂１４には、更に硬化剤、無機フ
イラー、着色顔料、若しくは着色染料、又は、カップリ
ング剤、消泡剤、レベリング剤等の改質剤、希釈剤、溶
剤の１つ又は複数を必要に応じて適宜混入することが好
ましい。更に、樹脂１４に含まれる導電性粒子は、金、
銅、ニッケル、若しくは銀からなり、１〜２０μｍの直
径を有する球形微粒子、若しくは、プラスチック、ガラ
ス、セラミックの粒子表面に金属をコート若しくは鍍金
した１〜２０μｍの直径を有する球形微粒子、又はこれ
らの球形微粒子を混合したものである。ここで、導電性
粒子の径は、少なくともポストが形成される間隔（ピッ
チ）よりも小さいものが用いられる。
【００１５】この樹脂１４をウェハＷ上に塗布する方法
は、特に制限されないが、製造効率を考慮すると、所定
位置に孔が形成された孔版を用いて導電性粒子が混合さ
れた樹脂１４を印刷により塗布することが好ましい。例
えば、ウェハ１０の直径よりも僅かに小さい径を有する
孔が形成され、ポスト１２の高さよりも僅かに厚みが厚
い孔版と、孔版上を孔版の面内に往復運動が可能なスキ
ージとを用いて印刷を行う。
【００１６】これらを用いて印刷を行うときには、ま
ず、ウェハ１０の上方に孔が位置するように、ウェハ１
０と孔版とを接触させて配置する。次に、孔版上に導電
性粒子が混合された樹脂１４を滴下し、スキージを孔版
に沿って移動させる。スキージを孔版に沿って移動させ
ることにより、液状の樹脂が孔版に形成された孔内に流
入するとともに、孔内に流入した樹脂１４の上面が孔版
と同一の高さになり、且つ上面が平坦となる。このよう
な印刷を行うことにより、一括してポスト１２を覆うよ
うに樹脂１４が塗布される。以上のように、導電性粒子
が混合された樹脂１４を印刷することで、樹脂１４の上
面を平坦化させることができるが、他の方法で樹脂１４
を塗布する場合には、レベリングすることで上面を平坦
化させることが好ましい。尚、樹脂１４の上面は完全な
平面にする必要はない。また、印刷により塗布する際に
は、気泡の混入等を防止するために減圧下において塗布
することが好適である。
【００１７】以上の工程が終了すると、次にウェハ１０
上に塗布した樹脂を加熱してＢステージ化する工程が行
われる（工程Ｓ１４：硬化工程）。この工程では、８０
〜２００℃の下で、図３に示した状態のウェハ１０を１
〜６０分程度加熱することで、樹脂１４をＢステージ化
する。ここで、Ｂステージ化とは、完全に硬化した状態
（３次元の無限架橋が形成された状態）にするのではな
く、加熱による反応によって樹脂の分子量が増大して加
熱時には液状（溶融状態）であるが、室温（２５℃程
度）では固体となる状態、つまり、硬化反応を中断した
状態をいう。
【００１８】樹脂１４をＢステージ化することにより、
常温で機械的な外圧に耐えられ、変形、粘着、剥離、及
び割れ等を生じない状態にする。このような状態にする
のは、後続する工程で、ウェハ１０及び樹脂１４に対し
て機械的な加工を行うためである。樹脂１４を硬化（Ｂ
ステージ化）した後は、ウェハ１０の裏面を研磨して、
ウェハ１０を薄型化する工程が行われる（工程Ｓ１６：
研磨工程）。図４は、研磨工程の様子を示す図である。
この工程では、図４に示すように、硬化した樹脂１４が
形成された面を下側にして図示しない固定治具に固定す
る。この固定治具はウェハ１０及び樹脂１４を真空吸着
するものが好ましい。また、図４中の２０は研磨装置で
ある。この研磨装置２０を用いてウェハ１０の裏面１０
ｂをウェハ１０がほぼ半分の厚み又は任意の厚さになる
まで研磨する。
【００１９】最後に、ウェハ１０を切断して個々のパッ
ケージに分離することにより、個々の半導体装置を製造
する工程が行われる（工程Ｓ１８：切断工程）。図５
は、ウェハ１０を切断する様子を示す図である。図５に
おいて、２５は、ダイシング装置であり、ダイシング装
置２５を用いてウェハ１０を切断することにより、個々
の半導体装置１６に分離する。尚、図５に示したよう
に、切断は通常のダイシング装置を用いることができる
が、レーザを用いたレーザ切断装置を用いても良い。
【００２０】図５に示したように、半導体装置１６は、
ウェハ１０が切断された部分（チップ）と、チップ上に
形成された複数のポスト（電極）と、ポストを覆うよう
にチップの一面に形成された封止部とから構成されてい
る。また、封止部のチップの面方向の大きさは、チップ
の大きさとほぼ同一に形成されていることが分かる。
【００２１】本実施形態の半導体装置は以上の工程を経
ることにより製造される。次に、以上の工程を経て製造
された半導体装置を基板上に搭載する方法について説明
する。本実施形態の半導体装置を基板上に搭載するに
は、半導体装置１６を基板上の搭載位置に配置した後、
１００〜２００℃の温度で半導体装置１６を加熱してい
る状態で、１００Ｐａ程度の圧力を半導体装置１６に加
えた状態を１〜１０秒程度保つことにより、半導体装置
１６に形成された樹脂１４によって半導体装置１４を基
板に接着させる。
【００２２】図６は、本実施形態の半導体装置を基板上
に搭載した状態を示す断面図である。図６において、３
０は基板であり、３２は基板３０上に形成された回路で
ある。図６に示すように、基板３０上に配置された半導
体装置１６に対して加熱及び加圧することにより、樹脂
１４が溶融して半導体装置１６が基板に接着するととも
に、半導体装置１６に形成されたポスト１２と基板３０
に形成された回路３２とが接続されていることが分か
る。
【００２３】図７は、ポスト１２と回路３２との接続部
分の拡大図である。ポスト１２ａはウェハＷの面１０ａ
よりも突出した状態に形成されており、回路３２は基板
３０から突出した状態に形成されている。基板３０上に
配置された半導体装置１６に対して加熱及び加圧するこ
とによりポスト１２と回路３２との間は狭まり、ポスト
１２と回路３２とによって樹脂１４に混合されている導
電性粒子が挟持された状態となる。尚、図７において符
号４０を付した球体は、樹脂１４に混合されている導電
性粒子を示している。導電性粒子４０がポスト１２と回
路３２との間に挟持されることにより、ポスト１２と導
体３２とが電気的に接続された状態となる。尚、ポスト
１２と導体３２との間以外の部分は、導電性粒子４０が
互いに接触する程の圧縮を受けないために、導電性粒子
４０間に絶縁性の樹脂１４が存在するため、絶縁性が保
たれる。
【００２４】以上説明した実施形態では、従来必要であ
った樹脂内のポストを露出させる工程が不要になり、更
に、半導体装置１６と基板３０とを接続するためのハン
ダボール形成工程が不要となり、これら工程を行うため
の設備及び工程を省略することができるため、設備に要
するコストを省くことができるとともに、製造効率の向
上を図ることができる。
【００２５】また、従来は、半導体装置を基板上に搭載
するために、ポスト上に形成されたハンダボールを溶融
させて、ポストと基板に形成された回路とを溶着させる
ためのハンダリフロー工程が必要であった。このハンダ
リフロー工程では、ハンダボールを溶融するために半導
体装置を２３０〜２８０℃程度の高温にさらさなければ
ならず装置の劣化等を考慮すると好ましくはなかった。
しかしながら、本実施形態では、半導体装置１６を基板
３０上に搭載する際の加熱温度が、１００〜２００℃の
低温で良いために、半導体装置１６の信頼性を確保する
上で極めて好適である。
【００２６】更に、本実施形態の半導体装置は、樹脂１
４によって基板３０と面で接着しているため、従来のハ
ンダボールで実装した場合よりも接着力が高く、半導体
装置１６を基板３０上に実装した後で、半導体装置１６
が基板３０から脱落するという不具合が大幅に改善され
る。従って、携帯性が重視される電子機器に設けられる
場合には、極めて好適である。その上、電極としてのポ
スト１２全体が絶縁性を有する樹脂１４によって封止さ
れているため、暴露環境から半導体装置１６が保護され
ることにもなり、信頼性を大幅に向上させることができ
る。
【００２７】以上、本発明の一実施形態について説明し
たが、本発明は上記実施形態に制限されず、本発明の範
囲内において自由に変更が可能であり、本発明の範囲内
における均等物全てを包含するものである。
【００２８】
【発明の効果】以上、説明したように、本発明によれ
ば、基板上に搭載したときに、封止部が基板と面で接着
するため、半導体装置が高い接着力をもって基板に搭載
され、搭載後に半導体装置が基板から脱落するという不
具合を大幅に解消することができるという効果がある。
また、本発明によれば、封止部が電極を覆うように形成
されているため、暴露環境から半導体装置が保護される
ことにもなり、信頼性を大幅に向上させることができる
という効果がある。また、本発明によれば、従来必要で
あった樹脂内の電極を露出させる工程及びハンダボール
形成工程が不要となり、これら工程を行うための設備及
び工程を省略することができるため、設備に要するコス
トを省くことができるとともに、製造効率の向上を図る
ことができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の一実施形態による半導体装置の製造
方法の工程手順の一例を示す図である。
【図２】 ポストが形成されたウェハの断面図である。
【図３】 ポスト１２が形成された面上に樹脂が塗布さ
れた様子を示す断面図である。
【図４】 研磨工程の様子を示す図である。
【図５】 ウェハ１０を切断する様子を示す図である。
【図６】 本実施形態の半導体装置を基板上に搭載した
状態を示す断面図である。
【図７】 ポスト１２と回路３２との接続部分の拡大図
である。
【符号の説明】
１０ ウェハ（チップ） １０ａ 面（一方の面） １２ ポスト（電極） １４ 樹脂（封止部） １６ 半導体装置 ４０ 導電性粒子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 ５０１ Ｈ０１Ｌ 23/12 ５０１Ｐ 23/29 23/30 Ｒ 23/31 Ｆターム(参考） 4J002 BH021 CC041 CD001 CF001 CM041 DA076 DA086 FA086 FB076 FD010 FD090 FD116 FD140 4M109 AA01 BA07 CA05 DA09 DA10 DB17 EA02 EA07 EA12 EB02 EB08 EB12 5F044 KK02 LL07 RR18 5F061 AA01 BA07 CA05 CB13 DE03 DE04

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 回路が作りつけられたチップと、 前記チップの一方の面上に形成された電極と、 導電性粒子が混合され、前記電極を覆うように前記チッ
    プの一方の面に形成された封止部とを備えることを特徴
    とする半導体装置。
  2. 【請求項２】 前記封止部は、前記チップの面方向の大
    きさが前記チップとほぼ同一であることを特徴とする請
    求項１記載の半導体装置。
  3. 【請求項３】 前記導電性粒子の径は、前記電極の間隔
    より小であることを特徴とする請求項１又は請求項２記
    載の半導体装置。
  4. 【請求項４】 前記導電性粒子は、金、銅、ニッケル、
    若しくは銀からなり、１〜２０μｍの直径を有する球形
    微粒子、若しくは、プラスチック、ガラス、セラミック
    の粒子表面に金属をコート若しくは鍍金した１〜２０μ
    ｍの直径を有する球形微粒子、又はこれらの球形微粒子
    を混合したものであることを特徴とする請求項１から請
    求項３の何れか一項に記載の半導体装置。
  5. 【請求項５】 前記封止部は、エポキシ樹脂、ポリイミ
    ド樹脂、ポリエステル樹脂、フェノール樹脂、ベンゾオ
    キサジン樹脂、若しくはビスマレイミド樹脂から選ばれ
    る樹脂、又は、これらの中の２種以上の混合物からなる
    樹脂を含むことを特徴とする請求項１から請求項４の何
    れか一項に記載の半導体装置。
  6. 【請求項６】 前記樹脂は、更に硬化剤、無機フイラ
    ー、着色顔料、着色染料、改質剤、希釈剤、及び溶剤の
    少なくとも１つを含むことを特徴とする請求項５記載の
    半導体装置。
  7. 【請求項７】 ウェハ上に電極を形成する電極形成工程
    と、 前記電極を形成した面上に、前記電極を覆うように導電
    性粒子を混合した樹脂を塗布する塗布工程と、 前記塗布工程で塗布した前記樹脂を硬化させる硬化工程
    と、 前記硬化工程後に行われ、前記樹脂及び前記ウェハを切
    断して個々の半導体装置を得る切断工程とを有すること
    を特徴とする半導体装置の製造方法。
  8. 【請求項８】 前記硬化工程と前記切断工程との間に行
    われ、前記電極が形成されていない前記ウェハの裏面を
    研磨する研磨工程を更に有することを特徴とする請求項
    ７記載の半導体装置の製造方法。
  9. 【請求項９】 前記塗布工程は、所定位置に孔が形成さ
    れた孔版を用いて前記導電性粒子を混合した樹脂を印刷
    により塗布することを特徴とする請求項７又は請求項８
    記載の半導体装置の製造方法。
  10. 【請求項１０】 金、銅、ニッケル、若しくは銀からな
    り、１〜２０μｍの直径を有する球形微粒子、若しく
    は、プラスチック、ガラス、セラミックの粒子表面に金
    属をコート若しくは鍍金した１〜２０μｍの直径を有す
    る球形微粒子、又はこれらの球形微粒子の混合物を含む
    ことを特徴とする封止用樹脂。
  11. 【請求項１１】 エポキシ樹脂、ポリイミド樹脂、ポリ
    エステル樹脂、フェノール樹脂、ベンゾオキサジン樹
    脂、若しくはビスマレイミド樹脂から選ばれる樹脂、又
    は、これらの中の２種以上の混合物からなる樹脂を含む
    ことを特徴とする請求項１０記載の封止用樹脂。
  12. 【請求項１２】 硬化剤、無機フイラー、着色顔料、着
    色染料、改質剤、希釈剤、及び溶剤の少なくとも１つを
    更に含むことを特徴とする請求項１１記載の封止用樹
    脂。
JP2001278359A 2001-09-13 2001-09-13 半導体装置及びその製造方法並びに封止用樹脂 Pending JP2003086632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001278359A JP2003086632A (ja) 2001-09-13 2001-09-13 半導体装置及びその製造方法並びに封止用樹脂

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001278359A JP2003086632A (ja) 2001-09-13 2001-09-13 半導体装置及びその製造方法並びに封止用樹脂

Publications (1)

Publication Number Publication Date
JP2003086632A true JP2003086632A (ja) 2003-03-20

Family

ID=19102744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001278359A Pending JP2003086632A (ja) 2001-09-13 2001-09-13 半導体装置及びその製造方法並びに封止用樹脂

Country Status (1)

Country Link
JP (1) JP2003086632A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038349A (ja) * 2007-06-19 2009-02-19 Korea Advanced Inst Of Sci Technol Ａｃｆ／ｎｃｆ溶液を利用したウェハーレベルのフリップチップパッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038349A (ja) * 2007-06-19 2009-02-19 Korea Advanced Inst Of Sci Technol Ａｃｆ／ｎｃｆ溶液を利用したウェハーレベルのフリップチップパッケージの製造方法

Similar Documents

Publication Publication Date Title
US6909181B2 (en) Light signal processing system
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
JP4403631B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2949490B2 (ja) 半導体パッケージの製造方法
US6338985B1 (en) Making chip size semiconductor packages
EP1134804B1 (en) Thermally enhanced semiconductor carrier
US7453155B2 (en) Method for fabricating a flip chip package
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
JP3450236B2 (ja) 半導体装置及びその製造方法
KR20020018133A (ko) 전자 장치 및 그 제조 방법
JP4176961B2 (ja) 半導体装置
JP2002319647A (ja) 半導体装置の製造方法
JP2017045993A (ja) 電子部品装置の製造方法及び電子部品装置
CN101154638B (zh) 半导体模块、便携式设备及半导体模块的制造方法
JP3291289B2 (ja) 電子部品の製造方法
JP2002299546A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
JP4739198B2 (ja) 半導体装置の製造方法
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
JP3084021B1 (ja) 電子部品の製造方法
Clearfield et al. Wafer-level chip scale packaging: benefits for integrated passive devices
JP2000340736A (ja) 半導体装置及びその実装構造、並びにこれらの製造方法
JP2004363566A (ja) 電子部品実装体及びその製造方法
JP4206779B2 (ja) 半導体装置の製造方法
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050614