JP2002170845A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JP2002170845A
JP2002170845A JP2000368993A JP2000368993A JP2002170845A JP 2002170845 A JP2002170845 A JP 2002170845A JP 2000368993 A JP2000368993 A JP 2000368993A JP 2000368993 A JP2000368993 A JP 2000368993A JP 2002170845 A JP2002170845 A JP 2002170845A
Authority
JP
Japan
Prior art keywords
resin layer
insulating resin
photosensitive insulating
metal plate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000368993A
Other languages
English (en)
Inventor
Hitoshi Kawaguchi
均 川口
Hiroyuki Sawai
宏之 沢井
Toyomasa Takahashi
高橋  豊誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2000368993A priority Critical patent/JP2002170845A/ja
Publication of JP2002170845A publication Critical patent/JP2002170845A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125Reinforcing structures
    • H01L2224/10126Bump collar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体ウェハー上で一括して再配線用回路を
形成し、ワイヤーボンド用開口部を精度よく加工し、該
開口部を通してワイヤーボンドし、その後にダイシング
して、各チップを個片化する半導体装置の製造方法を実
現する。 【解決手段】 金属板上に電解メッキによりワイヤーボ
ンディング用開口部と鏡像関係にある凸部を形成し、そ
の上に感光性絶縁樹脂層を形成し、半導体ウェハーに貼
り付けた後、金属板および凸部をエッチング除去して、
開口部となる部位の絶縁樹脂層の厚みを予め薄く形成さ
せ、その上に、ウェハー上の各チップに対応して反復し
て再配線用回路を形成し、さらに、フォトリソグラフィ
ー法により、絶縁樹脂層にワイヤーボンディング用開口
部を設け、この開口部を通して、チップ上のパッドとボ
ンドフィンガーとを一括してワイヤボンドした後、ダイ
シングして、各チップを個片化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の小型
化及び低コスト化に寄与する、ウェハーレベルのパッケ
ージの製造方法に関するものである。
【0002】
【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできている。これらの電子機器に使
用される半導体パッケージは、小型化かつ多ピン化して
きており、また、半導体パッケージを含めた電子部品を
実装する、実装用基板も小型化してきている。さらには
電子機器への収納性を高めるため、リジット基板とフレ
キシブル基板を積層し一体化して、折り曲げを可能とし
たリジットフレックス基板が、実装用基板として使われ
るようになってきている。
【0003】半導体パッケージはその小型化に伴って、
従来のようなリードフレームを使用した形態のパッケー
ジでは、小型化に限界がきているため、最近では回路基
板上にチップを実装したものとして、BGA(Ball
Grid Array)や、CSP(Chip Sc
ale Package)と言った、エリア実装型の新
しいパッケージ方式が提案されている。これらの半導体
パッケージにおいて、半導体チップの電極と従来型半導
体パッケージのリードフレームの機能を有する、半導体
パッケージ用基板と呼ばれる、プラスチックやセラミッ
クス等各種材料を使って構成される、サブストレートの
端子との電気的接続方法として、ワイヤーボンディング
方式やTAB(Tape Automated Bon
ding)方式、さらにはFC(Frip Chip)
方式などが知られているが、最近では、半導体パッケー
ジの小型化に有利なFC接続方式を用いた、BGAやC
SPの構造が盛んに提案されている。しかし、これらの
パッケージは半導体チップを個片化した後に、1つ1つ
パッケージング及びテストを実施しなくてはならず、コ
ストを押し上げる要因となっていた。
【0004】このため、半導体チップを個片化する前
に、一括してパッケージング及びテストする方法が各社
より提案されている。その中でも、ウェハー上に応力緩
和機能を持つ絶縁層を樹脂により形成し、その上に設け
たパッドとの間を、従来からある接合技術であるワイヤ
ーボンディングを用いて接合する方法が、最も高い次元
で信頼性とコストを両立させ得る手法であるとして注目
を集めている。
【0005】
【発明が解決しようとする課題】従来より提案されてい
る様な、接着剤付き樹脂フィルム上に、半田ボールを搭
載するためのパッド、チップとの接続のためのボンドフ
ィンガー、および両者をつなぐための回路を、ウェハー
上の各チップに対応して反復して形成し、チップと該回
路との接続のためのワイヤーボンディング用の開口部を
形成し、これをウェハーに貼り付ける方法では、上記構
造を有する半導体装置を作ることは可能であるが、コス
トダウンのために有用なウェハーの大径化には、貼り付
け位置精度の問題があり、歩留まり低下が予測されてい
る。
【0006】また、ルーター加工は加工コストが高く、
プレス加工の場合は、チップデザインによりワイヤボン
ディングパッドの配置が変更された場合、その度に開口
部形成用の打ち抜き金型を新調する必要があり、コスト
を押し上げる要因になると予測されている。
【0007】また本発明者らは、種々検討の結果、半導
体ウェハー表面に直接、半田ボールを搭載するためのパ
ッド、チップとの接続のためボンドフィンガー、および
両者をつなぐための回路を、ウェハー上の各チップに対
応して反復して形成し、ワイヤーボンディング用開口部
も同様に、ウェハー上の各チップにあわせてネガ型もし
くはポジ型感光システムを用いて、アルカリもしくは溶
剤などの所定の現像液により、ウェハー上で形成するこ
とにより、歩留まり良く、所定位置に所定の開口部及び
再配線用回路が形成でき、ウェハーが大径化した際にも
対応が可能であり、チップデザインの変更による開口部
形状の変更にも、簡単に対応することができる半導体装
置の製造方法(特願2000−187937号)を提案
したが、出来上がった半導体装置の信頼性との両立のた
めには、感光性絶縁樹脂の特性上、十分なフォトリソグ
ラフィーの解像性を得るためには非常にシビアな工程管
理が必要とされていた。
【0008】そこで、本発明ではさらに検討を進めて、
まず金属板の上にウェハー上の開口を必要とするする部
位と、鏡像関係にある凸部を電解メッキにより形成し、
その上に感光性絶縁樹脂層を形成した後、半導体ウェハ
ー上に貼り付け、金属板をエッチング除去することによ
り、あらかじめ開口すべき部位が他の部位より厚みが薄
くなっている感光性絶縁樹脂層を得、これをフォトリソ
グラフィーの手法により開口することにより、感光性絶
縁樹脂の処方を変更することなく、良好な解像性を実現
し、効率良く半導体装置を製造する方法を提供すること
を目指した。
【0009】
【課題を解決するための手段】即ち本発明は、半導体チ
ップの表面に形成された感光性絶縁樹脂層上に、半田ボ
ールを搭載するためのボンディングパッド、チップとの
接続のためのボンドフィンガー、および両者をつなぐた
めの回路(再配線用回路)を形成した、半導体装置の製
造方法であって、半導体チップの集合体である半導体ウ
ェハーと同一サイズに切り出された金属板上に、電解メ
ッキによりワイヤーボンディング用開口部と鏡像関係に
ある凸部を形成し、この上に感光性絶縁樹脂層を形成し
て、該金属板を感光性絶縁樹脂層と共に半導体ウェハー
に貼り付けた後、金属板および凸部をエッチング除去す
ることにより、開口部となる部位の感光性絶縁樹脂層の
厚みを予め、その周囲の感光性絶縁樹脂層に比較して薄
く形成させ、該感光性絶縁樹脂層上に、ウェハー上の各
チップに対応して反復して再配線用回路を形成し、さら
に、フォトリソグラフィー法により、感光性絶縁樹脂層
を露光現像して、絶縁樹脂層にワイヤーボンディング用
開口部を設け、この開口部を通して、チップ上の前記パ
ッドとボンドフィンガーとを一括してワイヤボンドした
後、ダイシングして、各チップを個片化することを特徴
とする半導体装置の製造方法であり、さらには、この製
造方法によって得られることを特徴とする半導体装置で
ある。
【0010】
【発明の実施の形態】本発明の製造方法は、半導体ウェ
ハー表面に、感光性絶縁樹脂層と、再配線用回路(半田
ボールを搭載するためのボンディングパッド、チップと
の接続のためのボンドフィンガー、および両者をつなぐ
ための回路)とを形成し、次に、フォトリソグラフィー
法により、絶縁樹脂層にワイヤーボンディング用開口部
を設け、この開口部を通して一括してワイヤボンドした
後、ダイシングして、各チップを個片化するが、前記の
開口部を精度良く開口させるためには、半導体ウェハー
と同じサイズに切り出されたベース金属板上に、メッキ
レジストを形成し、ベース金属板を給電層とする電解メ
ッキにより、開口部と鏡像関係にある凸部を形成した凸
部付き金属板を利用して、開口部となる部位の感光性絶
縁樹脂層の厚みを、予めその周囲の感光性絶縁樹脂層に
比較して薄く形成させることを主旨とする。
【0011】ベース金属板の材質としては、感光性絶縁
樹脂を侵さない薬液によりエッチング除去可能な種々の
金属を使用することが可能であるが、既存のプリント配
線板用エッチングラインを活用するためには、銅もしく
は42アロイを適用することが望ましく、その厚みは、
短エッチング時間と取り扱いの容易さを考慮して、50
〜350μm、好ましくは75〜200μmとするのが
望ましい。
【0012】前記ベース金属板の表面を充分粗化させた
後、開口部形成用凸部となる部位に電解メッキができる
様に、メッキレジスト層を形成するが、メッキレジスト
層を開口させるのは片面だけであり、もう一方の面はメ
ッキレジストにより全面を覆う様にする。
【0013】前記の凸部を形成する金属としては、ベー
ス金属板と同様、感光性絶縁樹脂を侵さない薬液により
エッチング除去可能な、種々の金属を使用することが可
能であるが、既存のプリント配線板用エッチングライン
を活用するためには、銅もしくは42アロイを適用する
のが望ましい。
【0014】次に、凸部付き金属板上に感光性絶縁樹脂
層を形成するが、適用される樹脂としては、紫外線など
の特定の波長の光線により反応する成分と、熱により反
応する成分とを主成分として含有し、ネガ型もしくはポ
ジ型の露光現像システムに適した組成となっている。ま
た、形成された絶縁樹脂層の厚みは、半導体装置となっ
た後の信頼性を考慮して、20〜200μm、好ましく
は45〜150μmであることが望ましい。
【0015】前記感光性絶縁樹脂は、ドライフィルム、
あるいは液状樹脂の形態で供給され、生産設備の種類に
よって供給形態を選択することが可能である。ドライフ
ィルムの場合は、ロールラミネーター、プレス等の手段
を用いて、凸部付き金属板表面に感光性絶縁樹脂を貼付
ける。この場合、凸部付き金属板と感光性絶縁樹脂との
間に気泡が残留しないよう、貼り付け作業は減圧環境下
で行われる必要がある。一方、液状樹脂の場合は、スピ
ンコーター、スクリーン印刷機、カーテンコーターなど
の手段を用いて、凸部付き金属板表面に樹脂を塗布、乾
燥し、絶縁樹脂層を形成させる。
【0016】また、ベース金属板に形成する凸部の高さ
は、感光性絶縁樹脂層の厚みの20〜100%となるよ
うにする。凸部の高さの分だけ、感光性絶縁樹脂層の厚
みが薄くなる訳で、凸部の高さが20%より小さい場合
は、明確な感光性絶縁樹脂層解像性向上が見られない。
【0017】次に、感光性絶縁樹脂層の上に再配線用回
路を形成するが、このためには金属板をすべてエッチン
グ除去した後に、感光性絶縁樹脂層上に、フルアディテ
ィブ法もしくはセミアディティブ法を用いて、回路を形
成する方法を採ることができる。
【0018】また、前記ベース金属板として銅を使用し
た場合、再配線用回路として必要とされる厚みまで、銅
をハーフエッチングにより除去した後、感光性絶縁樹脂
層を被覆する銅層を給電層として利用し、電解メッキの
手法で、銅層の表面を感光性絶縁樹脂層現像時の解像性
を補助するために形成された、凸部の裏面にあたる部位
の銅表面を残してニッケルにより被覆し、銅がすべて除
去されるまでニッケルを溶解しないエッチング液により
エッチングする。その後、ニッケル層をエッチング液に
より除去した後、再配線用回路として必要な部位に感光
性絶縁樹脂層を覆う銅層を給電層として利用し、金めっ
きを施した後、エッチング液によりエッチングする事に
より、表面に再配線用回路が形成され、且つ、開口を必
要とする部位の厚みが予め他の部位より薄くなっている
感光性絶縁樹脂層が、半導体ウェハー上に形成される。
【0019】このようにして調製された、表面に再配線
用回路を持ち、開口を必要とする部位の厚みが予め他の
部位より薄くなっている感光性絶縁樹脂層は、フォトリ
ソグラフィーの手法により、その下にあるウェハーのワ
イヤーボンディングパッド上を開口せしめる様に、ポジ
型の場合は開口部が露光するように、ネガ型の場合は開
口部を遮光するように、予め準備したフォトマスクを使
用して露光し、感光性絶縁樹脂が要求する適切な現像液
を用いて現像されるが、現像する部位がすでに周辺部よ
り薄くなっているため、短時間で解像度良く開口部を形
成することができる。また、金属板凸部の厚みが、感光
性絶縁樹脂層厚みと同じである場合でも、半導体ウェハ
ーへの貼り付け時に、感光性絶縁樹脂が凸部と半導体ウ
ェハーの間に回りこんでいるケースがあるため、同様の
現像工程を実施する必要がある。
【0020】続いて、加熱して感光性絶縁樹脂を反応硬
化せしめ、ソルダーレジスト層を形成し、ワイヤーボン
ディング、半田ボールマウントなどの後工程に供する。
【0021】ワイヤーボンディングのためには、再配線
用回路のワイヤーボンディング時にステッチングされる
部位を、ボンディングし易いように表面処理を施す必要
があるが、金属板材質に銅を使用し、ニッケル・金をエ
ッチングレジストとして再配線用回路を形成した場合
は、すでに再配線用回路全面が金で覆われているため、
処理する必要はない。それ以外の場合は、金などの所定
の金属で被覆してやる必要があるため、回路形成後無電
解もしくは電解メッキ手法により再配線用回路表面を被
覆必要がある。
【0022】
【実施例】以下、実施例により本発明を具体的に説明す
るが、本発明はこれによって何ら限定されるものではな
い。
【0023】(実施例1)ウェハーと同じサイズで12
0μm厚の42アロイ板を用意し、その両面を粗化処理
した後、感光性メッキレジストドライフィルムを両面に
ラミネーターにより貼り付け、片面のみ、半導体ウェハ
ー上の開口を必要とする部位と鏡像関係にある部位を、
フォトリソグラフィーの手法により開口し、その開口部
に電解銅箔を給電層として、電解メッキにより25μm
厚の銅層を形成し、メッキレジストをアルカリで除去す
ることにより、片側に半導体ウェハーの開口を必要とす
る部位と鏡像関係にある凸部を有する金属板を得た。
【0024】次に、この金属板の凸部を有する面に、ノ
ボラック系ポジ型感光性樹脂のMEK溶液を、スピンコ
ーターにより50μm厚に塗工し、70℃で20分間乾
燥し感光性絶縁樹脂層を形成した。形成された感光性絶
縁樹脂層が半導体ウェハーと接するように、真空プレス
により加圧成形し一体化させた後、塩化第2鉄エッチン
グ液により42アロイ板をエッチング除去し、半導体ウ
ェハーが開口を必要としている部位の厚みが、他の部位
より薄くなっている感光性絶縁樹脂層を有する構造物を
得た。次いで、前記構造物の感光性絶縁樹脂表面を、樹
脂層の下にあるウェハーに形成された、ワイヤーボンド
パッド上の部位を現像、開口できるように、ステッパー
を用いて露光し、2.38%TMAH水溶液にて所定位
置の樹脂を溶解除去し、その表面に紫外線を500mJ
照射した後、150℃1時間加熱することにより、半導
体ウェハー上の所定の位置に、開口部を有する絶縁樹脂
層をえた。
【0025】この結果、膜厚が均一な感光性樹脂層をエ
ッチングする場合と比較して、現像時間が40%短縮さ
れ、形成された開口部の形状のばらつきが少なく現像工
程マージンが増大した。さらに、絶縁樹脂層及び樹脂開
口部全面に無電解メッキにより銅を0.5μm厚でメッ
キした後、無電解メッキによって形成された銅層の上に
メッキレジスト層を形成し、所定部位を開口し、無電解
メッキ銅層を給電層として利用することにより、電解メ
ッキにより開口部に厚み9μmの銅層を形成し、次い
で、厚み3μmのニッケル、厚み0.5μmの金層を設
けた。形成されたメッキレジストは剥離液により除去さ
れ、再配線層直下以外の無電解メッキ銅層は、エッチン
グ液により除去することにより、絶縁樹脂層上に再配線
用回路を形成した。
【0026】このようにして得られた構造物は、絶縁樹
脂およびその上に設けられた回路上にソルダーレジスト
を設け、樹脂開口部を経由して金線により、チップと絶
縁樹脂上の回路が接合された後、樹脂開口部およびワイ
ヤーボンドフィンガー周辺が印刷封止樹脂により封止さ
れた。更に、所定の位置に半田ボールが搭載され、半導
体装置としての動作に支障のないことが確認された。
【0027】(実施例2)ウェハーと同じサイズで18
0μm厚の銅板を用意し、その両面を粗化処理した後、
感光性メッキレジストドライフィルムを両面にラミネー
ターにより貼り付け、片面のみ、半導体ウェハー上の開
口を必要とする部位と鏡像関係にある部位を、フォトリ
ソグラフィーの手法により開口し、その開口部に電解銅
箔を給電層として、電解メッキにより80μm厚の銅層
を形成し、メッキレジストをアルカリで除去することに
より、片側に半導体ウェハーの開口を必要とする部位と
鏡像関係にある凸部を有する金属板を得た。
【0028】次に、厚み25μmのPETフィルム上
に、ポリアミック酸を主成分とするポジ型感光性絶縁樹
脂のn−メチルピロリドン溶液を、コンマコーターによ
り塗工し、80℃で10分、120℃で10分、180
℃で10分間乾燥することにより、厚み105μmのポ
ジ型感光性樹脂層を有するドライフィルムを得た。この
ドライフィルムを、金属板の凸部を有する面に真空ラミ
ネーターにより貼りつけた後、PETフィルムごと、1
30℃に設定した熱風乾燥炉内に3分間放置することに
より、凸部付き金属板の上に、金属板との間に残留気泡
がなく、表面が平滑化した厚み102μmの感光性絶縁
樹脂層を形成した。形成された感光性絶縁樹脂層が半導
体ウェハーと接するように、真空プレスにより加圧成形
し一体化させた後、過水硫酸系薬液により金属板を12
μmの厚みまでエッチング除去した後、金属板凸部の裏
面にあたる部位を除いた金属板露出面全体に、電解メッ
キにより5μ厚のニッケル層形成した。このニッケル層
をメッキレジストとして、アンモニアエッチング液にて
ニッケル層開口部を介して、その裏面に有る金属板凸部
を除去した。
【0029】この後、再配線用回路として供する銅ニッ
ケル複合層の所定の位置に、電解メッキにより0.2μ
m厚の金被覆層を形成し、それ以外の部位のニッケル層
は、塩化銅エッチング液で除去し、さらにその下の銅層
をアルカリエッチング液で除去することにより、半導体
ウェハー上に次工程で開口される部位の厚みが、周辺の
厚みより薄くなっている感光性絶縁樹脂層、及びその上
に所定の位置に形成された金で被覆された再配線用回路
からなる構造物を得た。
【0030】次いで、この構造物の感光性絶縁樹脂表面
を、樹脂層の下にあるウェハーに形成された、ワイヤー
ボンドパッド上の部位を現像、開口できるように、平行
光露光機及びマスクフィルムを用いて露光し、2.38
%TMAH水溶液にて所定位置の樹脂を溶解除去し、3
00℃1時間窒素雰囲気下で加熱することにより、ウェ
ハー上に、ワイヤーボンディング用の樹脂開口部、およ
び金メッキで表面を被覆されたワイヤーボンドフィンガ
ー、半田ボールパッド、およびこれらをつなぐ回路を持
つ、完全硬化した層厚102μmの構造物を得た。この
際、現像時間は30%短縮され、出来上がった開口部形
状もばらつきが少なく、現像工程でのマージンが広がっ
た。
【0031】このようにして得られた構造物は、絶縁樹
脂およびその上に設けられた回路上にソルダーレジスト
を設け、樹脂開口部を経由して金線によりチップと絶縁
樹脂上回路が接合された後、樹脂開口部およびワイヤー
ボンドフィンガー周辺が印刷封止樹脂により封止され
た。更に、所定の位置に半田ボールが搭載され、半導体
装置としての動作に支障のないことが確認された。
【0032】
【発明の効果】本発明によれば、半導体チップの集合体
である半導体ウェハー上で、容易にワイヤーボンディン
グ用の開口部を有した絶縁樹脂層を、一括して形成する
ことができ、ウェハーレベルパッケージの低コスト化が
可能になる。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップの表面に形成された感光性
    絶縁樹脂層上に、半田ボールを搭載するためのボンディ
    ングパッド、チップとの接続のためのボンドフィンガ
    ー、および両者をつなぐための回路(再配線用回路)を
    形成した、半導体装置の製造方法であって、半導体チッ
    プの集合体である半導体ウェハーと同一サイズに切り出
    された金属板上に、電解メッキによりワイヤーボンディ
    ング用開口部と鏡像関係にある凸部を形成し、この上に
    感光性絶縁樹脂層を形成して、該金属板を感光性絶縁樹
    脂層と共に半導体ウェハーに貼り付けた後、金属板およ
    び凸部をエッチング除去することにより、開口部となる
    部位の感光性絶縁樹脂層の厚みを予め、その周囲の感光
    性絶縁樹脂層に比較して薄く形成させ、該感光性絶縁樹
    脂層上に、ウェハー上の各チップに対応して反復して再
    配線用回路を形成し、さらに、フォトリソグラフィー法
    により、感光性絶縁樹脂層を露光現像して、絶縁樹脂層
    にワイヤーボンディング用開口部を設け、この開口部を
    通して、チップ上の前記パッドとボンドフィンガーとを
    一括してワイヤボンドした後、ダイシングして、各チッ
    プを個片化することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 金属板が、感光性絶縁樹脂層を侵さない
    薬液によりエッチング除去可能な金属からなり、かつ電
    解メッキにより形成され凸部が、金属板と同様に感光性
    絶縁樹脂層を侵さない薬液によりエッチング除去可能な
    金属からなると共に、その高さが感光性絶縁樹脂層の厚
    みの20〜100%であることを特徴とする、請求項1
    記載の半導体装置の製造方法。
  3. 【請求項3】 請求項1または請求項2に記載された製
    造方法によって、製造されたものであることを特徴とす
    る半導体装置。
JP2000368993A 2000-12-04 2000-12-04 半導体装置の製造方法および半導体装置 Pending JP2002170845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000368993A JP2002170845A (ja) 2000-12-04 2000-12-04 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000368993A JP2002170845A (ja) 2000-12-04 2000-12-04 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2002170845A true JP2002170845A (ja) 2002-06-14

Family

ID=18839103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000368993A Pending JP2002170845A (ja) 2000-12-04 2000-12-04 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2002170845A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134458A (ja) * 2005-11-09 2007-05-31 Shinko Electric Ind Co Ltd 配線基板の製造方法および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134458A (ja) * 2005-11-09 2007-05-31 Shinko Electric Ind Co Ltd 配線基板の製造方法および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
JP4880006B2 (ja) 流れ防止用ダムを備えたプリント基板の製造方法
US20060205116A1 (en) Methods for packaging microfeature devices and microfeature devices formed by such methods
JP4176961B2 (ja) 半導体装置
JP2003197655A (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
US20060030140A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
JP2002043467A (ja) 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
WO2010106779A1 (ja) 半導体素子用基板の製造方法および半導体装置
JP3352084B2 (ja) 半導体素子搭載用基板及び半導体パッケージ
JP2002170845A (ja) 半導体装置の製造方法および半導体装置
JP4513196B2 (ja) 半導体装置の製造方法および半導体装置
JP2016139754A (ja) 半導体装置の製造方法
JP4461628B2 (ja) 半導体パッケージの製造方法
JP3359824B2 (ja) Bga型半導体装置の製造方法
JP2002170902A (ja) 半導体装置の製造方法および半導体装置
JP2002009195A (ja) 半導体装置の製造方法および半導体装置
JP2004047725A (ja) 半導体装置及び製造方法
JP2004158747A (ja) 半導体装置の製造方法
JP2002299360A (ja) 半導体装置及びその製造方法
JP2002110858A (ja) 半導体パッケージの製造法及び半導体パッケージ
JP4115556B2 (ja) 半導体パッケージの製造方法
JP2003179047A (ja) 半導体装置の製造方法および半導体装置
JP2004282098A (ja) 半導体パッケージの製造方法
JP3818253B2 (ja) 半導体装置用テープキャリアの製造方法
JP3352083B2 (ja) 半導体パッケージ及び半導体素子搭載用基板の製造方法