CN101356643A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101356643A
CN101356643A CNA2007800014055A CN200780001405A CN101356643A CN 101356643 A CN101356643 A CN 101356643A CN A2007800014055 A CNA2007800014055 A CN A2007800014055A CN 200780001405 A CN200780001405 A CN 200780001405A CN 101356643 A CN101356643 A CN 101356643A
Authority
CN
China
Prior art keywords
resin
plate core
glass transition
type
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800014055A
Other languages
English (en)
Other versions
CN101356643B (zh
Inventor
伊藤哲平
和田雅浩
田中宏之
广瀬浩
橘贤也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN101356643A publication Critical patent/CN101356643A/zh
Application granted granted Critical
Publication of CN101356643B publication Critical patent/CN101356643B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种用于防止半导体器件由于温度变化而损坏的技术。当将硅片倒装安装在具有薄型板芯结构的堆积型多层衬底上时，将具有较小的热膨胀系数的板芯用在多层衬底中，并且根据板芯的厚度和热膨胀系数适当地设计底部填料的热膨胀系数和玻璃化转变点。这样，将能够减轻由于温度变化而产生的多层衬底形变所导致的半导体封装内部的应力，从而防止半导体封装由于温度变化而损坏。

Description

半导体器件
技术领域
本发明涉及半导体器件。
背景技术
近年来，高密度安装已经成为用于实现移动电话、数码摄像机和数码照相机的小体积、轻重量和高性能的有用的基本技术。在一些情况下，包括多个单芯片的CSP(芯片级封装)不足以达到高密度安装，并且诸如MCP(多芯片封装)和SiP(系统封装)的封装方法已经越来越普及。
用于复合半导体芯片封装(如MCP和SiP)的诸如内插板和母板的电路板需要在电路板上的半导体芯片之间的连接，所以已开始利用具有高布线密度的堆积衬底。此外，倒装安装正成为用于将半导体芯片安装至电路板的标准方法。
在本文中，倒装安装是指将半导体芯片安装至电路板的方法，其中，不用线连接(如线结合)对半导体芯片表面和电路板进行电连接，而是用排列成阵列的凸出端(称之为“凸块”)。
倒装安装的优点是，与线结合相比能够减小安装面积。倒装安装的附加特性是具有较短的布线，并因此具有较好的电性质。倒装安装适于便携式设备的电路，对于便携式设备，非常需要体积小和重量轻，倒装安装还适于高频电路，在高频电路中，电性质是很重要的。
由于具有包括刚性衬底和柔性衬底的形状和类型，所以要通过倒装安装连接半导体芯片的电路板的功能是多样的，包括诸如内插板的封装衬底和诸如母板的主衬底。倒装安装还用于将半导体芯片相互连接的“芯片堆叠”安装方法。倒装安装还被称为倒装结合，这是表明结合方法的术语。此外，倒装安装有时还被简写为FC安装或FC处理。
在倒装安装的半导体元件中，为了使半导体元件、电路板和连接部分可靠，通常用增强的树脂组合物(底部填料)填充半导体元件和电路板之间的间隙。这种底部填料需要能够在较短的时间内填充较小的间隙，需要避免虚填和填充分离，需要对各种材料均具有很好的粘着性，并且需要使半导体元件、电路板和连接部分达到足够的可靠性。作为用于底部填料的材料，已广泛地应用了以环氧树脂为代表的热固性树脂。例如，专利文件1公开了利用具有特殊性质的热固性树脂作为底部填料的半导体器件。
根据上述公开的半导体器件使得硅片的活性表面面向电路板，并通过传导材料电连接至电路板，并且利用热固性树脂组合物填充并固化硅片和电路板之间的间隙。该热固性树脂组合物包括具有至少10个、至多30个碳原子的直链脂肪碳氢化合物，该化合物能够化学结合至热固性树脂。根据上述公开的组合物具有较高的温度循环可靠性，并能够用较少的剪切在低温下除去硅片，而无需损坏硅片或电路板。
此外，在内插板的区域内，为了满足支持更高密度安装和更高工作频率的要求，芯材减小的厚度以及对其内未设置板芯且在树脂上形成有布线构图的分层体被用作为内插板的无芯结构的使用已经发展出了更薄的堆积型内插板，通过缩短层间连接长度，使堆积型内插板具有减小的整体内插板厚度，并适于高频。
然而，在这些较薄的堆积型内插板中，由于温度条件的变化，将容易产生内插板的形变，并且内插板、半导体芯片和底部填料的热膨胀的不同可导致来自于周围温度变化的应力，从而损坏或毁坏焊接凸块。
专利文件2中公开的半导体器件是为了防止在具有无芯结构的较薄堆积型内插板中，由于来自于这种周围温度变化的应力而损坏和毁坏焊接凸块的技术的一例。
根据上述公开的半导体器件包括半导体元件和热膨胀系数至少为16ppm/℃的内插板，半导体元件通过焊接凸块安装、连接在内插板上，其中，用底部填料树脂填充半导体元件和内插板之间的间隙以及焊接凸块之间的间隙，然后将底部填料树脂固化。此外，填充树脂的玻璃化转变点在100-120℃温度范围内，其在125℃时的弹性模量至少为0.1GPa，并且其热膨胀系数a1在低于玻璃化转变点时至多为30ppm/℃。此外，专利文件2公开了，利用这种组合物，能够减少半导体元件、内插板和印刷电路板之间的损坏和毁坏。
【专利文件1】JP H11-233571A
【专利文件2】JP 2006-24842A
发明内容
本发明所解决的问题
然而，上述专利文件公开的传统技术在结合下述内容时还具有提高的空间。
首先，电路板和半导体芯片通常具有不同的热膨胀系数。因此，当在电路板上安装有半导体芯片的半导体器件具有热历史，则热膨胀系数的差别将导致电路板弯曲。
尽管专利文件1中公开的半导体器件适于利用不具有芯的无芯结构的薄的堆积型内插板，但其没有考虑具有减小的板芯厚度结构的薄的堆积型内插板。通常，无芯结构和有芯结构的热膨胀系数完全不同，所以由于温度条件的变化而产生的内插板形变的程度也将完全不同。
其次，近年来，已将与传统材料不同的材料用作为用于形成半导体芯片的材料，还用作为用于将半导体芯片连接至电路板的凸块的材料，并且现在，底部填料也与之结合而设计。例如，对于半导体芯片，称为“低k”的低介电常数膜已被用作为用于形成布线层的绝缘膜材料。通过利用这种膜，能够防止线与线之间的干扰，从而使半导体器件在高速操作下具有较高的可靠性。此外，考虑到对环境的影响，不含铅的材料已成为用于凸块的材料的标准。
当使用低k层或无铅焊料时，损坏(例如上面所指出的裂缝)的发生变得越来越显著。低k膜通常不具有足够的机械强度。因此，当由于封装热变形等原因在半导体芯片内产生应力时，即便应力的程度并不是很大，也将在低k膜中出现裂缝。此外，由于无铅焊料不具有足够的韧性，所以其将在凸块、半导体芯片和电路板之间的界面内形成裂缝。
本发明的实施考虑了上述因素，并且旨在通过根据电路板的性质适当地设计底部填料，提供一种在将半导体元件倒装安装在利用薄型板芯结构的堆积型电路板上时，防止由于温度变化而损坏半导体器件的技术。
用于解决上述问题的手段
本发明提供了一种半导体器件，其特征在于，包括：电路板，其包括板芯和堆积层；半导体元件，通过金属凸块连接至所述电路板；以及封装树脂组合物，其填充所述半导体元件和所述电路板之间的间隙；其中：所述板芯的厚度至多为500μm；所述板芯在平面方向上从室温到玻璃化转变温度的热膨胀系数至多为15ppm/℃；所述板芯在厚度方向上从室温到玻璃化转变温度的热膨胀系数至多为18ppm/℃；所述封装树脂组合物从室温到玻璃化转变温度的热膨胀系数至少为15ppm/℃、至多为30ppm/℃；并且所述封装树脂组合物通过TMA分析的玻璃化转变温度Tg(℃)满足公式75≤Tg＜112.5T+95，其中T(mm)为所述板芯的厚度。
根据该结构，当将半导体元件倒装安装在利用薄型板芯结构的堆积型电路板上时，在电路板上使用具有较小的热膨胀系数的板芯，并且根据板芯的厚度和线性膨胀系数，适当地设计底部填料的热膨胀系数和玻璃化转变点，从而减轻由于温度变化所产生的电路板的形变所导致的半导体器件内的应力，并因此防止半导体器件由于温度变化而损坏。
此外，本发明提供了一种半导体器件，其特征在于，包括：电路板，其包括板芯和堆积层；半导体元件，通过金属凸块连接至所述电路板；以及封装树脂组合物，其填充所述半导体元件和所述电路板之间的间隙；其中：所述电路板包括至多三层堆积层；所述板芯的厚度至多为500μm；所述板芯在平面方向上从室温到玻璃化转变温度的热膨胀系数至多为15ppm/℃；所述板芯在厚度方向上从室温到玻璃化转变温度的热膨胀系数至多为18ppm/℃；所述封装树脂组合物从室温到玻璃化转变温度的热膨胀系数至少为15ppm/℃、至多为30ppm/℃；并且所述封装树脂组合物通过TMA分析的玻璃化转变温度Tg(℃)满足公式50T+75≤Tg＜125T+95，其中T(mm)为所述板芯的厚度。
根据该结构，当将半导体元件倒装安装在利用薄型板芯结构的堆积型电路板上时，将具有较小的热膨胀系数的板芯用于电路板，并且根据板芯的厚度和热膨胀系数，考虑到在具有三层或更少的堆积层时的特有条件，适当地设计底部填料的热膨胀系数和玻璃化转变点，从而减轻由于温度变化所产生的电路板的形变所导致的半导体器件内的应力，并因此防止半导体器件由于温度变化而损坏。
此外，本发明提供了一种半导体器件，其特征在于，包括：电路板，其包括板芯和堆积层；半导体元件，通过金属凸块连接至所述电路板；以及封装树脂组合物，其填充所述半导体元件和所述电路板之间的间隙；其中：所述板芯的厚度至多为500μm；所述板芯是通过以树脂组合物浸渍纤维衬底并进行固化而形成的，所述树脂组合物包括氰酸酯树脂、酚树脂、环氧树脂和无机填充物；所述封装树脂组合物从室温到玻璃化转变温度的热膨胀系数至少为15ppm/℃、至多为30ppm/℃；并且所述封装树脂组合物通过TMA分析的玻璃化转变温度Tg(℃)满足公式75≤Tg＜112.5T+95，其中T(mm)为所述板芯的厚度。
根据该结构，当将半导体元件倒装安装在利用薄型板芯结构的堆积型电路板上时，将具有特有成分的板芯用于电路板，并且根据板芯的厚度和成分，适当地设计底部填料的热膨胀系数和玻璃化转变点，从而减轻由于温度变化所产生的电路板的形变所导致的半导体器件内的应力，并因此防止半导体器件由于温度变化而损坏。
此外，本发明提供了一种半导体器件，其特征在于，包括：电路板，其包括板芯和堆积层；半导体元件，通过金属凸块连接至所述电路板；以及封装树脂组合物，其填充所述半导体元件和所述电路板之间的间隙；其中：所述电路板包括至多三层堆积层；所述板芯的厚度至多为500μm；所述板芯是通过以树脂组合物浸渍纤维衬底并进行固化而形成的，所述树脂组合物包括氰酸酯树脂、酚树脂、环氧树脂和无机填充物；所述封装树脂组合物从室温到玻璃化转变温度的热膨胀系数至少为15ppm/℃、至多为30ppm/℃；并且所述封装树脂组合物通过TMA分析的玻璃化转变温度Tg(℃)满足公式50T+75≤Tg＜125T+95，其中T(mm)为所述板芯的厚度。
根据该结构，当将半导体元件倒装安装在利用薄型板芯结构的堆积型电路板上时，将具有特有成分的板芯用于电路板，并且根据板芯的厚度和成分，考虑到在具有三层或更少的堆积层时的特有条件，适当地设计底部填料的热膨胀系数和玻璃化转变点，从而减轻由于温度变化所产生的电路板的形变所导致的半导体器件内的应力，并因此防止半导体器件由于温度变化而损坏。
本发明的效果
根据本发明，当将半导体元件倒装安装在利用薄型板芯结构的堆积型电路板上时，根据电路板的特性，适当地设计底部填料，从而防止半导体器件由于温度变化而损坏。
附图说明
【图1】用于表明根据实施方案的半导体器件的结构的照片；
【图2】用于表明内插板内的减薄技术的发展过程的剖视图；
【图3】用于表明设计堆积型内插板的概念性示意图；
【图4】用于表明根据实施方案的半导体器件的结构的剖视图；
【图5】用于表明根据实施方案的半导体器件的结构的剖视图；
【图6】用于表明在较薄的FC-BGA型半导体器件中失效的一例的剖视图；
【图7】用于表明在较薄的FC-BGA型半导体器件中产生裂缝所处的条件的剖视照片；
【图8】用于表明在较薄的FC-BGA型半导体器件中产生裂缝的机制的概念性示意图；
【图9】用于表明在利用1-2-1型内插板的较薄的FC-BGA型半导体器件中的热循环测试结果的曲线图；
【图10】用于表明在利用2-2-2型内插板的较薄的FC-BGA型半导体器件中的热循环测试结果的曲线图；
【图11】用于表明在利用3-2-3型内插板的较薄的FC-BGA型半导体器件中的热循环测试结果的曲线图；以及
【图12】用于表明在利用4-2-4型内插板的较薄的FC-BGA型半导体器件中的热循环测试结果的曲线图。
100    半导体封装
102    硅片
104    板芯
106    堆积层
108    多层衬底
110    焊接凸块
112    底部填料
120    母板
122    次级球
1000   电子器件
具体实施方式
下面将参照附图表明实现本发明的方式。在所有附图中，相同的组成要素由相同的附图标记来表示，它们的表明将在适当的时候省略。
<实施方案1>使用1-2-1型多层衬底的半导体封装
在1-2-1型多层衬底中，在板芯的两个表面上设置布线层，并且具有布线层的堆积层进一步形成在其两个表面上。也就是说，从底部开始，在堆积层的表面上具有一个布线层，在板芯上具有两层，在堆积层的表面上具有一层，这就是被称为1-2-1型多层衬底的原因。
本实施方案的概述
在本实施方案中，采用倒装安装作为用于将半导体元件安装至例如内插板的电路板的方法。图1是用于表明根据本实施方案的、包括半导体封装100的电子器件1000的构造的照片。在该半导体封装100中，作为半导体元件的硅片102通过倒装安装连接至作为电路板的多层衬底(层合材料)108。另外，硅片102与多层衬底108之间的区域填充有底部填充料112，底部填充料112是封装树脂组合物。此外，包括这些元件的半导体封装100连接至母板120，从而大体上形成电子器件1000。
由于在半导体封装100中，使用倒装安装将硅片102安装在多层衬底108上，因此硅片102和多层衬底108的表面并非通过引线(例如引线接合法)电连接，而是通过焊接凸块(未示出)电连接，其中焊接凸块是排成阵列的凸出端。另外，半导体封装100自身通过焊接凸块(未示出)连接至母板120。
由于与引线接合法相比，可减小安装面积，所以倒装安装具有能够高密度安装的有益效果。另外，由于布线简单，所以倒装安装还具有电性能良好的有益效果。因此，由于包含在本实施方案的电子器件1000中的半导体封装100具有倒装安装在多层衬底108上的硅片102，因此，其适于对体积小和重量轻具有很高需求的便携式装置中的电路以及其中的电性能很重要的高频电路。
图2是用于表明内插板中减薄技术的发展的剖视图。通常，例如内插板的多层衬底的板芯具有如图2(a)所示的约0.8mm的厚度。另一方面，由于例如多层衬底的衬底成本(材料成本和加工成本)降低以及电性能改进的优点，近年来，如图2(b)和图2(c)所示的多层衬底的减薄(板芯和堆积层的减薄)已经得到进一步发展。
但是，多层衬底的减薄增加了在多层衬底中通常所具有的各种问题的严重性。即，多层衬底的减薄(板芯和堆积层的减薄)增加了半导体封装的整体热变形，因此，在具有机械上不耐用的低k层的半导体芯片上的应力可增加，并使得半导体芯片更易于损坏。另外，增加的半导体封装的整体热变形可影响将半导体封装二次安装至母板等。
此外，增加的半导体封装的整体热变形将趋向于降低对无铅凸块的保护，从而导致损坏半导体封装与多层衬底之间的连接部分，其中无铅凸块趋向于机械上脆弱，但由于环境保护的规定，对其的使用在近年来不断增加。
因此，最近对更薄的半导体封装的要求导致了使用这样的材料，即，这些材料与通常用于形成半导体芯片的材料和用于连接半导体芯片与电路板的凸块的材料不同，这样就导致了需要新设计的底部填充料来实现这些发展。
图3是用于表明堆积型内插板的设计的概念性示意图。虽然图3涉及3-2-3型堆积型内插板的设计，但是这种表示也应用于1-2-1型、2-2-2型和4-2-4型的堆积型内插板的设计。
通过将板芯104的表面与由铜箔等构成的电路布线114的表面层合、并进一步与堆积层106以及电路布线114层合而制备堆积型多层衬底108(例如本实施方案的较薄堆积型内插板)。在3-2-3型结构的情况下，堆积层106和电路布线114的层合在各个表面上均重复3次。通过这种方式获得3-2-3型堆积型内插板。
在这种情况下，由多层衬底108的温度改变和热膨胀系数而引起的形变的程度将受到板芯104的厚度和热膨胀系数的较大影响。另外，由多层衬底108的温度改变和热膨胀系数而引起的形变的程度不仅受到板芯104的热膨胀系数的影响，还受到堆积层106的热膨胀系数的影响。除了这些因素，由多层衬底108的温度改变和热膨胀系数而引起的形变的程度也在某种程度上受到其他因素影响，例如，多层衬底108的层结构，堆积层106的厚度，由铜箔等构成的电路布线114的厚度。
但是，在上述因素中，因为由多层衬底108的温度改变和热膨胀系数而引起的形变的程度尤其受到板芯104的厚度和热膨胀系数的影响，因此，可通过指定板芯104的厚度和热膨胀系数，以相当大的精度确定由多层衬底108的温度改变和热膨胀系数而引起的形变的程度。
下面将详细表明本实施方案的构造。
图4(a)是用于表明根据一个实施方案的半导体封装100的构造的剖面图。下面详细表明的半导体封装100使用了厚度最大为500μm的较薄的多层衬底(较薄的板芯和堆积层)108，以满足上述对于高密度安装的要求。
但是如下所述，在本实施方案中，基于较薄的多层衬底108的板芯104的厚度和热膨胀系数，适当地设计底部填充料112的热膨胀系数和玻璃化转变点，从而解决由多层衬底108的减薄所加剧的各种问题。因此，如以下提供的实验数据所示，由温度条件的改变导致的可靠性的降低可得到适当抑制。
半导体封装100包括具有板芯104和堆积层106的多层衬底108以及通过焊接凸块110连接至多层衬底108的硅片102。另外，硅片102与多层衬底108之间的间隙填充有底部填充料112。包含在多层衬底108中的堆积层106在板芯104的每一侧上包括一层。
半导体封装100可视作一种半导体器件。另外，除了板芯104和堆积层106之外，多层衬底108还在板芯104和堆积层106的两个表面上都具有由铜箔构成的电路，因此可被视作一种电路板。此外，硅片102是将半导体硅作为基底材料的元件，并可被视作一种半导体元件。
此外，焊接凸块110是由不含铅的金属构成的凸块，并可被视作一种金属凸块。另外，底部填充料112是树脂组合物，用于封装硅片102与多层衬底108之间的间隙，并且可被视作一种封装树脂组合物。
在该多层衬底108中，板芯104的厚度最大为500μm，优选地，最大为400μm，更优选地，最大为200μm。通过使得板芯的厚度保持为不超过这些数值，可降低多层衬底108的生产成本(材料成本和加工成本)，并从而改进电性能。此外，可抑制供电线路的信号延迟、串扰噪声和电势变化的产生。虽然板芯104的厚度并没有特定的下限，但是由于生产和强度的考虑，其优选应该至少为20μm。
另外，在多层衬底108中，从室温到玻璃化转变温度，板芯104在平面方向上(通过TMA分析，在X方向和Y方向上)的热膨胀系数最大为15ppm/℃，优选地最大为13ppm/℃。如果板芯104在平面方向上的热膨胀系数保持在最大为这些数值，则可抑制由于温度条件改变而引起的板芯104在平面方向上的膨胀和收缩，因而同样可抑制多层衬底108在平面方向上的膨胀和收缩。虽然板芯104在平面方向上的热膨胀系数没有特定的下限，但是出于生产目的，其优选应该至少为10ppm/℃。
此外，在该多层衬底108中，从室温到玻璃化转变温度，板芯104在厚度方向上的热膨胀系数(通过TMA，在Z方向上，a1)最大为18ppm/℃，优选地最大为16ppm/℃。如果板芯104在厚度方向上的热膨胀系数保持在最大为这些数值，则可抑制由于温度条件改变而引起的板芯104在厚度方向上的膨胀和收缩，因而同样可抑制多层衬底108在厚度方向上的膨胀和收缩。虽然板芯104在厚度方向上的热膨胀系数没有特定的下限，但是出于生产目的，其优选应该至少为10ppm/℃。
测量板芯的热膨胀系数(CTE)的方法如下。
与两侧上的铜层合的0.1mm厚的板在其整个表面上被蚀刻，在纵向和横向上，从层合的板上切下4mm×20mm的测试件，使用TMA分析器(TA仪器)以5℃/分钟测量纵向和横向上的热膨胀系数(在纵向上为压缩模式，在横向上为拉伸模式)。
另外，在该多层衬底108中，通过用包括氰酸酯树脂、酚树脂、环氧树脂和无机填料的树脂组合物浸渍纤维基质并且进行固化，来形成板芯104。具有这种组合物的板芯能够满足热膨胀系数的上述条件，同时保持板芯104所必需的各种性能，例如强度。通过优化氰酸酯树脂和填料(无机填料)的组合或者环氧树脂和填料的组合的添加量，可容易地在适当的设计范围内调节上述热膨胀系数(CTE)。酚醛清漆氰酸酯树脂和填料的组合是尤其优选的。
在该多层衬底108中，堆积层106中各层的厚度最大为60μm，优选地最大为40μm。另外，堆积层106的厚度至少为10μm，优选地至少为20μm。只要堆积层106中各层的厚度在这些范围内，则有利地建立下面将要解释的底部填充料112的Tg函数。另外，如果堆积层106的每层的厚度在这些范围内，则堆积层106的生产成本(材料成本和加工成本)可降低，同时保持堆积层106的强度和生产稳定性，并进一步改进电性能。
在该多层衬底108中，设置在板芯104的两个表面上以及堆积层106的表面上的布线层(未示出)中的各层的厚度最大为35μm，优选地最大为20μm。此外，布线层中各层的厚度至少为3μm，优选地至少为10μm。只要布线层中各层的厚度在这些范围内，则有利地建立下面将要解释的底部填充料112的Tg函数。另外，只要布线层的各层的厚度在这些范围内，则可降低布线层的生产成本(材料成本和加工成本)，同时保持布线层的导电性和生产稳定性。
另外，在该多层衬底108中，堆积层106从室温到玻璃化转变温度在平面方向上的热膨胀系数最大为35ppm/℃，优选地最大为30ppm/℃，更优选地最大为18ppm/℃。只要堆积层106的热膨胀系数最大为这些数值，则堆积层106的形变可通过改变温度条件而得到抑制，从而使得多层衬底108的形变同样得到抑制。另外，虽然堆积层106的热膨胀系数没有特定下限，但是考虑到生产，其优选地至少为10ppm/℃。
测量堆积层的热膨胀系数(CTE)的方法如下。
具有铜箔的两个绝缘片通过其内部的树脂表面挤压到一起，并且通过真空压制在2MPa的压力和220℃的温度下进行一小时的热压缩成型，将铜箔的整个表面蚀刻掉，以获得固化的绝缘树脂。从所得到的固化的绝缘树脂切下4mm×20mm的多个测试件，通过TMA分析器(TA仪器)以10℃/分钟测量它们的热膨胀系数。由于堆积层的CTE在平面方向上和在厚度方向上相同，因此只进行在平面方向上的拉伸模式测量就足够了。
此外，在该多层衬底108中，通过固化包括氰酸酯树脂、酚树脂、环氧树脂以及无机填料的树脂组合物来形成堆积层106。由该组合物形成的堆积层106能够满足热膨胀系数的上述条件，同时保持堆积层106所必需各种性能，例如绝缘能力。通过优化氰酸酯树脂和填料(无机填料)的组合或者环氧树脂和填料的组合的添加量，可容易地在适当的设计范围内调节热膨胀系数(CTE)。酚醛清漆氰酸酯树脂和填料的组合是尤其优选的。
另一方面，底部填充料112从室温到玻璃化转变温度的热膨胀系数(通过TMA分析)至少为15ppm/℃，优选地至少为17ppm/℃。另外，底部填充料112从室温到玻璃化转变温度的热膨胀系数(通过TMA分析)小于30ppm/℃，优选地最大为28ppm/℃。只要底部填充料112的热膨胀系数在这些范围内，就可减小由温度改变引起的多层衬底108的形变所导致的半导体封装100内的应力，从而抑制由于温度改变引起的对半导体封装100的损坏。
用于测量底部填充料的Tg的方法如下。
首先，以150℃×120分钟固化树脂组合物，然后通过切割获得5×5×10mm的测试件。在5g的压缩负载和以10℃/分钟的温度增加率在-100℃到300℃的温度范围内的条件下，使用SeikoTMA/SS120测量该测试件。通过这种方式，可使用TMA分析器计算CTE和Tg。
另外，通过TMA分析获得的底部填充料112的玻璃化转变温度Tg(℃)满足公式75≤Tg，优选地满足25T+75≤Tg，更优选地满足50T+75≤Tg，其中T(mm)是板芯104的厚度。另外，通过TMA分析获得的底部填充料112的玻璃化转变温度Tg(℃)满足公式Tg＜112.5T+95，优选地≤100T+95，更优选地75T+95。只要底部填充料112的玻璃化转变温度Tg在这些范围内，就可减小由温度改变引起的多层衬底108的形变所导致的半导体封装100内的应力，从而抑制由于温度改变引起的对半导体封装100的损坏。玻璃化转变温度Tg(℃)的这些数值限制基本上与多层衬底108的层结构无关地建立，并且优选地在多层衬底108的堆积层106的每层的厚度为20-60μm时建立，铜箔(未示出)的每层的厚度在3-20μm的范围内。
在实施方案1中，多层衬底108具有三层或少于三层的堆积层106，从而通过TMA分析获得的底部填充料112的玻璃化转变温度Tg(℃)优选地满足公式50T+75≤Tg＜125T+95，其中T(mm)是板芯104的厚度。如根据以下描述的实验数据可清晰看出，当存在三层或少于三层的堆积层106时，只要底部填充料112的玻璃化转变温度Tg在该范围内，由于温度改变引起的对半导体封装100的损坏可得以显著抑制。基于多层衬底(108)的层结构，建立玻璃化转变温度Tg(℃)的数值限制，优选地，当在多层衬底108中存在三层或少于三层的堆积层106时建立玻璃化转变温度Tg(℃)的数值限制。
下面将解释通过TMA分析的底部填充料的玻璃化转变温度Tg(℃)的关系式的推导基础。
本发明的发明人改变了FC-BGA型半导体器件中衬底的层结构、厚度和物理性质，并通过应力计算(模拟)确定了其最佳的底部填充料性能，他们因此发现，当通过TMA分析的底部填充料112的玻璃化转变温度Tg(℃)满足由本实施方案1和下面要描述的实施方案2-4所指出的半导体封装100中的确定的关系式时，热冲击测试中的可靠性相对于传统的较薄FC-BGA型半导体器件得到了显著改进。
利用例如形成半导体器件的硅片、金属凸块和多层衬底(包括板芯堆积层、铜布线等)的结构(尺寸)、CTE、Tg和弹性模量等的参数，通过制备FC-BGA器件的模型而进行应力计算，并且利用统计技术计算半导体器件的各个部分的形变、应力和应力消除值，改变例如封装该器件的底部填充料的Tg、CTE和弹性模量等的参数，从而确定底部填充料的性能，由此使损坏和形变在可允许的限度内。
作为应力计算的先决条件，首先执行以满足以下因素：
(i)假设硅片102的电路表面上具有低k膜，应力不会导致低k材料的夹层分层；
(ii)焊接凸块(假设为SnAgCu)100的预测寿命至少为热冲击测试(-55℃持续30分钟，125℃持续20分钟)的1000个周期；
(iii)硅片102不会由于半导体器件的弯曲形变而毁坏；
(iv)硅片102的侧面与底部填充料112之间的分界面的分层应力小于或等于底部填充料的粘附强度。
满足这些因素的底部填充料的性能得以确定，通过对之总结，获得Tg的上述关系式。
此处仅仅是本实施方案的概述，将提供其结构和底部填充料的Tg的关系式的推导；本实施方案中所用的材料的组合物以及本实施方案的功能和效果将在下面描述。这也将应用于下面描述的实施方案2-4。
<实施方案2>利用2-2-2型多层衬底的半导体封装
在2-2-2型多层衬底中，在板芯的两个表面上设置有布线层，并且具有布线层的两个堆积层设置在其两侧上。即，从下部观察，对于总共两个层，两个堆积层的每一个的表面上均具有布线层，在板芯的各侧上具有两层，对于总共两个层，两个堆积层的每一个的表面上具有一层，从而形成2-2-2型多层衬底。
图2(b)是用于表明根据一个实施方案的半导体封装100的结构的剖面图。该实施方案2基本具有与实施方案1相同的结构，但是包含在多层衬底108中的堆积层106的数量不同，在板芯104的各侧上具有两层。
如同实施方案1的情况，只要底部填充料112从室温到玻璃化转变温度的热膨胀系数(通过TMA分析)以及通过TMA分析的玻璃化转变温度Tg(℃)满足以上实施方案1中表明的函数，就可减小由温度改变引起的多层衬底108的形变所导致的半导体封装100内的应力，并从而抑制由温度改变引起的对半导体封装100的损坏。
在实施方案2的情况下，多层衬底108具有至少四个最多六个堆积层106，从而通过TMA分析的底部填充料112的玻璃化转变温度Tg(℃)优选地满足公式25T+75≤Tg≤100T+95，其中T(mm)是板芯104的厚度。这是因为，当存在至少四个最多六个堆积层106时，如从以下描述的实验数据可以理解，只要底部填充料112的玻璃化转变温度Tg在该范围内，就可显著抑制由于温度改变引起的对半导体封装100的损坏。
<实施方案3>利用3-2-3型多层衬底的半导体封装
在3-2-3型多层衬底中，在板芯的两个表面上设置布线层，并且具有布线层的三个堆积层设置在其两个表面上。即，从下部观察，对于总共三个层，在三个堆积层的每一个的表面上具有布线层，在板芯的各侧上具有两层，并且对于总共三个层，三个堆积层的每一个的表面上具有一层，从而形成3-2-3型多层衬底。
图3(c)是表明根据一个实施方案的半导体封装100的结构的剖面图。该实施方案3基本具有与实施方案1相同的结构，但是包含在多层衬底108中的堆积层106的数量不同，在板芯104的各侧上具有三层。
如同实施方案1的情况，只要底部填充料112从室温到玻璃化转变温度的热膨胀系数(通过TMA分析)以及通过TMA分析的玻璃化转变温度Tg(℃)满足以上实施方案1中表明的函数，就可减小由温度改变引起的多层衬底108的形变所导致的半导体封装100内的应力，并从而抑制由于温度改变引起的对半导体封装100的损坏。
在实施方案3的情况下，多层衬底108具有至少四个最多六个堆积层106，从而通过TMA分析的底部填充料112的玻璃化转变温度Tg(℃)优选地满足公式25T+75≤Tg≤100T+95，其中T(mm)是板芯104的厚度。这是因为，当存在至少四个最多六个堆积层106时，如从以下描述的实验数据可以理解，只要底部填充料112的玻璃化转变温度Tg在该范围内，就可显著抑制由于温度改变引起的对半导体封装100的损坏。
<实施方案4>利用4-2-4型多层衬底的半导体封装
在4-2-4型多层衬底中，在板芯的两个表面上设置布线层，并且具有布线层的三个堆积层设置在其两个表面上。即，从下部观察，对于总共四个层，在三个堆积层的每一个的表面上具有布线层，在板芯的各侧上具有两层，并且对于总共四个层，四个堆积层的每一个的表面上具有一层，从而形成4-2-4型多层衬底。
图3(d)是表明根据一个实施方案的半导体封装100的结构的剖面图。该实施方案4基本具有与实施方案1相同的结构，但是包含在多层衬底108中的堆积层106的数量不同，在板芯104的各侧上具有四层。
如同实施方案1的情况，只要底部填充料112从室温到玻璃化转变温度的热膨胀系数(通过TMA分析)以及通过TMA分析的玻璃化转变温度Tg(℃)满足以上实施方案1中表明的函数，就可减小由于温度改变引起的多层衬底108的形变所导致的半导体封装100内的应力，并从而抑制由于温度改变引起的对半导体封装100的损坏。
在实施方案4的情况下，多层衬底108具有至少7个堆积层106，从而通过TMA分析的底部填充料112的玻璃化转变温度Tg(℃)优选地满足公式75≤Tg≤75T+95，其中T(mm)是板芯104的厚度。这是因为，当存在至少7个堆积层106时，如从以下描述的实验数据可以理解，只要底部填充料112的玻璃化转变温度Tg在该范围内，就可显著抑制由于温度改变引起的对半导体封装100的损坏。
下面将表明实施方案1-4的半导体器件的功能和效果。
为了使得实施方案1-4的半导体器件的功能和效果易于理解，将参照连接至传统FC-BGA器件的项目表明如图6所示的、传统的较薄FC-BGA型半导体器件失效的一个示例的剖面图。
通常，在如图6所示的传统半导体封装100中，多层衬底108与硅片102的热膨胀系数不同。也就是说，多层衬底108由包括有机树脂的材料构成，且多层衬底108的膨胀系数高于硅片102。此外，当具有硅片102安装在多层衬底108上的结构的半导体封装100具有热历史时，热膨胀系数的不同使得多层衬底108变弯，如图6所示。
因此如图6所示，在传统的半导体封装100中，会出现这样的情况，即，硅片102可能变得破裂，或者多层衬底108与母板122之间通过次级球122的电连接可能失效。此外，会出现这样的情况，即，在硅片102的侧表面上由底部填充料112形成的填角可能分离，或者在该填角中可能产生裂缝。
此外，近年来，与传统使用的材料不同的材料已开始作为硅片102的材料和连接硅片102和多层衬底108的焊接凸块110的材料使用，还需要新近设计底部填充料材料112，从而与之相适应的。
例如在硅片102中，具有低介电常数(称为“低k”)的膜开始作为形成布线层的绝缘膜的材料来使用。通过使用这些膜，可抑制线路之间的串扰，从而形成在高速工作下具有高可靠性的硅片102。另外，考虑到环境保护，不含铅的材料正在变成用于焊接凸块110的材料的标准。
图7是用于表明在较薄FC-BGA型半导体器件中产生生裂缝的情况的剖面照片。当使用低k膜时，低k膜可被制造为较为多孔(易破裂)，从而降低介电常数，因此使得其更易损坏，例如破裂等。因此，如图所示，裂缝经常发生在硅片102的电路层中包含的低k膜中，并且裂缝经常发生在硅片102的聚酰亚胺树脂涂层与底部填充料112之间的分界面处。
另一方面，图8是用于表明在较薄FC-BGA型半导体器件的焊接凸块中发生裂缝的机制的概念性示意图。因此，当使用传统的多层衬底108时，硅片102的热膨胀系数约为3-4ppm/℃。例如，在XY方向上的热膨胀系数约为17.6ppm/℃，而在Z方向上的热膨胀系数约为64.1，从而设置在硅片102和多层衬底108之间的焊接凸块110将受到由于温度条件改变而引起的较大应力。
但是，由于无铅焊接凸块110并不足够坚固，因此在焊接凸块110与硅片102或多层衬底108之间的分界面处可产生裂缝。因此，当在传统的较薄FC-BGA型半导体器件中使用无铅焊接凸块110时，无铅焊接凸块通常比含铅的焊接凸块更易破裂，其结果是焊接凸块110在热冲击测试中更容易疲劳损坏。
与此相反，通过进行实施方案1中前述的应力计算，本发明的发明人发现通过TMA分析的底部填充料的Tg满足关系式，从而获得较薄FC-BGA型半导体器件中最佳的底部填充料性能，本发明的发明人还发现，与传统的较薄FC-BGA型半导体器件相比，在实施方案1-4中所示的半导体封装100中，热冲击测试中的稳定性可得到显著改进。
也就是说，根据实施方案1-4中所示的半导体封装100的结构，当将硅片102倒装安装到具有较薄板芯104的结构的多层衬底108上时，在多层衬底108中使用热膨胀系数较低的板芯104，并根据板芯104的厚度和热膨胀系数适当设计底部填充料112的热膨胀系数和玻璃化转变点，因此，可减小由于温度改变引起的多层衬底108的形变所导致的半导体封装100内的应力，从而抑制由于温度改变引起的对半导体封装100的损坏。
这里，根据前述应力计算，在传统的较薄FC-BGA型半导体封装100中，板芯104的热膨胀系数较高，从而在厚度最大为500μm的板芯104的区域中，不论怎样调节底部填充料112的热膨胀系数和玻璃化转变点，都难以满足以下四个要求：(i)保护在硅片102中的低k膜，(ii)保护焊接凸块100，(iii)减小硅片102的热变形，以及(iv)防止底部填充料112在硅片102的侧表面处的填角分层。
另一方面，通过前述应力计算的结果，本发明的发明人发现，作为对实施方案1-4的半导体封装100的分析结果，在实施方案1-4的半导体封装100中，板芯104的热膨胀系数较小，从而即使在厚度最大为500μm的板芯104的区域中，仍然能够以很平衡的方式，通过调节底部填充料112的热膨胀系数和玻璃化转变点，满足以下四个要求：(i)保护在硅片102中的低k膜，(ii)保护焊接凸块100，(iii)减小硅片102的热变形，以及(iv)防止底部填充料112在硅片102的侧表面处的填角分层。
也就是说，实施方案1-4的半导体封装100是所有这样的半导体封装100，其包括：具有板芯104和堆积层106的多层衬底108；通过焊接凸块110连接至多层衬底108的硅片；以及填充硅片102与多层衬底108之间的间隙的底部填充料102。另外，板芯104的厚度最大为500μm，板芯104从室温到玻璃化转变温度在平面方向上的热膨胀系数最大为15ppm/℃，而板芯104从室温到玻璃化转变温度在厚度方向上的热膨胀系数最大为20ppm/℃。另外，底部填充料102从室温到玻璃化转变温度的热膨胀系数至少为15ppm/℃，且小于30ppm/℃，而通过TMA分析的底部填充料102的玻璃化转变温度Tg(℃)满足公式75≤Tg≤112.5T+95，其中T(mm)是板芯104的厚度。
根据这一结构，当硅片102被倒装安装在具有变薄的板芯104结构的堆积型多层衬底108上时，在多层衬底108中使用具有较低热膨胀系数的板芯，并根据板芯104的厚度和热膨胀系数适当设计底部填料112的热膨胀系数和玻璃化转变点，从而减小由于温度改变引起的多层衬底108的形变所导致的半导体封装100内产生的应力，并抑制由于温度改变引起的对半导体封装100的损坏。
另外，根据不同的观点，在实施方案1-4的所有半导体封装100中，通过用包括氰酸酯树脂、酚树脂、环氧树脂和无机填料的树脂组合物浸渍纤维基质，然后进行固化，来形成板芯104，从而保持例如板芯104中必需的强度等的各种性能，并满足热膨胀系数的前述条件。因此，通过根据板芯104的厚度和成分适当设计底部填充料112的热膨胀系数和玻璃化转变点，可减小由于温度改变引起的多层衬底108的形变所导致的半导体封装100内产生的应力，并抑制由于温度改变引起的对半导体封装100的损坏。
另外，根据另一观点，实施方案1的半导体封装100具有这样的特征：多层衬底108具有三个或少于三个堆积层，而其余的结构保持与其他实施方案2-4相同，从而如以下给出的测试数据所示，通过TMA分析的底部填充料112的玻璃化转变温度Tg(℃)尤其满足公式50T+75≤Tg＜125T+95，其中T(mm)是板芯104的厚度，而其他层结构不满足该公式。
下面将表明实施方案1-4中所使用的多层衬底的材料和生产方法。
<关于板芯>
虽然在实施方案1至4中使用的板芯104没有特别限制，只要其满足上述厚度和热膨胀系数的条件并且具有合适的强度，但是作为实例，能够适当地使用通过用树脂组合物浸透纤维衬底(例如玻璃纤维片)然后固化而形成的板型衬底(所谓的预浸料)，所述树脂组合物包括氰酸酯树脂、酚树脂、环氧树脂和无机填料。
通过在形成板芯104的树脂组合物中包括氰酸酯树脂，能够降低板芯104的热膨胀系数，从而改善板芯104的电性能(低介电常数、低介电正切)和机械强度。此处的氰酸酯树脂不仅包括氰酸酯树脂，还包括氰酸酯树脂的预聚物。
能够通过例如将卤化氰与苯酚反应，然后根据需要通过例如加热等方法预聚合而获得上述氰酸酯树脂。具体实例包括双酚型氰酸酯树脂，如酚醛清漆型氰酸酯树脂、双酚A型氰酸酯树脂、双酚E型氰酸酯树脂、四甲基双酚F型氰酸酯树脂。这其中优选酚醛清漆型氰酸酯树脂。这些能够通过增加树脂组合物的交联密度而改善其耐热性，并且能够改善树脂组合物的阻燃性。这是因为酚醛清漆型氰酸酯树脂在固化反应后形成三嗪环。此外，酚醛清漆型氰酸酯树脂在其结构中具有高比例的苯环并且易于碳化。此外，即使将所述板芯的厚度制成0.5mm(500μm)或更薄，通过固化板芯104制备的层压板能够具有优越的刚性。特别是，其在加热时具有优越的刚性，因此其在装备半导体元件时具有特别良好的可靠性。
作为上述酚醛清漆型氰酸酯树脂的实例，能够使用如用通式(I)表示的化合物。
[通式1]
Figure A20078000140500251
虽然对通式(I)表示的酚醛清漆型氰酸酯树脂中的重复单元平均数n没有特别的限制，但其优选1至10且更优选2至7。如果重复单元的平均数n少于前述下限值，则酚醛清漆型氰酸酯树脂的耐热性会降低，并且在加热时会释放低聚物或有低聚物蒸发。此外，如果重复单元的平均数n超过前述上限值，则熔体粘度会变得太高从而降低板芯104的可成形性。
虽然上述氰酸酯树脂的重均分子量没有特别限制，但该重均分子量优选500至4,500且更优选600至3,000。如果重均分子量低于这些下限值，则在生产板芯104时会出现胶粘性，使得板芯104可以粘结在一起或者在其互相接触时会出现树脂传递。此外，如果重均分子量超过这些上限值，则反应会变得太快，使得形成衬底(尤其是电路板)时会出现成型缺陷并且夹层剥离强度会降低。上述氰酸酯树脂等的重均分子量能够通过例如GPC(凝胶渗透色谱法，标准物质：聚苯乙烯转化(polystyrene conversion))测定。
另外，虽然没有特别的限制，上述氰酸酯树脂可以是单独使用的一种类型，或组合使用的不同重均分子量的两种或多种类型的组合，或与其预聚物组合使用的一种或多种类型。
虽然所述热固树脂的量没有特别限制，但其优选全部树脂组合物的5wt％至50wt％，更优选20wt％至40wt％。如果该量少于这些下限值，则会难以形成板芯104，并且如果超过这些上限值，板芯104的强度会降低。
此外，通过在形成板芯104的树脂组合物中包括无机填料，即使将板芯104制得很薄时(厚度为0.5mm或更小)也能够维持其优越的强度。而且也能够缓解板芯104热膨胀的减小。
所述无机填料的实例包括煅烧的高岭土；未煅烧的高岭土；诸如云母和玻璃的硅酸盐；诸如氧化钛、氧化铝、二氧化硅和熔融石英的氧化物；诸如碳酸钙、碳酸镁和水滑石的碳酸盐；诸如氢氧化铝、氢氧化镁和氢氧化钙的氢氧化物；诸如硫酸钡、硫酸钙和亚硫酸钙的硫酸盐或亚硫酸盐；诸如硼酸锌、偏硼酸钡、硼酸铝、硼酸钙和硼酸钠的硼酸盐；诸如氮化铝、氮化硼、氮化硅和氮化碳的氮化物；以及诸如钛酸锶和钛酸钡的钛酸盐。作为无机填料，能够单独使用这些中的一种，或使用组合两种或多种。这其中尤其优选二氧化硅，并且熔融石英(特别是球形熔融石英)因为其热膨胀低而优选。虽然其可以是压碎的形式或球形的形式，但应使用与目的相适合的使用方法，例如通过使用球形二氧化硅以降低树脂组合物的熔体粘度从而实现对纤维衬底的浸透。
虽然所述无机填料的平均粒径没有特别的限制，但其应优选为0.01μm至5.0μm，更优选0.1μm至2.0μm。如果所述无机填料的粒径低于这些下限值，则所述清漆的粘度会太高从而在制备板芯104时影响生产率。此外，如果超过这些上限值，在清漆中会出现所述无机填料的离析。平均粒径能够通过例如粒径分析仪(Horiba，LA-500)测定。
此外，虽然没有特别限制，上述无机填料可以是具有平均粒径单分散性的无机填料，或者是具有平均粒径多分散性的无机填料。而且，能够使用具有平均粒径单分散性和/或多分散性的一种类型或者两种或多种类型的无机填料的组合。
此外，优选使用具有5.0μm或更小的平均粒径的球形二氧化硅(尤其是球形熔融石英)，而且更优选具有0.01μm至2.0μm的平均粒径的球形熔融石英。因此，能够改善无机填料的填充。
虽然无机填料的量没有特别的限制，但其应优选全部树脂组合物的20wt％至80wt％，更优选30wt％至70wt％。只要该量在上述范围内，就能够特别地实现低热膨胀和低吸湿性。
通过在形成板芯104的所述树脂组合物中包括环氧树脂(基本上不包括卤原子)，能够改善板芯104的吸湿焊料的耐热性和阻燃性。
前述环氧树脂的实例包括双酚型环氧树脂，例如双酚A型环氧树脂、双酚F型环氧树脂、双酚E型环氧树脂、双酚S型环氧树脂、双酚M型环氧树脂、双酚P型环氧树脂和双酚Z型环氧树脂；酚醛清漆型环氧树脂，例如苯酚酚醛清漆型环氧树脂和甲酚酚醛清漆型环氧树脂；芳基烯基型环氧树脂，例如联苯型环氧树脂、二甲苯型环氧树脂和二苯基芳烷基型环氧树脂；萘型环氧树脂；蒽型环氧树脂；苯氧基型环氧树脂；二茂型环氧树脂；降冰片烯型环氧树脂；金刚烷型环氧树脂以及芴型环氧树脂。作为环氧树脂，能够使用这些中的一种、具有不同重均分子量的两种或多种类型的组合、或一种或多种类型与其预聚物的组合。在这些环氧树脂中，尤其优选芳基烯基型环氧树脂。因此，能够改善吸湿焊料耐热性和阻燃性。
前述芳基烯基型环氧树脂是指在重复单元中具有至少一芳基烯基基团的环氧树脂。实例包括亚二甲苯基型环氧树脂和二苯基二亚甲基型环氧树脂。这其中，优选二苯基二亚甲基型环氧树脂。所述二苯基二亚甲基型环氧树脂能够用通式(II)表示。
[通式2]
Figure A20078000140500271
虽然用以上通式(II)表示的二苯基二亚甲基型环氧树脂中的重复单元平均数n没有特别限制，但优选1至10，更优选2至5。如果重复单元的平均数n小于前述的下限值，则二苯基二亚甲基型环氧树脂会倾向于结晶，并且能够相对地降低其在通用溶剂中的溶解度，从而使其难以处理。此外，如果重复单元数n超过以上的上限，则该树脂的流动性会降低并且会引起成型缺陷等。
虽然环氧树脂的量没有特别的限制，但其应优选全部树脂组合物的1wt％至55wt％，更优选2wt％至40wt％。如果该量小于这些下限值，则氰酸酯树脂的反应性会降低，从而降低所得产品的抗湿性，并且如果超过所述上限值，则会降低其耐热性。
虽然前述环氧树脂的重均分子量没有特别限制，但该重均分子量优选500至20,000，更优选800至15,000。如果该重均分子量小于这些下限值，则会在板芯104中出现胶粘性，而如果超过这些上限值，则在生产板芯104期间玻璃纤维衬底的浸透会降低从而不能获得均一的产品。环氧树脂的重均分子量能够通过例如GPC测定。
通过在形成板芯104的树脂组合物中包括酚树脂，能够进一步改善板芯104的吸湿焊料耐热性。
上述酚树脂的实例包括酚醛清漆型酚树脂、甲阶酚醛树脂型酚树脂以及芳基烯基型酚树脂。作为酚树脂，能够单独使用这些类型中的一种、具有不同重均分子量的两种或多种类型的组合、或一种或多种类型与其预聚物的组合。在这其中，尤其优选芳基烯基型酚树脂。因此，能够进一步改善吸湿焊料耐热性。
上述芳基烯基型酚树脂的实例包括二甲苯型酚树脂和二苯基二亚甲基型酚树脂。二苯基二亚甲基型酚树脂能够用例如通式(III)表示。
[通式3]
用以上通式(III)表示的二苯基二亚甲基型酚树脂中的重复单元数n没有特别的限制，但应优选1至12，更优选2至8。如果重复单元的平均数n少于这些下限值，则耐热性会降低，此外，如果超过这些上限值，则与其它树脂的相容性会降低，从而降低加工性。
能够使用前述的氰酸酯树脂(尤其是酚醛清漆型氰酸酯树脂)和芳基烯基型酚树脂的组合来控制交联密度并容易地控制反应性。
虽然前述酚树脂的量没有特别限制，但其应优选全部树脂组合物的1wt％至55wt％，更优选5wt％至40wt％。如果该量少于这些下限值，则耐热性会降低，而如果超过这些上限值，则会导致热膨胀性能低。
虽然上述酚树脂的重均分子量没有特别限制，但该重均分子量应优选400至18,000，且更优选500至15,000。如果该重均分子量小于这些下限值，则板芯104会变成胶粘的，而如果超过这些上限值，则在生产板芯104时玻璃纤维衬底的浸透会降低，从而不能获得均一产品。所述酚树脂的重均分子量能够通过例如GPC测定。
此外，当使用上述氰酸酯树脂(特别是酚醛清漆型氰酸酯树脂)、上述酚树脂(特别是芳基烯基型酚树脂，尤其是二苯基二亚甲基型酚树脂)以及上述环氧树脂(芳基烯基型环氧树脂，尤其是二苯基二亚甲基型环氧树脂)的组合来生产板芯104时，可获得特别优越的空间稳定性。
上述树脂组合物没有特别的限制，但优选使用偶联剂。通过改善上述热固树脂与上述无机填料之间界面的可湿性，上述偶联剂在润湿后能够改善耐热性，尤其是焊料耐热性，从而将热固树脂和无机填料均匀地粘附在纤维衬底上。
虽然可以使用任何常用偶联剂，但优选使用至少一种选自环氧硅烷偶联剂、阳离子硅烷偶联剂、氨基硅烷偶联剂、钛酸盐偶联剂和硅油偶联剂的偶联剂。因此，能够改善无机填料界面的可湿性，从而改善耐热性。
偶联剂的添加量将取决于无机填料的比表面积，并因此没有特别的限制，但其相对于100重量份无机填料应优选0.05重量份至3重量份，特别是0.1重量份至2重量份。如果该含量低于这些下限，就不能充分覆盖无机填料，从而降低使耐热性增加的效果，而当超过这些上限时，会影响反应并且降低抗弯强度。
根据需要，上述树脂组合物还可以使用固化促进剂。实例包括有机金属盐，例如环烷酸锌、环烷酸钴、辛酸锡、辛酸钴、二乙酰丙酮基钴(II)和三乙酰丙酮基钴(III)；叔胺，例如三乙胺、三丁胺和二氮杂双环[2，2，2]辛烷；咪唑，例如2-苯基-4-甲基咪唑、2-乙基-4-乙基咪唑、2-苯基-4-甲基咪唑、2-苯基-4-甲基-5-羟基咪唑和2-苯基-4，5-二羟基咪唑；苯酚化合物，例如苯酚、双酚A和壬基苯酚；有机酸，例如乙酸、苯甲酸、水杨酸和对甲苯磺酸；及其混合物。作为固化促进剂，能够单独使用这些中的一种、包括其衍生物，或使用两种或多种的组合，包括其衍生物。
虽然所述固化促进剂的量没有特别限制，但其应优选全部上述树脂组合物的0.05wt％至5wt％，更优选0.2wt％至2wt％。如果该量小于这些下限，则可能不产生固化促进效果，而如果超过这些上限，则板芯104的耐贮性会降低。
上述树脂组合物可以与以下物质组合使用：热塑树脂，例如苯氧基树脂、聚酰亚胺树脂、聚酰胺酰亚胺树脂、聚苯氧基树脂、聚醚砜树脂、聚酯树脂、聚乙烯树脂和聚苯乙烯树脂；聚苯乙烯型热塑性弹性体，例如苯乙烯-丁二烯共聚物和苯乙烯-异戊二烯共聚物；热塑性弹性体，例如聚烯烃型热塑性弹性体、聚酰胺型弹性体和聚酯型弹性体；以及二烯型弹性体，例如聚丁二烯、环氧基的聚丁二烯、酰基的聚丁二烯和甲基丙烯酰基的聚丁二烯。
此外，根据需要，能够将不同于上述成分的添加剂添加至上述树脂组合物中，例如颜料、染料、消泡剂、匀染剂、UV吸收剂、起泡剂、抗氧化剂、阻燃剂和离子螯合剂。
下面将描述预浸料。
板芯104是通过用上述树脂组合物浸透纤维衬底(例如玻璃纤维片)并固化而形成的板形衬底(所谓的预浸料)，其适于制造内插板和母板，所述内插板和母板是在高温高湿条件下的多种性能上(例如介电性能和机械连接与电连接的可靠性)显示优越性的印刷布线板。
能够用于此处的纤维衬底的实例包括玻璃织物和玻璃无纺布的玻璃纤维衬底；由具有聚酰胺树脂纤维(例如聚酰胺树脂)、芳香聚酰胺树脂纤维和全芳香聚酰胺树脂纤维、聚酰亚胺树脂纤维、氟乙烯树脂纤维等作为主要组分的织物或无纺布组成的合成树脂衬底；以及有机纤维衬底，例如将牛皮纸、棉绒纸和棉绒浆与牛皮浆的混合纸作为主要组分的纸质衬底。这其中，优选玻璃纤维衬底。因此，能够改善板芯104的强度和吸湿率。此外，能够降低板芯104的热膨胀系数。
用上述树脂组合物浸透纤维衬底的方法的实例包括，例如，使用上述树脂组合物制备树脂清漆并将纤维衬底浸入该树脂清漆中的方法，应用多种类型的涂布机的方法以及喷雾法。这其中，优选将纤维衬底浸入树脂清漆。因此，能够增加树脂组合物浸透纤维衬底的速率。将纤维衬底浸入树脂清漆中时，能够使用常规浸入应用设备(immersiveapplication equipment)。
虽然用于上述树脂清漆中的溶剂优选对上述树脂组合物中的树脂组分具有良好的溶解性，然而可以在不产生任何有害效果的范围内使用较差溶剂。具有良好溶解性的溶剂的实例包括丙酮、丁酮、甲基异丁酮、环己酮、四氢呋喃、二甲基甲酰胺、二甲基乙酰胺、二甲亚砜、乙二醇、溶纤剂和卡必醇。
虽然上述树脂清漆的固体部分没有特别的限制，其应优选上述树脂组合物的固体部分的40wt％至80wt％，更优选50wt％至65wt％。因此，能够进一步改善树脂清漆对纤维衬底的浸透。通过用上述树脂组合物浸透上述纤维衬底并在预定温度例如80℃至200℃干燥，能够获得板芯104。
<关于堆积层>
以下将说明形成实施方案1至4中使用的堆积层106的树脂组合物。虽然形成堆积层106的树脂组合物没有特别的限制，但优选由含有热固树脂的树脂组合物形成。因此，能够改善绝缘树脂层的耐热性。
热固树脂的实例包括酚树脂，例如酚醛清漆型酚树脂，如苯酚酚醛清漆树脂、甲酚酚醛清漆树脂和双酚A酚醛清漆树脂，以及甲阶酚醛树脂型酚树脂，如未改性的甲阶酚醛树脂酚树脂和由泡桐油、亚麻油或胡桃油改性的油改性甲阶酚醛树脂酚树脂；双酚型环氧树脂，例如双酚A环氧树脂、双酚F环氧树脂、双酚E型环氧树脂、双酚S型环氧树脂、双酚Z型环氧树脂、双酚P型环氧树脂和双酚M型环氧树脂；酚醛清漆型环氧树脂，例如苯酚酚醛清漆型环氧树脂和甲酚酚醛清漆环氧树脂；环氧树脂，例如联苯型环氧树脂、二苯基芳烷基型环氧树脂、芳基烯基型环氧树脂、萘型环氧树脂、蒽型环氧树脂、苯氧基型环氧树脂、二茂型环氧树脂、降冰片烯型环氧树脂、金刚烷型环氧树脂和芴型环氧树脂；具有三嗪环的树脂，例如尿素树脂和三聚氰胺树脂；不饱和聚酯树脂；马来酰亚胺树脂；聚亚安酯树脂；己二烯酞酸酯树脂；硅树脂；具有苯并噁嗪环的树脂；以及氰酸酯树脂。
这其中，能够单独使用一种类型、组合使用具有不同重均分子量的两种或多种类型或使用一种或多种类型与其预聚物的组合。此外，这其中，尤其优选氰酸酯树脂(包括氰酸酯树脂的预聚物)。因此，能够降低绝缘树脂层的热膨胀系数。此外，绝缘树脂层的电性能(低介电常数，低介电正切)和机械强度也是良好的。
能够通过例如将卤化氰与苯酚反应，然后根据需要通过例如加热等方法预聚合而获得上述氰酸酯树脂。具体实例包括双酚型氰酸酯树脂，例如酚醛清漆型氰酸酯树脂、双酚A型氰酸酯树脂、双酚E型氰酸酯树脂、和四甲基双酚F型氰酸酯树脂。这其中优选酚醛清漆型氰酸酯树脂。因此，能够由于增加树脂组合物的交联密度而改善耐热性并能够改善树脂组合物的阻燃性。这是因为酚醛清漆型氰酸酯树脂在固化反应后形成三嗪环。此外，酚醛清漆型氰酸酯树脂在其结构中具有高比例的苯环并且易于碳化。
作为以上酚醛清漆型氰酸酯树脂的实例，能够使用如通式(I)所示的化合物。
[通式4]
Figure A20078000140500331
虽然通式(I)所示的酚醛清漆型氰酸酯树脂的重复单元平均数n没有特别的限制，但其优选1至10且更优选2至7。如果重复单元的平均数n少于前述下限值，则酚醛清漆型氰酸酯树脂将容易结晶并且在通用溶剂中的溶解度会相对降低，从而使其难以处理。此外，如果重复单元的平均数超过上述上限，则熔体粘度会变得太高而降低所述绝缘树脂层的成型性。
虽然上述氰酸酯树脂的重均分子量没有特别限制，但该重均分子量优选500至4,500且更优选600至3,000。如果重均分子量低于这些下限值，则固化的绝缘树脂层的机械强度会降低，并且在绝缘树脂层形成时会出现胶粘性，导致树脂的传递。此外，如果重均分子量超过这些上限值，则反应会变得太快，使得形成衬底(特别是电路板)时会出现成型缺陷并且夹层剥离强度会降低。上述氰酸酯树脂等的重均分子量能够通过例如GPC(凝胶渗透色谱法，标准物质：聚苯乙烯转化)测定。
另外，虽然没有特别限制，但上述氰酸酯树脂，包括其衍生物，可以是单独使用的一种类型、组合使用的具有不同重均分子量的两种或多种类型或与其预聚物组合使用的一种或多种类型。
虽然上述热固树脂的量没有特别限制，但其优选全部树脂组合物的5wt％至50wt％，更优选10wt％至40wt％。如果该量少于这些下限，则会难以形成绝缘树脂层，而如果超过这些上限，则所述绝缘树脂层的强度会降低。
当使用氰酸酯树脂(尤其是酚醛清漆型氰酸酯树脂)作为堆积层106中的热固树脂时，其应优选与环氧树脂(基本上不含卤原子)结合使用。上述环氧树脂的实例包括双酚型环氧树脂，例如双酚A型环氧树脂、双酚F型环氧树脂、双酚E型环氧树脂、双酚S型环氧树脂、双酚Z型环氧树脂、双酚P型环氧树脂和双酚M型环氧树脂；酚醛清漆型环氧树脂，例如苯酚酚醛清漆型环氧树脂和甲酚酚醛清漆型环氧树脂；芳基烯基型环氧树脂，例如联苯型环氧树脂、二甲苯型环氧树脂和二苯基芳烷基型环氧树脂；萘型环氧树脂；蒽型环氧树脂；苯氧基型环氧树脂；二茂型环氧树脂；降冰片烯型环氧树脂；金刚烷型环氧树脂以及芴型环氧树脂。
作为环氧树脂，能够单独使用这些中的一种、具有不同重均分子量的两种或多种类型的组合或一种或多种类型与其预聚物的组合。在这些环氧树脂中，尤其优选芳基烯基型环氧树脂。因此，能够改善吸湿焊料耐热性和阻燃性。
前述芳基烯基型环氧树脂是指在重复单元中具有至少一芳基烯基基团的环氧树脂。实例包括亚二甲苯基型环氧树脂和二苯基二亚甲基型环氧树脂。这其中，优选二苯基二亚甲基型环氧树脂。所述二苯基二亚甲基型环氧树脂能够用例如通式(II)表示。
[通式5]
Figure A20078000140500341
用如上通式(II)表示的二苯基二亚甲基型环氧树脂中的重复单元平均数n没有特别限制，但优选1至10，更优选2至5。如果重复单元的平均数n小于前述下限值，则二苯基二亚甲基型环氧树脂会倾向于结晶，并且能够相对地降低其在通用溶剂中的溶解度，从而使其难以处理。此外，如果重复单元数n超过以上的上限，则该树脂的流动性会降低并且会引起成型缺陷等。通过将所述重复单元数n设置在上述范围内，能够得到在这些性能上特别平衡的树脂。
虽然环氧树脂的量没有特别的限制，但其应优选全部树脂组合物的1wt％至55wt％，更优选5wt％至40wt％。如果该量小于这些下限值，则氰酸酯树脂的反应性会降低，从而降低所得产品的抗湿性，而如果超过上限值，则会降低其热膨胀系数和耐热性。
虽然前述环氧树脂的重均分子量没有特别的限制，但是该重均分子量优选500至20,000，更优选800至15,000。如果该重均分子量小于这些下限值，则在绝缘树脂层的表面上会出现胶粘性，而如果超过这些上限值，则焊料耐热性会降低。通过将重均分子量设置在上述范围内，能够获得在这些性能上特别平衡的结果。环氧树脂的重均分子量能够通过例如GPC测定。
用于堆积层106的树脂组合物应优选包含成膜树脂。因此，在生产带有衬底的绝缘树脂层时能够进一步改善成膜能力及处理。成膜树脂的实例包括苯氧基型树脂、双酚F型树脂和烯烃型树脂。
作为上述成膜树脂，包括其衍生物，能够单独使用一种类型、组合使用具有不同重均分子量的两种类型或使用与其预聚物组合的一种或多种类型。这其中，优选苯氧基型树脂。因此，能够改善耐热性和阻燃性。
虽然没有特别限制，但上述苯氧基树脂的实例包括具有双酚骨架结构的苯氧基树脂，例如具有双酚A骨架结构的苯氧基树脂、具有双酚F骨架结构的苯氧基树脂、具有双酚S骨架结构的苯氧基树脂、具有双酚M骨架结构的苯氧基树脂、具有双酚P骨架结构的苯氧基树脂及具有双酚Z骨架结构的苯氧基树脂；具有蒽骨架结构的苯氧基树脂；具有芴骨架结构的苯氧基树脂；具有二茂骨架结构的苯氧基树脂；具有降冰片烯骨架结构的苯氧基树脂；具有萘骨架结构的苯氧基树脂；具有联苯骨架结构的苯氧基树脂以及金刚烷骨架结构的苯氧基树脂。
此外，作为苯氧基树脂，能够使用具有多种这些骨架结构的结构，以及使用其中各骨架结构的比例不相同的苯氧基树脂。而且，能够使用具有不同骨架结构的多种类型的苯氧基树脂，能够使用具有不同重均分子量的多种类型的苯氧基树脂，或能够将它们与其预聚物结合使用。
这其中，能够使用具有联苯骨架结构和双酚S骨架结构的苯氧基树脂。因此，由于联苯骨架结构的刚性，能够提高玻璃化转变温度，而当制造多层印刷电路板时由于双酚S骨架结构，改善了电镀金属的粘附。
此外，可以使用具有双酚A骨架结构和双酚F骨架结构的苯氧基树脂。因此在制造多层印刷电路板时能够改善对内层电路板的粘附。而且能够组合使用上述具有联苯骨架结构和双酚S骨架结构的苯氧基树脂以及具有双酚A骨架结构和双酚F骨架结构的苯氧基树脂。
虽然上述成膜树脂的重均分子量没有特别限制，但是该重均分子量应优选1000至100000，更优选10000至60000。如果成膜树脂的重均分子量低于这些下限值，则改善成膜能力的效果会不充分。另一方面，如果超过这些上限值，则成膜树脂的溶解度会降低。通过将成膜树脂的重均分子量设置在上述范围内，能够获得在这些性能上特别平衡的树脂。
虽然成膜树脂的量没有特别限制，但是其应优选全部树脂组合物的1wt％至40wt％，更优选5wt％至30wt％。如果成膜树脂的量少于这些下限值，则改善成膜能力的效果会不充分。另一方面，如果超过这些上限值，则降低了氰酸酯树脂的相对量，从而降低了提供低热膨胀系数的效果。通过将成膜树脂的量设置在上述范围内，能够获得在这些性能上特别平衡的树脂。
用于堆积层106的上述热固树脂和成膜树脂均应优选基本上不含卤原子。因此在不使用含卤化合物的情况下能够提供阻燃性。在这里，基本上不含卤原子意指，例如，在环氧树脂或苯氧基树脂中的卤原子含量为0.15wt％或更少(JPCA-ES01-2003)。
作为用于堆积层106的树脂组合物，能够根据需要使用固化促进剂。能够使用公知的物质作为上述固化促进剂。实例包括咪唑化合物；有机金属盐，例如环烷酸锌、环烷酸钴、辛酸锡、辛酸钴、二乙酰丙酮基钴(II)和三乙酰丙酮基钴(III)；叔胺，例如三乙胺、三丁胺和二氮杂双环[2，2，2]辛烷；苯酚化合物，例如苯酚、双酚A和壬基苯酚；有机酸，例如乙酸、苯甲酸、水杨酸和对甲苯磺酸；或其混合物。作为固化促进剂，可单独使用这些中的一种、包括其衍生物，或组合使用两种或多种类型、包括其衍生物。
在这些固化促进剂中，尤其优选咪唑化合物。因此能够增加吸湿焊料耐热性。此外，虽然对以上咪唑化合物没有特别限制，但是其应优选与上述氰酸酯树脂、环氧树脂和成膜树脂组分具有相容性。
在这里，与以上氰酸酯树脂、环氧树脂和成膜树脂组分具有相容性意指一种性能：当咪唑化合物与上述氰酸酯树脂、环氧树脂和成膜树脂组分混合时，或当咪唑化合物与上述氰酸酯树脂、环氧树脂和成膜树脂组分以及无机溶剂混合时，其能够基本上溶解至分子水平，或分散至接近于那种状态。
通过在上述树脂组合物中使用这样的咪唑化合物，能够有效促进氰酸酯树脂或环氧树脂的反应，并且即使当咪唑化合物的量降低时也能够提供等效的性能。此外，由于树脂组分之间的微观基质单元，使用这样的咪唑化合物的树脂组合物能够以高度均一性固化。因此，能够改善在多层印刷线路板上形成的树脂层的绝缘能力和耐热性。
堆积层106是由上述树脂材料形成的绝缘树脂层，当其经过使用诸如高锰酸盐和重酪酸盐的氧化剂的表面粗化工艺时，其在该粗化工艺后能够在绝缘层的表面上形成很多高均匀性的微观凸点。粗化后在绝缘树脂层表面进行金属电镀时，由于粗化表面的平滑度高，能够准确形成精细的导体回路。此外，由于微观凸点增加了锚固效果，能够在绝缘树脂层和电镀金属之间实现高水平的粘附。
用于上述树脂组合物的上述咪唑化合物的实例包括1-苄基-2-甲基咪唑、1-苄基-2-苯基咪唑、2-苯基-4-甲基咪唑、2-乙基-4-甲基咪唑、2，4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-s-三嗪、2，4-二氨基-6-[2’-十一烷基咪唑基]-乙基-s-三嗪、2，4-二氨基-6-[2’-乙基-4-甲基咪唑基-(1’)]-乙基-s-三嗪、2-苯基-4，5-二羟基甲基咪唑和2-苯基-4-甲基-5-羟基甲基咪唑。
这其中，优选选自1-苄基-2-甲基咪唑、1-苄基-2-苯基咪唑和2-乙基-4-甲基咪唑的咪唑化合物。由于这些咪唑化合物具有特别优越的相容性，它们使得高均一性的固化产品能够获得，并且能够形成精细且均一的糙面，使精细的导体回路能够容易地形成并且对多层印刷电路板提供高耐热性。
虽然咪唑化合物的量没有特别限制，但其应优选氰酸酯树脂和环氧树脂总量的0.01wt％至5wt％，更优选0.05wt％至3wt％。因此能够显著改善耐热性。
此外，用于堆积层106的树脂组合物应优选包含无机填料。因此能够改善阻燃性和低热膨胀系数。另外，通过将上述氰酸酯树脂和/或其预聚物(尤其是酚醛清漆型氰酸酯树脂)与无机填料结合，能够改善膨胀系数。
无机填料的实例包括锻烧的高岭土；未煅烧的高岭土；诸如云母和玻璃的硅酸盐；诸如氧化钛、氧化铝、二氧化硅和熔融石英的氧化物；诸如碳酸钙、碳酸镁和水滑石的碳酸盐；诸如氢氧化铝、氢氧化镁和氢氧化钙的氢氧化物；诸如硫酸钡、硫酸钙和亚硫酸钙的硫酸盐或亚硫酸盐；诸如硼酸锌、偏硼酸钡、硼酸铝、硼酸钙和硼酸钠的硼酸盐；诸如氮化铝、氮化硼、氮化硅和氮化碳的氮化物；以及诸如钛酸锶和钛酸钡的钛酸盐。作为无机填料，能够单独使用这些中的一种，或使用组合两种或多种。这其中尤其优选二氧化硅，并且熔融石英(特别是球形熔融石英)因为其热膨胀低而优选。虽然其可以是压碎的形式或球形的形式，但应使用与目的相适合的使用方法，例如通过使用球形二氧化硅以降低树脂组合物的熔体粘度从而实现对纤维衬底的浸透。
虽然所述无机填料的平均粒径没有特别的限制，但其应优选为0.01μm至5.0μm，更优选0.1μm至2.0μm。如果无机填料的粒径低于这些下限值，则在使用上述树脂组合物制备树脂清漆时所述清漆的粘度会太高，从而在用衬底制备绝缘片时影响生产率。此外，如果超过这些上限值，在清漆中无机填料会发生离析。通过将无机填料的平均粒径设置在以上范围内，能够得到这些性能特别平衡的树脂组合物。
此外，虽然没有特别限制，上述无机填料可以是具有平均粒径单分散性的无机填料，或者是具有平均粒径多分散性的无机填料。而且，能够使用具有平均粒径单分散性和/或多分散性的一种类型或者两种或多种类型的无机填料的组合。
此外，虽然无机填料的量没有特别的限制，但其应优选全部树脂组合物的20wt％至70wt％，更优选30wt％至60wt％。如果无机填料的量少于这些下限值，则低热膨胀和低吸湿的效果会降低。另外，如果超过这些上限值，则会通过降低树脂组合物的流动性而降低绝缘树脂层的成型性。通过将无机填料的量设置在以上范围内，能够得到这些性能特别平衡的树脂组合物。
虽然用于堆积层106的树脂组合物没有特别的限制，但其优选使用偶联剂。通过改善上述热固树脂和上述无机填料之间界面的可湿性，上述偶联剂能够改善耐热性，尤其是吸湿焊料耐热性。
虽然通常使用的任何偶联剂都可以用作上述偶联剂，但尤其优选使用至少一种选自环氧硅烷偶联剂、阳离子硅烷偶联剂、氨基硅烷偶联剂、钛酸盐偶联剂和硅油偶联剂的偶联剂。因此能够提高与无机填料界面的可湿性，从而改善耐热性。
虽然上述偶联剂的量没有特别的限制，但其相对于100重量份无机填料应优选0.05重量份至3.00重量份。如果偶联剂的量低于这些下限值，则覆盖无机填料和增加耐热性的效果会不充分。另一方面，如果超过这些上限，则绝缘树脂层与衬底的抗弯强度会降低。通过将偶联剂的量设置在以上范围内，能够得到这些性能特别平衡的树脂组合物。
用于堆积层106的树脂组合物可以与以下物质组合使用：热塑树脂，例如苯氧基树脂、聚酰亚胺树脂、聚酰胺酰亚胺树脂、聚苯氧基树脂、聚醚砜树脂、聚酯树脂、聚乙烯树脂和聚苯乙烯树脂；聚苯乙烯型热塑树脂，例如苯乙烯-丁二烯共聚物和苯乙烯-异戊二烯共聚物；热塑性弹性体，例如聚烯烃型热塑性弹性体、聚酰胺型弹性体和聚酯型弹性体；以及二烯型弹性体，例如聚丁二烯、环氧的聚丁二烯、丙烯醛基的聚丁二烯和甲基丙烯醛基的聚丁二烯。
此外，能够根据需要将不同于上述成分的添加剂添加至上述树脂组合物中，例如颜料、染料、消泡剂、匀染剂、UV吸收剂、起泡剂、抗氧化剂、阻燃剂和离子螯合剂。
用于所述堆积层106的树脂组合物可以用于浸透诸如玻璃纤维衬底的纤维衬底，或者所述树脂组合物可以就这样固化。在这里，虽然用树脂组合物浸透衬底的方法没有特别限制，但实例包括将树脂组合物溶解并分散于溶剂中以制备树脂清漆、使用多种类型的涂布机将树脂清漆涂布于衬底然后干燥的方法、或者使用喷雾器将树脂清漆喷到衬底上然后干燥的方法。
这其中，优选使用多种涂布机(例如刮刀式涂布机或冲模涂布机)将树脂清漆涂布于衬底然后干燥的方法。因此能够有效产生带有不含砂眼的衬底并且具有均一绝缘树脂层厚度的绝缘树脂层。
<关于制备多层衬底的方法>
下面将说明制备多层衬底的方法。
图3是说明堆积型内插板的设计的概念性示意图。多层衬底108是用于实施方案1至实施方案4的层压板，其通过层压至少一个上述板芯104、至少一个上述堆积层和在其表面上的、至少一层由铜箔构成的电路布线114而形成。因此能够获得在高温高湿条件下具有优越介电性能和机械连接与电连接可靠性的层压板。
当板芯104由单一预浸料构成时，将由金属箔(例如铜箔)构成的电路布线114或由膜构成的虚拟电路(dummy circuit)层压至其顶面和底面或其表面之一。另外，其能够具有两种或多种预浸料。如果板芯104是由两种或多种预浸料形成，则由金属箔(例如铜箔)构成的电路布线114或由膜构成的虚拟电路被层压至层压预浸料最外面的顶面和底面或其表面之一。接着，将所述层压预浸料和金属箔加热并压缩以获得板芯104。虽然加热温度没有特别的限制，但其应优选120℃至220℃，更优选150℃至200℃。另外，压缩的压力没有特别的限制，但应优选2MPa至5MPa，更优选2.5MPa至4MPa。
构成金属箔的金属的实例包括铜与铜合金、铝与铝合金、银与银合金、金与金合金、锌与锌合金、镍与镍合金、锡与锡合金以及铁与铁合金。另外，膜的实例包括聚乙烯树脂、聚丙烯树脂、聚对苯二甲酸乙二酯树脂、聚酰亚胺树脂和氟树脂。
下面，将说明生产用于实施方案1至实施方案4的底部填料的材料和方法。
<关于底部填料>
用于实施方案1至实施方案4的底部填料112没有特别的限制，只要其满足热膨胀系数和玻璃化转变温度的上述条件，但其应优选包括环氧树脂、硬化剂、无机填料和硅烷偶联剂。
这里，对用于底部填料112的环氧树脂的分子量或结构没有特别的限制，只要在其每个分子中具有至少两个环氧基团。实例包括酚醛清漆型酚树脂，例如苯酚酚醛清漆树脂、甲酚酚醛清漆树脂和双酚A酚醛清漆树脂；酚树脂，例如甲阶酚醛树脂型酚树脂；酚醛清漆型环氧树脂，例如苯酚酚醛清漆型环氧树脂和甲酚酚醛清漆型环氧树脂；双酚型环氧树脂，例如双酚A型环氧树脂和双酚F型环氧树脂；芳香族缩水甘油胺型环氧树脂，例如N，N-二缩水甘油苯胺、N，N-二缩水甘油甲苯胺、二氨基二苯甲烷型缩水甘油胺和氨基苯酚型缩水甘油胺；环氧树脂，例如氢醌型环氧树脂、联苯型环氧树脂、芪型环氧树脂、三苯酚甲烷型环氧树脂、包含三嗪核的环氧树脂、二茂改性的苯酚型环氧树脂、萘酚型环氧树脂、萘型环氧树脂和芳烷基型环氧树脂，如具有苯撑和/或联苯撑骨架结构的苯酚芳烷基型环氧树脂及具有苯撑和/或联苯撑骨架结构的萘酚芳烷基型环氧树脂；以及脂肪族环氧树脂，例如脂环族环氧树脂，如乙烯基环己烯二氧化物、二茂氧化物和脂环族二环氧己二酸酯(alicyclic diepoxy-adipate)。
在这种情况下，鉴于其耐热性、化学性能和抗湿性，优选那些具有其中的缩水甘油醚结构或缩水胺结构与芳香环连接的结构，并且鉴于可靠性，尤其是粘附力，使用的所述脂肪族或脂环族环氧树脂的量应被限制。这些可以单独使用或通过混合两种或多种类型使用。在本发明中，由于其采取液态形式封装用于底部填料的树脂组合物，环氧树脂应优选在标准温度(25℃)下最终以液态形式存在；但如果其在室温下溶于液态环氧树脂而最终转变为液态，则能够使用在标准温度下是固态的环氧树脂。
对用于底部填料112的硬化剂的分子量和结构没有特别的限制，只要在其每一分子中含有至少两个能够与环氧树脂中的环氧基团形成共价键的官能团，例外的情况是：如果官能团是酸酐基团，则仅需含有至少一个酸酐官能团。官能团的具体实例包括酚式羟基基团、酸酐、伯胺和仲胺。
含有至少两个酚式羟基基团的硬化剂的实例包括酚醛清漆型酚树脂，例如苯酚酚醛清漆树脂和甲酚酚醛清漆树脂；改性的酚树脂，例如三苯酚甲烷型酚树脂、三苯酚丙烷型酚树脂、萜改性的酚树脂和二茂改性的酚树脂；芳烷基型酚树脂，例如具有苯撑和/或联苯撑骨架结构的苯酚芳烷基树脂和具有苯撑和/或联苯撑骨架结构的萘酚芳烷基树脂；以及双酚化合物。
含有至少一个酸酐官能团的硬化剂的实例包括四元酸酐、六元酸酐、甲基四氢邻苯二甲酸酐、甲基降冰片烯二酸酐、氢化甲基降冰片烯二酸酐、三烷基四氢邻苯二甲酸酐、甲基环己烯四酸二酐、邻苯二甲酸酐、偏苯三酸酐、苯均四酸酐、二苯甲酮四酸二酐、双酐偏苯三酸乙二醇酯、乙二醇双脱水偏苯三酸酯、甘油双-(脱水偏苯三酸酯)一乙酸酯和十二碳烯基丁二酸酐。
含有至少两个伯胺或仲胺的硬化剂的实例包括脂环族多胺，例如二亚乙基三胺、三亚乙基四胺、四亚乙基五胺、间苯二甲胺、三甲基六亚甲基二胺、五亚甲基二胺、脂肪族多胺、异氟乐酮二胺、1，3-双-氨甲基环己烷、双(4-氨环己烷)甲烷、降冰片烯二胺和1，2-二氨基环己烷；哌啶型多胺，例如N-氨基乙基哌啶和1，4-双(2-氨基-2-甲基丙基)哌啶；以及芳香族多胺，例如二氨基二苯甲烷、间苯二胺、二氨二苯砜、二乙基甲苯二胺、4，4′-二氨基二苯甲酸1，3-丙二醇、聚四亚甲基氧化物二对氨基苯甲酸酯以及由以下通式表示的那些。
[通式6]
Figure A20078000140500421
R：羟基或烷基
X：羟基或烷基
上述硬化剂可以单独使用，或通过将两种或多种含有相同官能团的硬化剂混合使用，乃至在不至于降低贮存期或固化环氧树脂的能力的范围内将两种或多种含有不同官能团的硬化剂混合使用。考虑到封装半导体器件的目的时，酚树脂和芳香族多胺型硬化剂优选诸如耐热性和电性能及机械性能的性能。此外，鉴于粘附的紧度和抗湿性，优选使用芳香族多胺型硬化剂。而且，考虑到本发明实施方案是封装用于底部填料的树脂组合物的液体时，其应优选室温下(25℃)为液态，这样的可获得的芳香族多胺型硬化剂的具体实例包括在JPH10-158365A中公开的硬化剂(其中通式1中n＝0-2；X＝C2H5且R＝H)和在JP 2004-35668A，137970中公开的硬化剂(其中通式1中n＝平均0.3；X＝H且R＝CH3)。
以硬化剂中相对于环氧树脂中环氧当量的活性氢当量计，硬化剂的量应优选为0.6至1.4，更优选0.7至1.3。如果硬化剂的活性氢当量少于0.6或多于1.4，则组合物的反应性和耐热性会大大降低，并因此不是所期望的。然而，如果硬化剂中含有的官能团是酸酐基团，则由于两个羧基官能团源自单-酸酐官能团，在每个酸酐官能团有两个活性氢的假定下进行计算。
用于底部填料112的无机填料的实例包括滑石、锻烧的高岭土；未煅烧的高岭土；诸如云母和玻璃的硅酸盐；诸如氧化钛、氧化铝、二氧化硅、熔融石英(熔融的球形二氧化硅，熔融的压碎的二氧化硅)、合成二氧化硅和晶体二氧化硅的氧化物；诸如碳酸钙、碳酸镁和水滑石的碳酸盐；诸如氢氧化铝、氢氧化镁和氢氧化钙的氢氧化物；诸如硫酸钡、硫酸钙和亚硫酸钙的硫酸盐或亚硫酸盐；诸如硼酸锌、偏硼酸钡、硼酸铝、硼酸钙和硼酸钠的硼酸盐；诸如氮化铝、氮化硼和氮化硅的氮化物。这些无机填料可单独使用或作为混合物使用。这其中，熔融石英、晶体二氧化硅和合成二氧化硅粉末由于能够改善树脂组合物的耐热性、抗湿性和强度而优选。
虽然无机填料的形状没有特别的限制，但是鉴于填充能力，其应优选为球形。在这种情况下，无机填料的平均粒径应优选0.1微米至20微米，更优选0.2微米至8微米。如果该粒径超过0.1微米，则树脂组合物的粘度降低，从而提高填充能力，而如果其超过20微米，在将组合物填充至半导体设备中的间隙时，所述组合物不易产生树脂堵塞。
对于用于底部填料112的硅烷偶联剂的分子量或结构没有特别的限制，只要在其单个分子中具有包括连有官能团的烃部分和连有烷氧基团的硅原子的化学结构。实例包括环氧硅烷偶联剂，例如3-环氧丙氧丙基三甲氧基硅烷、3-环氧丙氧丙基三乙氧基硅烷、3-环氧丙氧丙基三甲氧基硅烷、3-环氧丙氧丙基乙基二乙氧基硅烷和2-(3，4-环氧基环己基)乙基三甲氧基硅烷；连有丙烯酸酯基团的硅烷偶联剂，例如3-甲基丙烯酰丙基三甲氧基硅烷、3-甲基丙烯酰丙基三乙氧基硅烷、3-甲基丙烯酰丙基甲基二甲氧基硅烷、3-甲基丙烯酰丙基乙基二乙氧基硅烷和3-丙烯酰丙基三甲氧基硅烷；氨基硅烷偶联剂，例如N-氨基乙基化氨基丙基甲基二烷氧基硅烷、N-氨基乙基化氨基丙基三烷氧基硅烷、3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、N-苯基-γ-氨基丙基三甲氧基硅烷、N-苯基-γ-氨基丙基三乙氧基硅烷、N-苯基-γ-氨基丁基三甲氧基硅烷和N-苯基-γ-氨基丁基三乙氧基硅烷；固有氨基硅烷偶联剂，其中氨基硅烷偶联剂的伯胺基团，例如N-(1，3-二甲基亚丁基)-3-(三乙氧基甲硅烷基)丙胺和N-(苯亚甲基)-3-(三乙氧基甲硅烷基)丙胺，已通过与酮或醛反应而被保护；巯基硅烷偶联剂，例如3-巯基丙基三甲氧基硅烷和3-巯基丙基甲基二甲氧基硅烷；以及通过热分解而与巯基硅烷偶联剂表现出类似功能的硅烷偶联剂，例如双(3-三乙氧基甲硅烷基丙基)四硫化物和双(3-三乙氧基甲硅烷基丙基)二硫化物。此外，这些硅烷偶联剂可以预水解。其可单独使用或通过混合两种或多种使用。在本发明的情况下，环氧硅烷偶联剂因为对衬底和半导体器件的表面(在衬底表面上的阻焊剂，在硅片表面和硅片侧面的聚酰亚胺)具有相对良好的附着力而优选。氨基硅烷偶联剂、固有氨基硅烷偶联剂和巯基硅烷偶联剂由于对氮化硅表面和硅片表面的聚酰亚胺具有很好的附着力而优选。
添加所述硅烷偶联剂的方法可以是整体混合技术，即在生产树脂组合物的过程中在混合二氧化硅填料与有机材料时同时混和(blend)、分散并混合(mix)偶联剂；母料技术，即首先将偶联剂预先分散并溶解至环氧树脂、芳香胺硬化剂和/或除二氧化硅填料之外的其它有机添加剂，然后混入树脂组合物；以及预先用偶联剂化学修饰二氧化硅填料表面层的技术。可以使用这些混合方法的任意一个或组合使用这些混合方法。更优选地，母料技术或将母料技术与化学修饰二氧化硅表面层的方法相结合的混合方法能够获得均一的树脂组合物。
底部填料112可以根据需要包含具有环氧基团的聚丁二烯。具有环氧基团的聚丁二烯是在分子中含有1，3-丁二烯单体作为重复单元的聚合物，并且分子量和结合结构没有特别的限制，只要在分子中含有环氧基团。其数均分子量优选至少400、至多4000，更优选至少600、至多3000。如果该分子量为至少400，树脂组合物能够保持其玻璃化转变温度，而如果该分子量不超过4000，则树脂组合物的粘度将不会太高，允许达到良好的生产率。这里，数均分子量是由GPC法获得的苯乙烯转化的分子量。环氧基团的含量应优选3％至10％。在3％或更多时，能够将其混合并溶解于环氧树脂和芳香胺硬化剂中而不离析，并且如果不超过10％，则在固化后能够形成海岛结构，因此能够获得降低的应力和增加的挠性。
只要满足以上的条件，其可以是在结构中含有其它单体的无规共聚物或嵌段共聚物，但在这种情况下，其应优选含有至少30wt％的1，3-丁二烯单体重复单元。这样的聚合物的实例包括SBR(丁苯橡胶)、NBR(丁腈橡胶)和环氧化的ABS。
除了上述成分，根据需要，所述底部填料可以包含其它添加剂，例如稀释剂、颜料、阻燃剂、表面活性剂、匀染剂、消泡剂等。作为生产形成底部填料112的树脂组合物的方法，使用诸如行星式混合器、三辊研磨机、加热的二辊研磨机、自动捏和机等设备将所述成分分散并捏和，然后在真空中消泡。为了除去原材料的挥发性部分，可以在大气压或减压下、在不发生环氧树脂与硬化剂之间的反应或各成分的分解反应的温度范围内例如50℃至200℃、在生产之前或期间进行热处理。另外，在分散和混合步骤期间或作为最后步骤，能够在5℃至35℃的温度和12小时至96小时的时间内进行老化。
作为用底部填料112填充和封装半导体封装100的硅片102与多层衬底108之间间隙的方法，常规方法是加热半导体器件100和树脂组合物，以形成底部填料112，然后将树脂组合物涂布于硅片102的边缘，接着通过毛细管作用使其扩散至所述间隙，但为了缩短生产周期的目的还可以纳入诸如倾斜半导体器件100或利用压力差的方法加速填充。通过在100℃至170℃加热1小时至12小时对填充的树脂固化。这里，温度谱可以是这样的：通过分阶段改变温度而进行加热-固化，例如通过在100℃加热1小时，然后在150℃加热2小时。
虽然本发明的实施方案已根据附图如上描述，此仅为本发明的实例，并且可以是多种其它方案。
例如，虽然以上实施方案中的多层衬底108的层状结构是具有板芯104的多层衬底108的层状结构，但其没有限制，并且可以是无芯的衬底。另外，无板芯衬底的具体实例包括由六层(树脂层)和八层(树脂层)构成的无芯衬底。
此外，虽然以上实施方案中的多层衬底108的层状结构是1-2-1、2-2-2、3-2-3或4-2-4，但可以是其它层状结构。例如，能够用1-2-3型、1-2-5型、3-2-1型和5-2-1型层状结构达到类似于以上实施方案的底部填料112的热膨胀系数和玻璃化转变点的条件。另外，多层衬底108可以是无芯衬底，在这种情况下使用六层型或八层型。
此外，虽然以上实施方案中的多层衬底108是内插板，其可以是其它类型的电路板，例如母板。在那种情况下，即使当硅片102是直接装在母板上的倒装芯片，也对温度条件的变化显示出同样优越的耐久性，只要母板的板芯104的热膨胀系数足够小并且满足底部填料112的热膨胀系数和玻璃化转变点的条件。
实施例
以下将通过提供工作实施例和对比例说明本发明，但本发明不应理解为限制于此处描述的实施方案。
在进行下述实施例之前，本发明人使用存储于住友电木(Sumitomo Bakelite)的、涉及倒装安装的技术数据库，以对应力计算进行模拟，所述应力计算与关于薄FC-BGA的最佳底部填料性能的实施方案1相联系进行说明。对于FC-BGA安装，本发明人使用3-2-3结构的电路板、每侧50mm的封装尺寸以及每侧15mm且厚度为725μm的硅片尺寸，作为应力计算模拟的条件。
作为模拟的结果，使用常规薄FC-BGA型半导体封装100，板芯104的热膨胀系数较大，因此在板芯104最厚不超过500μm的区域(板芯厚度400μm和100μm)，不管如何调整底部填料112的热膨胀系数和玻璃化转变点，都难以满足以下四个必要条件：(i)硅片102的低k膜保护，(ii)焊料块100的保护，(iii)硅片102的弯曲减少，以及(iv)防止底部填料112的填角在硅片102的侧面分层。
另一方面，使用根据实施方案1至实施方案4的半导体封装100，板芯的热膨胀系数较小，因此即使在板芯104的厚度不超过500μm区域(板芯厚度400μm和100μm)，通过调整底部填料112的热膨胀系数和玻璃化转变点，能够满足以下四个必要条件：(i)硅片102的低k膜保护，(ii)焊料块100的保护，(iii)硅片102的弯曲减少，以及(iv)防止底部填料112的填角在硅片102的侧面分层。
进行以下给出的实施例以验证通过经验数据的上述模拟的结果，并且进一步验证即使当电路板层结构不是3-2-3结构时其也将成立。以下给出的实施例是基于作为模拟的基本条件的元件尺寸和片尺寸的多种条件进行的。本发明人根据下述实施例确信他们已能够证实以上模拟结果是正确的。
1.液态树脂组合物的原材料
形成绝缘树脂层的液态树脂组合物的原材料如下：
(1)氰酸酯树脂1：酚醛清漆型氰酸酯树脂(Lonza Japan，PrimasetPT-30，Mw约700)
(2)氰酸酯树脂2：酚醛清漆型氰酸酯树脂(Lonza Japan，PrimasetPR-60，Mw约2,600)
(3)氰酸酯树脂3：双酚A型氰酸酯树脂(Asahi Kasei，AroCyB-30)
(4)环氧树脂：二苯基二亚甲基型环氧树脂(Nippon Kayaku，NC-3000，环氧当量275)
(5)酚树脂：二苯基二亚甲基型酚树脂(Nippon Kayaku，GPH-103，羟基当量203)
(6)苯氧基树脂1：具有环氧基团端盖的联苯环氧树脂和双酚S环氧树脂的共聚物(Japan Epoxy Resin，YX-8100H30，重均分子量30000)
(7)苯氧基树脂2：具有环氧基团端盖的双酚A型环氧树脂和双酚F型环氧树脂的共聚物(Japan Epoxy Resin，Epicoat 4275，重均分子量60000)
(8)固化促进剂：咪唑化合物(Shikoku Chemicals，1-苄基-2-苯基咪唑)
(9)无机填料1：球形熔融石英(Denki Kagaku Kogyo，SFP-10X，平均粒径0.3μm)
(10)无机填料2：球形熔融石英(Admatechs，SO-32R，平均粒径1.5μm)
(11)无机填料3：球形熔融石英(Admatechs，SO-25R，平均粒径0.5μm)
(12)偶联剂：环氧硅烷型偶联剂(Nippon Unicar，A-187)
2.形成绝缘树脂层的液态树脂组合物的制备
以下给出成分的量，以固体部分作为标准。
2.1形成绝缘树脂层的液态树脂组合物1的制备
使用15重量份的氰酸酯树脂1、5重量份的氰酸酯树脂2、10重量份的环氧树脂和10重量份的酚树脂，在标准温度下将这些溶于丁酮。
接着，加入相对于总共100重量份的无机填料1和无机填料2的10重量份的无机填料1、50重量份的无机填料2和0.5重量份的偶联剂，然后使用高速搅拌装置搅拌所得物10分钟，得到液态树脂组合物1。
3.带有绝缘树脂层的载体的生产
3.1带有绝缘树脂层A-1的载体的生产
35μm厚、480mm宽的聚对苯二甲酸乙二酯膜(MitsubishiPolyester Film，Diafoil)作为载体。
使用刮刀式涂布机用以上获得的液态树脂组合物1涂布上述载体，在干燥机中以150℃干燥3分钟，然后在载体中心的宽度方向上形成了20μm厚、410mm宽的绝缘树脂层。
用保护膜(聚乙烯)层压所述绝缘树脂层侧面以产生带有绝缘树脂层A-1的载体。
4.带有载体的预浸料的生产
使用玻璃布(Unitika Glass Fiber，E02Z-SK，宽度360mm，重量17g/m2)作为纤维织物。
此外，使用以上获得的带有绝缘树脂层A-1(两片)的载体作为带有绝缘树脂层的第一和第二载体。
当剥除带有绝缘树脂层的第一载体和第二载体的保护膜时，将带有绝缘树脂层的载体的绝缘树脂层侧面放在纤维织物的表面对面，以便将纤维织物放置在宽度方向上的载体中心，并且在750Torr的减压下和80℃下使用层压滚筒24使其粘附上。
在这里，在纤维织物宽度方向内的区域中，带有绝缘树脂层的第一和第二载体的绝缘树脂层侧面被粘结在纤维织物相应的表面，而在纤维织物宽度方向外的区域中，带有绝缘树脂层的第一和第二载体的绝缘树脂层侧面互相粘结。
接着，将来自以上的粘结的产品经设置为120℃的水平运输型热干燥设备通过2分钟以在不施加压力的情况下进行热处理，得到带有载体的预浸料。
5.多层印刷线路板的生产
作为内部电路板，使用绝缘层厚度为0.6mm并具有电路厚度为12μm、电路宽度与电路间距L/S＝50μm/50μm的电路的印刷线路板。
将上述带有载体的预浸料的一个侧面上的载体剥离并除去以暴露绝缘树脂层，而在另一侧的载体仍然保留。带有载体的预浸料的绝缘树脂层侧面粘结在上述内部电路板的两侧，并在标准压力至750托的减压、80℃、0.5MPa条件下使用Meiki真空层压机MVLP进行模压30秒，然后在120℃、1.5MPa模压60秒。此后，所述板在干燥机中以200℃经过1小时热处理以得到待评估的1-2-1型多层印刷线路板。
此外，重复上述步骤以生产2-2-2型、3-2-3型和4-2-4型多层印刷线路板。
6.底部填料的生产
用于底部填料的液态树脂组合物的原材料如下。
(1)环氧树脂1：双酚型环氧树脂(DIC，EXA-830LVP，环氧当量161)
(2)环氧树脂2：三功能性的缩水甘油胺(Japan Epoxy Resin，E-630，N，N-二(2，3-环氧丙基)-4-(2，3-环氧丙基)苯胺，环氧当量97.5)
(3)硬化剂：芳香伯胺型硬化剂(Nippon Kayaku，Kayahard AA，3，3’-二乙基-4，4’-二氨基二苯基甲烷，胺当量63.5)
(4)硅烷偶联剂：环氧硅烷偶联剂(Shin-etsu Chemical，KBM-403E，3-环氧丙氧丙基三甲氧基硅烷，分子量236.3)
(5)添加剂1：低应力添加剂(Nisseki Chemical，E-1800-6.5，数均分子量1800，环氧基改性的聚丁二烯橡胶)
(6)添加剂2：稀释剂(Wako Pure Chemical Industries，二甘醇单乙醚(DGME))
(7)填料：球形合成二氧化硅(Admatechs，合成球形二氧化硅SE-6200(平均粒径2.5μm)、SO-E3(平均粒径1)和SO-E2(平均粒径0.5μm)分别以重量比45∶40∶15混合。
使用这些原材料，用表1所示的混合比(重量比)制备底部填料UF-1至UF-9。此外，测定了由TMA分析的玻璃化转变温度(℃)和所得底部填料UF1至UF9的热膨胀系数(ppm/℃)。测量结果如表1所示。
[表1]
6.半导体封装的生产
此外，通过表2至表6所示的组合物的倒装安装，使用1-2-1型、2-2-2型、3-2-3型和4-2-4型多层印刷线路板、底部填料树脂UF1至UF9以及硅片生产半导体封装。
对所得半导体封装进行SAT观察和电导率测试。结果如表2至表6所示。除对比例5以外，全部半导体封装均使用了表7所示的板芯和堆积层组合物。
[表2]
Figure A20078000140500521
[表3]
[表4]
Figure A20078000140500541
[表5]
Figure A20078000140500551
[表6]
Figure A20078000140500552
[表7]
<评估结果总结>
图9为用于表明在对利用1-2-1型内插板的薄FC-BGA型半导体器件进行热循环测试的结果的曲线图。实验是在以下条件下进行的，其中底部填料的热膨胀系数固定为26ppm/℃。该曲线图的横轴表示板芯的厚度(mm)，纵轴表示底部填料通过TMA分析的玻璃化转变温度(℃)。同样的条件也应用于将在下面描述的图10-12。
所评估的条目为(i)硅片102的低k膜保护，(ii)焊接凸块100的保护，(iii)硅片102热变形的减小，以及(iv)防止底部填料112在硅片102的侧面上的填角7分层。在该曲线图中，黑圆圈代表在实验的一个条目中出现的缺陷，灰圆圈代表阻抗较高，但没有裂缝，并因此使得该样品通过，白圆圈代表所有条目通过的样品。将在下面描述的图10-12也使用同样的表示。
由曲线图中可看出，底部填料通过TMA分析的玻璃化转变温度Tg(℃)满足关系式：75≤Tg＜112.5T+95，其中T(mm)为板芯的厚度。此外，还满足公式25T+75≤Tg≤100T+95，该公式是更加严格的条件。而且，由于在1-2-1型内插板中堆积层的数量为三层或更少，所以还满足公式50T+75≤Tg＜125T+95。
图10为用于表明在利用2-2-2型内插板的薄FC-BGA型半导体器件中的热循环测试结果的曲线图。实验是在以下条件下进行的，其中底部填料的热膨胀系数固定在26ppm/℃。
由曲线图中可看出，底部填料通过TMA分析的玻璃化转变温度Tg(℃)满足关系式：75≤Tg＜112.5T+95，这与1-2-1型的情况相同。此外，还满足公式25T+75≤Tg≤100T+95，该公式是更加严格的条件。而且，由于在2-2-2型内插板中堆积层的数量至少为四层且至多为六层，所以还满足公式25T+75≤Tg≤100T+95。
图11为用于表明在利用3-2-3型内插板的薄FC-BGA型半导体器件中的热循环测试结果的曲线图。实验是在以下条件下进行的，其中底部填料的热膨胀系数固定在26ppm/℃。
由曲线图中可看出，底部填料通过TMA分析的玻璃化转变温度Tg(℃)满足关系式：75≤Tg＜112.5T+95，这与1-2-1型和2-2-2型的情况相同。此外，还满足公式25T+75≤Tg≤100T+95，该公式是更加严格的条件。而且，由于在2-2-2型内插板中堆积层的数量至少为四层且至多为六层，所以还满足公式25T+75≤Tg≤100T+95。
图12为用于表明在利用4-2-4型内插板的薄FC-BGA型半导体器件中的热循环测试结果的曲线图。实验是在以下条件下进行的，其中底部填料的热膨胀系数固定在26ppm/℃。
由曲线图中可看出，底部填料通过TMA分析的玻璃化转变温度Tg(℃)满足关系式：75≤Tg＜112.5T+95，这与1-2-1型、2-2-2型和3-2-3型的情况相同。此外，还满足公式25T+75≤Tg≤100T+95，该公式是更加严格的条件。而且，由于在2-2-2型内插板中堆积层的数量至少为七层，所以还满足公式75≤Tg≤75T+95。
以上给出的实验结果表明，在包含模拟结果中最优化区域的实验条件下的样品实际上满足四个要素：(i)硅片102的低k膜保护，(ii)焊接凸块100的保护，(iii)硅片102热变形的减小，以及(iv)防止底部填料112在硅片102的侧面上的填角分层，从而证明了模拟结果是可靠的。
此外可发现，在1-2-1型、2-2-2型、3-2-3型和4-2-4型的情况下，均满足公式75≤Tg＜112.5T+95。而且，在每种情况下，还满足公式25T+75≤Tg≤100T+95，其为更严格的条件。也就是说，无论内插板层的结构怎样，所建立的这些公式均被满足。
而且，当内插板内堆积层的数量为三层或更少时，可发现，还满足公式50T+75≤Tg＜125T+95，与公式75≤Tg＜112.5T+95相比，该公式部分地覆盖了更宽的范围。然而，即便在这种情况下，当内插板中堆积层的数量为三层或更少时，对公式75≤Tg＜112.5T+95的满足也不应被否认，而且也并不矛盾。
如上所述，已基于实施例对本发明进行了表明。这些实施例仅仅是实施例而已，本领域技术人员应该清楚，可对其进行各种其他修饰，并且这些修饰也属于本发明的范围内。
工业适用性
如上所述，本发明的半导体器件能够防止由于温度变化而损坏半导体器件，并且其对改善用于实现移动电话、数码摄像机和数码照相机的小体积、轻重量和高性能的高密度安装的可靠性是有益的。

Claims (9)

1.一种半导体器件，其特征在于，包括：
电路板，其包括板芯和堆积层；
半导体元件，通过金属凸块连接至所述电路板；以及
封装树脂组合物，其填充所述半导体元件和所述电路板之间的间隙；其中
所述板芯的厚度至多为500μm；
所述板芯在平面方向上从室温到玻璃化转变温度的热膨胀系数至多为15ppm/℃；
所述板芯在厚度方向上从室温到玻璃化转变温度的热膨胀系数至多为18ppm/℃；
所述封装树脂组合物从室温到玻璃化转变温度的热膨胀系数至少为15ppm/℃、至多为30ppm/℃；并且
所述封装树脂组合物通过TMA分析的玻璃化转变温度Tg(℃)满足公式75≤Tg＜112.5T+95，其中T(mm)为所述板芯的厚度。
2.如权利要求1所述的半导体器件，其中所述板芯的厚度至多为200μm。
3.如权利要求1所述的半导体器件，其中所述堆积层在平面方向上从室温到玻璃化转变温度的热膨胀系数至多为35ppm/℃。
4.如权利要求1所述的半导体器件，其中所述封装树脂组合物通过TMA的玻璃化转变温度Tg(℃)满足公式25T+75≤Tg≤100T+95，其中T(mm)为所述板芯的厚度。
5.如权利要求1所述的半导体器件，其中所述电路板包括至少七层堆积层，并且所述封装树脂组合物通过TMA的玻璃化转变温度Tg(℃)满足公式75≤Tg≤75T+95，其中T(mm)为所述板芯的厚度。
6.如权利要求1所述的半导体器件，其中所述电路板包括至少四层且至多六层堆积层，并且所述封装树脂组合物通过TMA的玻璃化转变温度Tg(℃)满足公式25T+75≤Tg≤100T+95，其中T(mm)为所述板芯的厚度。
7.一种半导体器件，其特征在于，包括：
电路板，其包括板芯和堆积层；
半导体元件，通过金属凸块连接至所述电路板；以及
封装树脂组合物，其填充所述半导体元件和所述电路板之间的间隙；其中
所述电路板包括至多三层堆积层；
所述板芯的厚度至多为500μm；
所述板芯在平面方向上从室温到玻璃化转变温度的热膨胀系数至多为15ppm/℃；
所述板芯在厚度方向上从室温到玻璃化转变温度的热膨胀系数至多为18ppm/℃；
所述封装树脂组合物从室温到玻璃化转变温度的热膨胀系数至少为15ppm/℃、至多为30ppm/℃；并且
所述封装树脂组合物通过TMA分析的玻璃化转变温度Tg(℃)满足公式50T+75≤Tg＜125T+95，其中T(mm)为所述板芯的厚度。
8.一种半导体器件，其特征在于，包括：
电路板，其包括板芯和堆积层；
半导体元件，通过金属凸块连接至所述电路板；以及
封装树脂组合物，其填充所述半导体元件和所述电路板之间的间隙；其中
所述板芯的厚度至多为500μm；
所述板芯是通过以树脂组合物浸渍纤维衬底并进行固化而形成的，所述树脂组合物包括氰酸酯树脂、酚树脂、环氧树脂和无机填充物；
所述封装树脂组合物从室温到玻璃化转变温度的热膨胀系数至少为15ppm/℃、至多为30ppm/℃；并且
所述封装树脂组合物通过TMA分析的玻璃化转变温度Tg(℃)满足公式75≤Tg＜112.5T+95，其中T(mm)为所述板芯的厚度。
9.一种半导体器件，其特征在于，包括：
电路板，其包括板芯和堆积层；
半导体元件，通过金属凸块连接至所述电路板；以及
封装树脂组合物，其填充所述半导体元件和所述电路板之间的间隙；其中
所述电路板包括至多三层堆积层；
所述板芯的厚度至多为500μm；
所述板芯是通过以树脂组合物浸渍纤维衬底并进行固化而形成的，所述树脂组合物包括氰酸酯树脂、酚树脂、环氧树脂和无机填充物；
所述封装树脂组合物从室温到玻璃化转变温度的热膨胀系数至少为15ppm/℃、至多为30ppm/℃；并且
所述封装树脂组合物通过TMA分析的玻璃化转变温度Tg(℃)满足公式50T+75≤Tg＜125T+95，其中T(mm)为所述板芯的厚度。
CN2007800014055A 2006-09-13 2007-09-05 半导体器件 Expired - Fee Related CN101356643B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006248473 2006-09-13
JP248473/2006 2006-09-13
PCT/JP2007/067283 WO2008032620A1 (fr) 2006-09-13 2007-09-05 Dispositif à semi-conducteurs

Publications (2)

Publication Number Publication Date
CN101356643A true CN101356643A (zh) 2009-01-28
CN101356643B CN101356643B (zh) 2012-04-25

Family

ID=39183681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800014055A Expired - Fee Related CN101356643B (zh) 2006-09-13 2007-09-05 半导体器件

Country Status (9)

Country Link
US (1) US8008767B2 (zh)
EP (1) EP1956648A4 (zh)
JP (2) JP4802246B2 (zh)
KR (2) KR20080091086A (zh)
CN (1) CN101356643B (zh)
CA (1) CA2630824C (zh)
SG (1) SG160403A1 (zh)
TW (1) TW200830486A (zh)
WO (1) WO2008032620A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822961A (zh) * 2010-03-26 2012-12-12 住友电木株式会社 电路基板、半导体装置、电路基板的制造方法以及半导体装置的制造方法
CN103079336A (zh) * 2011-09-28 2013-05-01 揖斐电株式会社 印刷线路板
CN103189464A (zh) * 2010-10-22 2013-07-03 日立化成株式会社 粘接剂组合物、半导体装置的制造方法以及半导体装置
CN103222040A (zh) * 2010-09-30 2013-07-24 日立化成株式会社 粘接剂组合物、半导体装置的制造方法以及半导体装置
TWI477551B (zh) * 2009-06-22 2015-03-21 Sumitomo Bakelite Co 半導體密封用樹脂組成物及半導體裝置
CN105428273A (zh) * 2014-09-17 2016-03-23 株式会社东芝 半导体制造装置
CN113423753A (zh) * 2019-02-21 2021-09-21 松下知识产权经营株式会社 半导体封装材料和半导体器件

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
KR101549285B1 (ko) * 2008-06-12 2015-09-01 스미토모 베이클리트 컴퍼니 리미티드 반도체소자 탑재 기판
US8399773B2 (en) * 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
CN101735562B (zh) * 2009-12-11 2012-09-26 广东生益科技股份有限公司 环氧树脂组合物及其制备方法及采用其制作的层压材料及覆铜箔层压板
JP5593897B2 (ja) * 2010-07-12 2014-09-24 住友ベークライト株式会社 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP2012049423A (ja) * 2010-08-30 2012-03-08 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
US20120156474A1 (en) * 2010-12-20 2012-06-21 E. I. Du Pont De Nemours And Company Article having curable coating comprising imidazolium monocarboxylate salt
KR20140144177A (ko) * 2012-03-14 2014-12-18 스미토모 베이클리트 컴퍼니 리미티드 금속장 적층판, 프린트 배선 기판, 반도체 패키지 및 반도체 장치
US9218875B2 (en) 2013-03-14 2015-12-22 Globalfoundries Singapore Pte. Ltd. Resistive non-volatile memory
US9196356B2 (en) * 2013-03-14 2015-11-24 Globalfoundries Singapore Pte. Ltd. Stackable non-volatile memory
KR102130547B1 (ko) * 2013-03-27 2020-07-07 삼성디스플레이 주식회사 가요성 기판 및 이를 포함하는 가요성 표시 장치
US9155191B2 (en) 2013-05-31 2015-10-06 Qualcomm Incorporated Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage
KR102116962B1 (ko) 2013-06-25 2020-05-29 삼성전자주식회사 반도체 패키지
US9778510B2 (en) * 2013-10-08 2017-10-03 Samsung Electronics Co., Ltd. Nanocrystal polymer composites and production methods thereof
CN106459450A (zh) * 2014-03-28 2017-02-22 亨斯迈先进材料（瑞士）有限公司 纤维增强的环氧复合制品的制造方法、所得复合制品及其用途
TWI526129B (zh) 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
JP6793517B2 (ja) * 2016-10-17 2020-12-02 株式会社ダイセル シート状プリプレグ
US20180130768A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
JP6991014B2 (ja) * 2017-08-29 2022-01-12 キオクシア株式会社 半導体装置
KR102397902B1 (ko) 2018-01-29 2022-05-13 삼성전자주식회사 반도체 패키지
JP7135364B2 (ja) * 2018-03-23 2022-09-13 三菱マテリアル株式会社 絶縁回路基板、及び、絶縁回路基板の製造方法
WO2021019707A1 (ja) * 2019-07-31 2021-02-04 株式会社Ｆｕｊｉ ３次元積層造形による回路配線の製造方法
JP7346150B2 (ja) * 2019-08-09 2023-09-19 キヤノン株式会社 インクジェット記録ヘッドおよびインクジェット記録装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
JP3238340B2 (ja) 1996-12-04 2001-12-10 住友ベークライト株式会社 液状エポキシ樹脂封止材料
JPH11116659A (ja) 1997-10-20 1999-04-27 Sumitomo Bakelite Co Ltd デバイス封止用紫外線硬化型液状樹脂組成物
JPH11233571A (ja) 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP2002050718A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 半導体装置
US7192997B2 (en) * 2001-02-07 2007-03-20 International Business Machines Corporation Encapsulant composition and electronic package utilizing same
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JPWO2003021664A1 (ja) * 2001-08-31 2005-07-07 株式会社日立製作所 半導体装置、構造体及び電子装置
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
CN100521869C (zh) * 2002-05-23 2009-07-29 3M创新有限公司 纳米颗粒填充的底层填料
JP2004035668A (ja) 2002-07-02 2004-02-05 Sanyo Chem Ind Ltd 注型用エポキシ樹脂組成物
JP2004134679A (ja) * 2002-10-11 2004-04-30 Dainippon Printing Co Ltd コア基板とその製造方法、および多層配線基板
JP2004277671A (ja) * 2003-03-19 2004-10-07 Sumitomo Bakelite Co Ltd プリプレグおよびそれを用いたプリント配線板
JP2005097524A (ja) 2003-09-05 2005-04-14 Sumitomo Bakelite Co Ltd 樹脂組成物、プリプレグおよび積層板
US7285321B2 (en) * 2003-11-12 2007-10-23 E.I. Du Pont De Nemours And Company Multilayer substrates having at least two dissimilar polyimide layers, useful for electronics-type applications, and compositions relating thereto
JP4400191B2 (ja) * 2003-11-28 2010-01-20 住友ベークライト株式会社 樹脂組成物およびそれを用いた基板
US7148577B2 (en) * 2003-12-31 2006-12-12 Intel Corporation Materials for electronic devices
JP2005236067A (ja) 2004-02-20 2005-09-02 Dainippon Printing Co Ltd 配線基板と配線基板の製造方法、および半導パッケージ
JP2005236220A (ja) 2004-02-23 2005-09-02 Dainippon Printing Co Ltd 配線基板と配線基板の製造方法、および半導パッケージ
JP2005254680A (ja) 2004-03-12 2005-09-22 Sumitomo Bakelite Co Ltd 積層板の連続製造方法および装置
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
EP1753278A4 (en) * 2004-05-27 2010-05-19 Ibiden Co Ltd MULTILAYER PRINTED CIRCUIT BOARD
JP4449608B2 (ja) 2004-07-09 2010-04-14 凸版印刷株式会社 半導体装置
JP2006080356A (ja) 2004-09-10 2006-03-23 Toshiba Corp 半導体装置及びその製造方法
US7335608B2 (en) * 2004-09-22 2008-02-26 Intel Corporation Materials, structures and methods for microelectronic packaging
US7459782B1 (en) * 2005-10-05 2008-12-02 Altera Corporation Stiffener for flip chip BGA package
US20070298260A1 (en) * 2006-06-22 2007-12-27 Kuppusamy Kanakarajan Multi-layer laminate substrates useful in electronic type applications

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI477551B (zh) * 2009-06-22 2015-03-21 Sumitomo Bakelite Co 半導體密封用樹脂組成物及半導體裝置
CN102822961B (zh) * 2010-03-26 2015-08-05 住友电木株式会社 电路基板、半导体装置、电路基板的制造方法以及半导体装置的制造方法
CN102822961A (zh) * 2010-03-26 2012-12-12 住友电木株式会社 电路基板、半导体装置、电路基板的制造方法以及半导体装置的制造方法
CN103642441B (zh) * 2010-09-30 2015-05-13 日立化成株式会社 粘接剂组合物、半导体装置的制造方法以及半导体装置
TWI424038B (zh) * 2010-09-30 2014-01-21 Hitachi Chemical Co Ltd An agent composition, a method for manufacturing a semiconductor device, and a semiconductor device
CN103642441A (zh) * 2010-09-30 2014-03-19 日立化成株式会社 粘接剂组合物、半导体装置的制造方法以及半导体装置
CN103222040B (zh) * 2010-09-30 2015-12-02 日立化成株式会社 粘接剂组合物、半导体装置的制造方法以及半导体装置
CN103222040A (zh) * 2010-09-30 2013-07-24 日立化成株式会社 粘接剂组合物、半导体装置的制造方法以及半导体装置
CN103189464B (zh) * 2010-10-22 2015-11-25 日立化成株式会社 粘接剂组合物、半导体装置的制造方法以及半导体装置
CN103189464A (zh) * 2010-10-22 2013-07-03 日立化成株式会社 粘接剂组合物、半导体装置的制造方法以及半导体装置
CN103079336A (zh) * 2011-09-28 2013-05-01 揖斐电株式会社 印刷线路板
US8969732B2 (en) 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
CN103079336B (zh) * 2011-09-28 2016-01-20 揖斐电株式会社 印刷线路板
CN105428273A (zh) * 2014-09-17 2016-03-23 株式会社东芝 半导体制造装置
CN105428273B (zh) * 2014-09-17 2018-07-10 东芝存储器株式会社 半导体制造装置
CN113423753A (zh) * 2019-02-21 2021-09-21 松下知识产权经营株式会社 半导体封装材料和半导体器件
CN113423753B (zh) * 2019-02-21 2024-06-11 松下知识产权经营株式会社 半导体封装材料和半导体器件

Also Published As

Publication number Publication date
CA2630824A1 (en) 2008-03-20
TWI374523B (zh) 2012-10-11
KR20110000761A (ko) 2011-01-05
WO2008032620A1 (fr) 2008-03-20
SG160403A1 (en) 2010-04-29
KR20080091086A (ko) 2008-10-09
JPWO2008032620A1 (ja) 2010-01-21
EP1956648A4 (en) 2011-09-21
CN101356643B (zh) 2012-04-25
CA2630824C (en) 2013-01-08
US8008767B2 (en) 2011-08-30
TW200830486A (en) 2008-07-16
JP2010004050A (ja) 2010-01-07
EP1956648A1 (en) 2008-08-13
KR101195408B1 (ko) 2012-10-29
US20090267212A1 (en) 2009-10-29
JP4802246B2 (ja) 2011-10-26

Similar Documents

Publication Publication Date Title
CN101356643B (zh) 半导体器件
CN101983425B (zh) 多层电路板、绝缘片和使用多层电路板的半导体封装件
KR101464008B1 (ko) 반도체 패키지, 코어층 재료, 빌드업층 재료 및 시일링 수지 조성물
JP5660272B2 (ja) フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
TWI388619B (zh) 半導體裝置，暨緩衝層用樹脂組成物，晶粒接合用樹脂組成物，及封包用樹脂組成物
WO2008018557A1 (fr) Emballage à semi-conducteurs et son procédé de fabrication et résine de scellement
TWI433773B (zh) 積層板，電路板及半導體裝置
JP6098372B2 (ja) 半導体装置
JP2014056924A (ja) 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置
WO2012157665A1 (ja) 半導体モジュール部品及び液状封止用樹脂組成物
KR20190103870A (ko) 반도체 몰딩용 에폭시 수지 조성물, 몰딩 필름 및 반도체 패키지
KR102264247B1 (ko) 반도체 몰딩용 에폭시 수지 조성물, 몰딩 필름 및 반도체 패키지
JP2022094688A (ja) 熱硬化性樹脂組成物、および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

Termination date: 20130905