CN113423753A - 半导体封装材料和半导体器件 - Google Patents

半导体封装材料和半导体器件 Download PDF

Info

Publication number
CN113423753A
CN113423753A CN202080014268.4A CN202080014268A CN113423753A CN 113423753 A CN113423753 A CN 113423753A CN 202080014268 A CN202080014268 A CN 202080014268A CN 113423753 A CN113423753 A CN 113423753A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor device
semiconductor chip
package
volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080014268.4A
Other languages
English (en)
Other versions
CN113423753B (zh
Inventor
荒山千佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN113423753A publication Critical patent/CN113423753A/zh
Application granted granted Critical
Publication of CN113423753B publication Critical patent/CN113423753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C08K2003/2217—Oxides; Hydroxides of metals of magnesium
    • C08K2003/2224—Magnesium hydroxide
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C08K2003/2227—Oxides; Hydroxides of metals of aluminium
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/01—Use of inorganic substances as compounding ingredients characterized by their specific function
    • C08K3/013—Fillers, pigments or reinforcing additives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

根据本发明的半导体密封材料用于制造半导体器件(1)。半导体器件(1)包括半导体芯片(2)和密封部分(3)。密封部分(3)由固化的半导体密封材料形成。密封部分(3)密封半导体芯片(2)。半导体密封材料具有8500或更大的应力指数(SI)，该应力指数是通过式(1)计算的。Vc是半导体芯片(2)的体积。Va是半导体芯片(2)和密封部分(3)的总体积。Vc和Va满足式(2)。在式(1)中，E′(T)为储能模量，CTE(T)为热膨胀系数，并且Mold temp.是成形温度。
Figure DDA0003210405030000011
Figure DDA0003210405030000012

Description

半导体封装材料和半导体器件
技术领域
本发明涉及一种半导体封装材料和半导体器件，并且更具体地，涉及一种用于制造半导体器件的半导体封装材料和半导体器件。
背景技术
通过回流工艺使半导体封装的焊球熔化，然后通过焊接将半导体封装安装在印刷布线板上。无铅焊料用作焊球的材料。这导致回流工艺的温度达到260℃或更高的高温。因此，需要在从常温到约260℃的高温的广泛范围内减小半导体封装的翘曲。
通过使用具有根据半导体封装的结构而调整的物理特性的半导体封装材料，可以在一定程度上控制半导体封装的翘曲行为。例如，通过根据半导体封装的结构(在其自身大小和其芯片的大小的方面上)来调整半导体封装材料的成形收缩因子，可以在一定程度上控制半导体封装的翘曲行为。
如今，半导体封装的大小和厚度已通过各种封装方法而减小。可以举出诸如晶片级封装(WLP)和薄倒装芯片-芯片大小封装(FC-CSP)之类的两种类型的封装作为这样的半导体封装的典型形式。
专利文献1公开了用于扇出晶片级封装(FO-WLP)的减小翘曲材料。减小翘曲材料由可固化树脂组合物制成，该可固化树脂组合物包括可以通过活性能量射线和热而固化的成分。当减小翘曲材料通过活性能量射线和热而固化成固化产品的平膜时，固化产品的25℃下的线性膨胀系数d(ppm/℃)、25℃下的弹性模量β(GPa)、以及厚度γ(μm)满足以下关系式：2000≤d×β×γ≤10000。
然而，专利文献1的减小翘曲材料仅可以用于FO-WLP。因此，专利文献1的减小翘曲材料难以减小上述FC-CSP的翘曲。特别在FC-CSP中，半导体封装中的半导体芯片的体积占有率显著高于已知的FC-CSP。因此，在半导体封装的翘曲行为与半导体封装材料的成形收缩因子之间建立相关性变得越来越不可能。
引用列表
专利文献
专利文献1：JP 2018-170500 A
发明内容
本公开的目的在于提供一种有助于减小半导体器件的翘曲的半导体封装材料和半导体器件。
根据本公开的一方面的半导体封装材料用于制造半导体器件。该半导体器件包括半导体芯片和封装部分。封装部分由半导体封装材料的固化产品制成。封装部分封装半导体芯片。半导体封装材料的由下式(1)给出的应力指数(SI)等于或大于8500：
Figure BDA0003210405010000021
在式(1)中，E’(T)表示储能模量，CTE(T)表示热膨胀系数，并且Mold temp.表示成形温度。
如果用Vc表示半导体芯片的体积并用Va表示半导体芯片和封装部分的总体积，则体积Vc和总体积Va满足下式(2)：
Figure BDA0003210405010000022
根据本公开的另一方面的半导体器件包括半导体芯片和封装该半导体芯片的封装部分。封装部分由半导体封装材料的固化产品制成。
附图说明
图1是根据本公开的示例性实施例的半导体器件(被实现为FC-CSP的第一半导体器件)的示意性横截面图；
图2是根据本公开的示例性实施例的半导体器件(被实现为WLP的第二半导体器件)的示意性横截面图；
图3是根据本公开的示例性实施例的基板组件的示意性平面图；以及
图4是通过将基板组件切割成多片而获得的半导体器件的示意性横截面图。
具体实施方式
(1)概述
根据本实施例的半导体封装材料用于制造半导体器件1。半导体器件1包括半导体芯片2和封装部分3(例如，参见图1)。封装部分3由半导体封装材料的固化产品制成。封装部分3封装半导体芯片2。
由下式(1)给出的半导体封装材料的应力指数(SI)等于或大于8500：
Figure BDA0003210405010000031
式(1)中，E’(T)表示储能模量，CTE(T)表示热膨胀系数，Mold temp.表示成形温度。
另外，如果用Vc表示半导体芯片2的体积并用Va表示半导体芯片2和封装部分3的总体积，则Vc和Va满足下式(2)：
Figure BDA0003210405010000032
在根据本实施例的半导体封装材料中，由于应力指数(SI)等于或大于8500，因此封装部分3可以获得显著的收缩力。这允许根据该实施例的半导体封装材料减少半导体器件的翘曲。
(2)细节
首先将描述半导体器件1(半导体封装)，然后将描述半导体封装材料。
(2.1)半导体器件
(2.1.1)第一实施例
图1示出了根据本实施例的半导体器件1(在下文中，被称为“第一半导体器件11”)。第一半导体器件11包括半导体芯片2、封装部分3和基板5。第一半导体器件11被实现为倒装芯片-芯片大小封装(FC-CSP)。
半导体芯片2是大致长方体形状的倒装芯片。也就是说，半导体芯片2是已从晶片上切下的作为功能单元的裸半导体芯片。半导体芯片2包括以矩阵布置并用作连接端子的焊料凸块4。
半导体芯片2的尺寸不限于特定尺寸。具体地，半导体芯片2的长度可以落在例如从5mm到30mm的范围内。半导体芯片2的宽度可以落在例如从5mm到30mm的范围内。半导体芯片2(不包括焊料凸块4)的厚度(DT)可以落在例如从50μm到500μm的范围内。
封装部分3封装半导体芯片2。封装部分3与基板5接合。封装部分3由半导体封装材料的固化产品制成。封装部分3的外形为大致长方体形状。
封装部分3的外部尺寸不限于特定外部尺寸。具体地，封装部分3的长度可以落在例如6mm至35mm的范围内。封装部分3的宽度可以落在例如从6mm到35mm的范围内。封装部分3的厚度(MT)可以落入例如从0.15mm到0.5mm的范围内。
基板5也被称为封装基板或中介层。尽管基板5不限于特定基板，但是可以给出ETS(嵌入式迹线基板)作为基板5的示例。ETS是具有内置导体布线的基板。ETS也可以是无芯基板。无芯基板是仅由堆积层制成的基板。基板5的厚度(ST)没有特别限定，但是例如可以落在例如从0.1mm到0.3mm的范围内。
半导体芯片2是倒装安装(和接合)(面朝下安装)到基板5的芯片。具体地，半导体芯片2的焊料凸块4接合到基板5的连接盘(land)。用作连接端子的焊球7以矩阵布置在基板5的未安装半导体芯片2的表面上。
半导体芯片2的体积占有率被定义为半导体芯片2相对于半导体芯片2和封装部分3的总体积的体积百分比。具体地，如果用Vc表示半导体芯片2的体积并用Va表示半导体芯片2和封装部分3的总体积，则用Vc/Va表示半导体芯片2的体积占有率。本实施例中，Vc和Va满足下式(2)：
Figure BDA0003210405010000041
也就是说，在本实施例中，半导体芯片2的体积占有率以体积计相对于半导体芯片2和封装部分3的总体积为30％或更多。当制造满足这样的条件的半导体器件1时，有利地使用了根据本实施例的半导体封装材料。
半导体芯片2的体积占有率的下限值以体积计优选地为35％或更多，更优选地为40％或更多，进一步优选地为45％或更多。可以看出，随着半导体芯片2的体积占有率的下限值增大，封装部分3的体积占有率相应地减小。这有利于减小第一半导体器件11的尺寸和厚度。
另一方面，半导体芯片2的体积占有率的上限值以体积计优选地为70％或更小，更优选地为65％或更小，进一步优选地为60％或更小。可以看出，随着半导体芯片2的体积占有率的上限值减小，封装部分3的体积占有率相应地增大。这允许产生更大的收缩力，从而有利于减小第一半导体器件11的翘曲。
(2.1.2)第二实施例
图2示出了根据第二实施例的半导体器件1(在下文中，被称为“第二半导体器件12”)。第二半导体器件12包括半导体芯片2、封装部分3和再布线层6。第二半导体器件12被实现为晶片级封装(WLP)。再布线层6是通过使用晶片工艺从半导体芯片2的端子延伸布线而形成的。因此，第二半导体器件12不包括基板5。此外，半导体芯片2也不包括焊料凸块4。由于第二半导体器件12在其他方面具有与上述第一实施例相同的配置，因此在此将省略对其的描述。
(2.1.3)第三实施例
图3示出了根据第三实施例的基板组件100。图4示出了根据本实施例的半导体器件1(在下文中，被称为“第三半导体器件13”)。当基板组件100被切割成多片时，获得了多个第三半导体器件13。也就是说，第三半导体器件13是通过所谓的MAP(成形阵列工艺)而形成的。在MAP工艺中，基板组件100是通过将多个半导体芯片2安装在单个基板5的一个表面上使得每个产品区域包括半导体芯片2中的一个半导体芯片2，并通过用半导体芯片封装材料共同封装这些半导体芯片2而获得的。然后，通过将基板组件100切削(切割)成与产品区域相同数量的片来获得第三半导体器件13。在以下说明中，将不再重复描述与上述第一实施例具有相同配置的构成要素，而仅描述与第一实施例的不同。
基板组件100包括多个半导体芯片2、封装部分3和基板5。
基板5的外部尺寸不限于特定尺寸。基板5的长度(FS2)可以落在例如从100mm到300mm的范围内。基板5的宽度(FS1)可以落在例如从30mm到80mm的范围内。
每个半导体芯片2的尺寸与针对第一实施例描述的尺寸相同。多个半导体芯片2以矩阵状布置在单个基板5的一个表面上，并且通过管芯附接膜8与其接合。管芯附接膜8的厚度没有特别限定，但是可以落在例如从10μm到30μm的范围内。
封装部分3封装多个半导体芯片2。封装部分3与基板5接合。封装部分3由半导体封装材料的固化产品制成。封装部分3的外形为大致长方体形状。
封装部分3的外部尺寸不限于特定外部尺寸。具体地，封装部分3的长度(MA2)可以落在例如从90mm到290mm的范围内。封装部分3的宽度(MA1)可以落在例如从25mm到75mm的范围内。
在基板组件100中，多个半导体芯片2的体积占有率被定义为多个半导体芯片2相对于多个半导体芯片2和封装部分3的总体积的体积百分比。在本实施例中，多个半导体芯片2的体积占有率相对于多个半导体芯片2和封装部分3的总体积以体积计为30％或更大。注意，基板组件100中的多个半导体芯片2的体积占有率低于第三半导体器件13中的单个半导体芯片2的体积占有率。这是因为基板组件100具有用于切削的划线(切削余量)。
多个半导体芯片2的体积占有率的下限值以体积计优选地为32％或更大，更优选地为35％或更大，进一步优选地为38％或更大。可以看出，随着多个半导体芯片2的体积占有率的下限值增大，封装部分3的体积占有率相应地减小。这有利于减小基板组件100的大小和厚度。这也有利于减小第三半导体器件13的大小和厚度。
另一方面，多个半导体芯片2的体积占有率的上限值以体积计优选地为70％或更小，更优选地为65％或更小，进一步优选地为60％或更小。可以看出，随着多个半导体芯片2的体积占有率的上限值减小，封装部分3的体积占有率相应地增大。这允许产生更大的收缩力，从而有利于减小基板组件100的翘曲。这也有助于减小第三半导体器件13的翘曲。
在基板组件100中，当每对相邻的半导体芯片2被切削且被切割成多片时，获得了多个第三半导体器件13。第三半导体器件13的半导体芯片2的体积占有率与针对第一实施例描述的体积占有率相同。
(2.2)半导体封装材料
根据本实施例的半导体封装材料用于制造半导体器件1。半导体器件1的实施例包括第一半导体器件11、第二半导体器件12、第三半导体器件13和基板组件100。半导体封装材料用于形成封装部分3。
半导体封装材料的应力指数(SI)可以通过下式(1)获得：
Figure BDA0003210405010000071
式(1)中，E’(T)表示储能模量，CTE(T)表示热膨胀系数，并且Mold temp.表示成形温度。
式(1)中的储能模量E’(T)是温度的函数，并且可以通过动态机械分析(DMA)进行测量。在这种情况下，储能模量(E’(T))的单位是GPa。同时，式(1)中的热膨胀系数(CTE(T))是温度的函数，并且可以通过热机械分析(TMA)进行测量。在这种情况下，热膨胀系数(CTE(T))的单位是ppm/℃。成形温度可以但不必是例如175℃。注意，应力指数(SI)是评估指标，并且不具有特定单位。
如上所述，应力指数(SI)是通过在35℃到成形温度的范围内对温度的函数进行积分而获得的值，该函数是作为储能模量(E′(T))和热膨胀系数(CTE(T))的乘积而获得的。因此，在应力指数(SI)中考虑了半导体封装材料的玻璃化转变温度(Tg)的影响。为此，应力指数(SI)允许更准确地评估半导体器件1的封装部分3的收缩力。
应力指数(SI)是有效地用于评估其中半导体芯片2具有高体积占有率的类型的半导体器件1的翘曲行为的指标。具体地，应力指数(SI)对于评估半导体芯片2的体积占有率以体积计为30％或更大的半导体器件1的翘曲行为特别有效。另外，应力指数(SI)尤其可有效地用于评估第一半导体器件11的翘曲行为。
具体地，半导体封装材料的由式(1)给出的应力指数(SI)等于或大于8500。这允许封装部分3获取显著的收缩力，从而减小半导体器件1的翘曲。特别地，在第一半导体器件11中，由于半导体芯片2与基板5之间的热膨胀系数的不匹配，很可能会引起所谓的“凸翘曲”(也被称为“cry翘曲”)。尽管如此，如果应力指数(SI)等于或大于8500，则即使封装部分3的体积占有率很小，封装部分3也可以获得显著的收缩力。这可以减少第一半导体器件11的凸翘曲。
应力指数(SI)可以通过式(1)在分析上获得，但是也可以在数值上获得。为了在数值上获得应力指数(SI)，对于储能模量(E′(T))和热膨胀系数(CTE(T))中的每一个，在从35℃到成形温度的恒定步长(例如，5℃的步长)下获得测量值。接下来，将相同温度下的储能模量(E’(T))和热膨胀系数(CTE(T))的相应测量值相乘以获得乘积。最后，将乘积一起积分以获得应力指数(SI)。
为了在数值上获得应力指数(SI)，优选地在从35℃到成形温度(175℃)的5℃的步长下获得测量值。在这种情况下，应力指数(SI)的下限值优选地为8500或更大，更优选地为8600或更大，进一步优选地为8700或更大。同时，应力指数(SI)的上限值优选地为17000或更小，更优选地为16000或更小，进一步优选地为15000或更小。
半导体封装材料可以包含热固性树脂。热固性树脂不限于特定热固性树脂，但是可以包括环氧树脂基固化剂和酚醛树脂基固化剂。环氧树脂不限于特定环氧树脂，但是可以举出联苯型环氧树脂和三酚甲烷型环氧树脂作为环氧树脂的示例。
半导体封装材料还可以包含固化促进剂以加速热固性树脂的固化。尽管固化促进剂不限于特定固化促进剂，但是可以给出三苯基膦作为固化促进剂的示例。
半导体封装材料可以包含无机填料，用于调节其储能模量、热膨胀系数和机械强度。如果半导体封装材料包含无机填料，则无机填料的含量以质量计相对于半导体封装材料的总质量优选地落在从55％到85％的范围内。这进一步减小了半导体器件1的翘曲。
无机填料的含量的下限值以质量计更优选地为57％或更大，进一步优选地为60％或更大。同时，无机填料的含量的上限值以质量计更优选地为83％或更小，进一步优选地为80％或更小。
无机填料可以包括氢氧化镁和/或氢氧化铝。如果半导体封装材料包含氢氧化镁和/或氢氧化铝，则氢氧化镁和/或氢氧化铝的含量以质量计相对于半导体封装材料的总质量优选地为10％或更大。这进一步减小了半导体器件1的翘曲。
氢氧化镁和/或氢氧化铝的含量的下限值以质量计更优选地为11％或更大，进一步优选地为12％或更大。同时，氢氧化镁和/或氢氧化铝的含量的上限值以质量计优选地为80％或更小，更优选地为75％或更小，进一步优选地为70％或更小。
如果半导体封装材料包含无机填料，则半导体封装材料还可以包含硅烷偶联剂以提高热固性树脂与无机填料之间的粘合性。尽管硅烷偶联剂不限于特定硅烷偶联剂，但是可以给出3-环氧丙氧基丙基三甲氧基硅烷作为硅烷偶联剂的示例。
半导体封装材料还可以包含离子清除剂以去除腐蚀性离子。离子清除剂也被称为无机离子交换剂。
半导体封装材料还可以包含颜料以对封装部分3进行着色。尽管颜料不限于特定颜料，但是可以给出炭黑作为颜料的示例。
半导体封装材料的固化产品在260℃下的弯曲模量优选地落在从0.1GPa到0.9GPa的范围内。这进一步减小了半导体器件1的翘曲。特别地，当通过MAP工艺制造半导体器件1时，可以减小基板组件100在切割之前的翘曲。减小基板组件100的翘曲允许基板组件100上的各种后续工艺顺利进行。
半导体封装材料的固化产品的成形收缩因子优选地落在从0.35％到1.3％的范围内。这进一步减小了半导体器件1的翘曲。
成形收缩因子的下限值更优选地为0.38％或更大，进一步优选地为0.40％或更大。同时，成形收缩因子的上限值更优选地为1.28％或更小，进一步优选地为1.26％或更小。
(3)变型例
在上述实施例中，FC-CSP被例示为第一半导体器件11且WLP被例示为第二半导体器件12。然而，半导体器件1不限于这些类型。其他类型的半导体器件的示例包括诸如SiP(系统级封装)的模块型半导体器件和组合使用布线连接和倒装芯片接合的混合型半导体器件。
在上述实施例中，通过MAP工艺制造第三半导体器件13。然而，也可以通过MAP工艺制造第一半导体器件11和第二半导体器件12。
(总结)
从实施例的前述描述中可以看出，本发明具有以下方面。在以下描述中，将附图标记插入括号中只是为了阐明本公开的以下方面与上述示例性实施例之间的构成要素的对应关系。
根据第一方面的半导体封装材料用于制造半导体器件(1)。半导体器件(1)包括半导体芯片(2)和封装部分(3)。封装部分(3)由半导体封装材料的固化产品制成。封装部分(3)封装半导体芯片(2)。由下式(1)给出的半导体封装材料的应力指数(SI)等于或大于8500：
Figure BDA0003210405010000101
式(1)中，E’(T)表示储能模量，CTE(T)表示热膨胀系数，并且Mold temp.表示成形温度。
如果用Vc表示半导体芯片(2)的体积并用Va表示半导体芯片(2)和封装部分(3)的总体积，则体积Vc和总体积Va满足下式(2)：
Figure BDA0003210405010000102
该方面允许减小半导体器件(1)的翘曲。
在可以与第一方面结合实现的根据第二方面的半导体封装材料中，半导体封装材料的固化产品在260℃下的弯曲模量在从0.1GPa到0.9GPa的范围内。
该方面允许进一步减小半导体器件(1)的翘曲。特别地，当通过MAP工艺制造半导体器件(1)时，可以减小基板组件(100)在切割之前的翘曲。
在可以与第一方面或第二方面结合实现的根据第三方面的半导体封装材料中，半导体封装材料的固化产品的成形收缩因子落在从0.35％到1.3％的范围内。
该方面允许进一步减小半导体器件(1)的翘曲。
可以与第一方面至第三方面中的任一方面结合实现的根据第四方面的半导体封装材料包含无机填料。无机填料的含量以质量计相对于半导体封装材料的总质量落在从55％到85％的范围内。
该方面允许进一步减小半导体器件(1)的翘曲。
在可以与第四方面结合实现的第五方面的半导体封装材料中，无机填料包括氢氧化镁和/或氢氧化铝。氢氧化镁和/或氢氧化铝的含量以质量计相对于半导体封装材料的总质量为10％或更大。
该方面允许进一步减小半导体器件(1)的翘曲。
根据第六方面的半导体器件(1)包括半导体芯片(2)和封装半导体芯片(2)的封装部分(3)。封装部分(3)由根据第一方面至第五方面中的任一方面的半导体封装材料的固化产品制成。
该方面允许减小半导体器件(1)的翘曲。
示例
将通过示例的方式详细地描述本公开。注意，本公开不限于以下示例。
1.半导体封装材料
通过将表1的“组成物”栏中所示的成分混合来获得半导体封装材料。注意，表1中所示的成分的细节如下：
环氧树脂1：联苯型环氧树脂，NC-3000，Nippon Kayaku Co.，Ltd.制造，环氧当量为265-285g/eq；
环氧树脂2：三酚甲烷型环氧树脂，EPPN-501HY，Nippon Kayaku Co.，Ltd.制造，环氧当量为163-175g/eq；
环氧树脂3：联苯型环氧树脂，YX4000，三菱化学公司制造，环氧当量为180-192g/eq；
酚醛树脂1：MEHC-7851，Meiwa Plastic Industries，Ltd.制造，OH当量为201-220g/eq；
酚醛树脂2：MEHC-7800-M，Meiwa Plastic Industries，Ltd.制造，OH当量为167-180g/eq；
无机填料1：二氧化硅，FB-5SDC，Denka Company Limited.制造，平均粒径(d50)为4.1μm；
无机填料2：氢氧化镁，KISUMA 8SN，Kyowa Chemical Industry Co.，Ltd.制造，平均粒径为1.48μm；
颜料：炭黑，MA600，三菱化学公司制造，粒径为20nm(算术平均直径)；
离子捕获剂：IXE-700F(镁，铝基)，Toagosei Co.，Ltd.制造；
固化促进剂：三苯基膦，Hokuko TPP，HOKKO CHEMICAL INDUSTRY CO.，LTD.制造；以及
硅烷偶联剂：3-缩水甘油丙氧基三甲氧基硅烷，KBM-403，Shin-Etsu ChemicalCo.，Ltd制造。
2.物理特性
(1)应力指数
(DMA)
由半导体封装材料形成的试验片(具有5mm×50mm×1mm的尺寸)从25℃到280℃以5℃/min的速率升高其温度，并且使用热机械分析仪(日立高科技公司制造的“DMA7100”)以10Hz的频率测量试验片的储能模量E’(T)(单位：GPa)。储能模量(E’(T))的测量值是从25℃起在5℃的步长下获得的。
(TMA)
由半导体封装材料形成的试验片(具有φ5mm×1mm的尺寸)从25℃到280℃以5℃/min的速率升高其温度，并且使用热机械分析仪(日立高科技公司制造的“TMA7100”)在-1g的荷重下测量试验片的热膨胀系数(CTE(T))(单位：ppm/℃)。热膨胀系数(CTE(T))的测量值是从25℃起在5℃的步长下获得的。
(计算)
在计算应力指数(SI)时，使用了在从35℃到175℃(成形温度)的范围内的相应温度下测量的存储模量E′(T)(GPa)和热膨胀系数(CTE(T))(ppm/℃)的值。将在相同温度下测量的储能模量(E’(T))和热膨胀系数(CTE(T))的各个值相乘在一起以获得乘积。应力指数(SI)是通过将这些乘积一起积分而获得的。如前所述，应力指数(SI)是评估指标，并且不具有特定单位。
(2)弯曲模量
使用autograph万能试验机(SHIMADZU CORPORATION制造的“AG-IS”)在260℃下测量由半导体封装材料形成的试验片(具有80mm×10mm×4mm的尺寸)的弯曲模量。弯曲模量是在包括支点间距离为64mm、试验速率为2mm/min的条件下测量的。
(3)成形收缩因子
使用半导体封装材料通过转印成形形成试验片。成形工艺在包括管芯直径为80mm、管芯温度为175℃、注入压力为6.9MPa、以及成形时间为150秒的条件下进行的。测量了由此形成的试验片的直径，并且基于试验片相对于管芯直径的尺寸来计算成形收缩率。
3.评估
(1)基板组件
制造了如图3中所示的基板组件100。具体地，基板组件100是通过将多个(4×16个)半导体芯片2安装在单个基板5的一个表面上使得每个产品区域包括半导体芯片2中的一个半导体芯片，并通过用半导体芯片封装材料共同封装这些半导体芯片2而获得的。通过使用成形机(TOWA CORPORATION制造的“FFT”)来执行共同封装。其他细节如下：
-基板：ETS，无芯，三层(残铜率分别为55％、70％和60％)；
-基板的长度(FS2)：220.0mm；
-基板的宽度(FS1)：60.0mm；
-基板的厚度(ST)：110μm；
-半导体芯片的长度：12.4mm；
-半导体芯片的宽度：10.9mm；
-半导体芯片的厚度(DT)：150μm；
-多个半导体芯片的体积占有率：以体积计42.0％；
-管芯附接膜的厚度：15μm；
-封装部分的长度(MA2)：213.6mm；
-封装部分的宽度(MA1)：53.6mm；
-封装部分的厚度(MT)：270μm；以及
-基板组件的厚度(PT)：380μm。
(2)切割之前的翘曲
基板组件100在175℃下进行二次固化6小时。另外，基板组件100在回流炉中加热，从而使基板组件100在从160℃到200℃的范围的温度下保持加热1分30秒，并且在260℃的最高温下加热10秒。然后，将基板组件100放置在平坦的表面上以用尺子测量其四个角处的相应上升高度，并且计算了如此测量的四个角处的上升高度的平均值并将其视为切割之前的翘曲。注意，在表1中，示例1-5和比较示例2中的每个示例中的切割之前的翘曲度指示对于假设比较示例1的切割之前的翘曲度为100％(Ref)的相对值。
(3)切割之后的翘曲
通过将基板组件100切割成多片而获得64个如图4中所示的第三半导体器件13。通过使用3D加热表面轮廓测量系统(AKROMETRIC LLC制造的“ThermoMoire PS200”)测量从25℃到260℃的温度范围内的第三半导体器件13的共面性值，并且计算了这些共面性值的平均值并将其视为切割之后的翘曲度。注意，在表1中，示例1-5和比较示例2中的每个示例中的切割之前的翘曲度指示对于假设比较示例1的切割之前的翘曲度为100％(Ref)的相对值。第三半导体器件13的其他细节如下：
-半导体芯片的体积占有率：以体积计51.9％；
-第三半导体器件的长度：12.8mm；
-第三半导体器件的宽度：11.3mm；以及
-第三半导体器件的厚度(PT)：270μm。
[表1]
Figure BDA0003210405010000151
如从表1中可以看出的，与比较示例1、2中的应力指数(SI)值相比，示例1-5中的每个示例的应力指数(SI)等于或大于8500。这表明在示例1-5中减小了切割前后的翘曲。注意，切割之前的翘曲和切割之后的翘曲均为凸翘曲。
附图标记列表
1 半导体器件
2 半导体芯片
3 封装部分。

Claims (6)

1.一种用于制造半导体器件的半导体封装材料，所述半导体器件包括：半导体芯片；以及封装部分，由所述半导体封装材料的固化产品制成并封装所述半导体芯片，
所述半导体封装材料的由下式(1)给出的应力指数SI等于或大于8500：
Figure FDA0003210404000000011
其中E’(T)表示储能模量，CTE(T)表示热膨胀系数，并且Mold temp.表示成形温度，
当用Vc表示所述半导体芯片的体积并用Va表示所述半导体芯片和所述封装部分的总体积时，体积Vc和总体积Va满足下式(2)：
Figure FDA0003210404000000012
2.根据权利要求1所述的半导体封装材料，其中，
所述半导体封装材料的固化产品在260℃下的弯曲模量落在从0.1GPa到0.9GPa的范围内。
3.根据权利要求1或2所述的半导体封装材料，其中，
所述半导体封装材料的固化产品的成形收缩因子落在从0.35％到1.3％的范围内。
4.根据权利要求1至3中的任一项所述的半导体封装材料，其中，
所述半导体封装材料包含无机填料，并且
所述无机填料的含量以质量计相对于所述半导体封装材料的总质量落在从55％到85％的范围内。
5.根据权利要求4所述的半导体封装材料，其中，
所述无机填料包括氢氧化镁和/或氢氧化铝，并且
所述氢氧化镁和/或氢氧化铝的含量以质量计相对于所述半导体封装材料的总质量为10％或更大。
6.一种半导体器件，包括：半导体芯片；以及封装部分，封装所述半导体芯片，
所述封装部分由根据权利要求1至5中的任一项所述的半导体封装材料的固化产品制成。
CN202080014268.4A 2019-02-21 2020-02-07 半导体封装材料和半导体器件 Active CN113423753B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019029919 2019-02-21
JP2019-029919 2019-02-21
PCT/JP2020/004707 WO2020170847A1 (ja) 2019-02-21 2020-02-07 半導体封止材料及び半導体装置

Publications (2)

Publication Number Publication Date
CN113423753A true CN113423753A (zh) 2021-09-21
CN113423753B CN113423753B (zh) 2024-06-11

Family

ID=72143830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080014268.4A Active CN113423753B (zh) 2019-02-21 2020-02-07 半导体封装材料和半导体器件

Country Status (5)

Country Link
US (1) US20220037221A1 (zh)
JP (1) JP7289108B2 (zh)
CN (1) CN113423753B (zh)
TW (1) TWI825277B (zh)
WO (1) WO2020170847A1 (zh)

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184801A (ja) * 2000-10-02 2002-06-28 Nitto Denko Corp 半導体装置の製造方法
JP2003060127A (ja) * 1996-10-08 2003-02-28 Hitachi Chem Co Ltd 半導体装置、半導体チップ搭載用基板、それらの製造法、接着剤、および、両面接着フィルム
US20040000728A1 (en) * 2000-09-29 2004-01-01 Kazuhiko Kurafuchi Resin-sealed semiconductor device, and die bonding material and sealing material for use therein
JP2004319823A (ja) * 2003-04-17 2004-11-11 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
JP2006233149A (ja) * 2005-02-28 2006-09-07 Shin Etsu Chem Co Ltd 低誘電膜形成素子封止用樹脂組成物及び半導体装置
CN101356643A (zh) * 2006-09-13 2009-01-28 住友电木株式会社 半导体器件
US20120235751A1 (en) * 2011-03-16 2012-09-20 Ricoh Company, Ltd. Semiconductor device
JP2013008896A (ja) * 2011-06-27 2013-01-10 Sumitomo Bakelite Co Ltd 半導体装置
CN105027271A (zh) * 2013-02-21 2015-11-04 日东电工株式会社 底部填充片、背面研削用胶带一体型底部填充片、切割胶带一体型底部填充片及半导体装置的制造方法
CN105074904A (zh) * 2013-03-26 2015-11-18 日东电工株式会社 底层填充材料、密封片材及半导体装置的制造方法
JP2015213101A (ja) * 2014-05-01 2015-11-26 住友ベークライト株式会社 封止用樹脂組成物、半導体装置、および構造体
CN105555848A (zh) * 2013-09-24 2016-05-04 日东电工株式会社 半导体芯片密封用热固化性树脂片及半导体封装体的制造方法
JP2016169367A (ja) * 2015-03-10 2016-09-23 住友ベークライト株式会社 封止用樹脂組成物、電子部品の製造方法、および電子部品
US20170025321A1 (en) * 2015-07-23 2017-01-26 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and semiconductor device
JP2017084995A (ja) * 2015-10-29 2017-05-18 住友ベークライト株式会社 高電圧保護部材形成用樹脂組成物
JP2017195319A (ja) * 2016-04-22 2017-10-26 住友ベークライト株式会社 半導体封止用樹脂組成物および半導体装置
US20180208820A1 (en) * 2015-07-21 2018-07-26 Sumitomo Bakelite Co., Ltd. Thermal conductive resin composition, thermal conductive sheet, and semiconductor device
JP2018133536A (ja) * 2017-02-17 2018-08-23 日立化成株式会社 封止材、ｗｌｐ構造光半導体装置、及びその製造方法
JP2018188494A (ja) * 2017-04-28 2018-11-29 住友ベークライト株式会社 封止用樹脂組成物及び電子装置の製造方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060127A (ja) * 1996-10-08 2003-02-28 Hitachi Chem Co Ltd 半導体装置、半導体チップ搭載用基板、それらの製造法、接着剤、および、両面接着フィルム
US20040000728A1 (en) * 2000-09-29 2004-01-01 Kazuhiko Kurafuchi Resin-sealed semiconductor device, and die bonding material and sealing material for use therein
JP2002184801A (ja) * 2000-10-02 2002-06-28 Nitto Denko Corp 半導体装置の製造方法
JP2004319823A (ja) * 2003-04-17 2004-11-11 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
JP2006233149A (ja) * 2005-02-28 2006-09-07 Shin Etsu Chem Co Ltd 低誘電膜形成素子封止用樹脂組成物及び半導体装置
CN101356643A (zh) * 2006-09-13 2009-01-28 住友电木株式会社 半导体器件
US20120235751A1 (en) * 2011-03-16 2012-09-20 Ricoh Company, Ltd. Semiconductor device
JP2013008896A (ja) * 2011-06-27 2013-01-10 Sumitomo Bakelite Co Ltd 半導体装置
CN105027271A (zh) * 2013-02-21 2015-11-04 日东电工株式会社 底部填充片、背面研削用胶带一体型底部填充片、切割胶带一体型底部填充片及半导体装置的制造方法
CN105074904A (zh) * 2013-03-26 2015-11-18 日东电工株式会社 底层填充材料、密封片材及半导体装置的制造方法
CN105555848A (zh) * 2013-09-24 2016-05-04 日东电工株式会社 半导体芯片密封用热固化性树脂片及半导体封装体的制造方法
JP2015213101A (ja) * 2014-05-01 2015-11-26 住友ベークライト株式会社 封止用樹脂組成物、半導体装置、および構造体
JP2016169367A (ja) * 2015-03-10 2016-09-23 住友ベークライト株式会社 封止用樹脂組成物、電子部品の製造方法、および電子部品
US20180208820A1 (en) * 2015-07-21 2018-07-26 Sumitomo Bakelite Co., Ltd. Thermal conductive resin composition, thermal conductive sheet, and semiconductor device
US20170025321A1 (en) * 2015-07-23 2017-01-26 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and semiconductor device
JP2017084995A (ja) * 2015-10-29 2017-05-18 住友ベークライト株式会社 高電圧保護部材形成用樹脂組成物
JP2017195319A (ja) * 2016-04-22 2017-10-26 住友ベークライト株式会社 半導体封止用樹脂組成物および半導体装置
JP2018133536A (ja) * 2017-02-17 2018-08-23 日立化成株式会社 封止材、ｗｌｐ構造光半導体装置、及びその製造方法
JP2018188494A (ja) * 2017-04-28 2018-11-29 住友ベークライト株式会社 封止用樹脂組成物及び電子装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Y NOMURA, 等: "Material system for high performance DRAM-CSP", 《PROCEEDINGS OF 3RD ELECTRONICS PACKAGING TECHNOLOGY CONFERENCE》, pages 357 - 360 *
母继荣: "环氧树脂在半导体器件中的应用及发展", 《化工进展》, no. 5, pages 28 - 31 *

Also Published As

Publication number Publication date
JP7289108B2 (ja) 2023-06-09
TW202104333A (zh) 2021-02-01
JPWO2020170847A1 (ja) 2021-12-23
US20220037221A1 (en) 2022-02-03
TWI825277B (zh) 2023-12-11
CN113423753B (zh) 2024-06-11
WO2020170847A1 (ja) 2020-08-27

Similar Documents

Publication Publication Date Title
US7253515B2 (en) Semiconductor package featuring metal lid member
US8896111B2 (en) Semiconductor device and method for manufacturing the same
US7969027B2 (en) Semiconductor device encapsulated with resin composition
US7622515B2 (en) Composition of epoxy resin, phenolic resin, silicone compound, spherical alumina and ultrafine silica
US8779582B2 (en) Compliant heat spreader for flip chip packaging having thermally-conductive element with different metal material areas
CN104584209B (zh) 薄型衬底PoP结构
TWI484601B (zh) Semiconductor device and method for manufacturing semiconductor device
US9212253B2 (en) Epoxy resin composition for encapsulating semiconductor device and semiconductor device using the same
KR20140082521A (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
CN109564905A (zh) Ic封装
US9153513B2 (en) Epoxy resin composition and semiconductor apparatus prepared using the same
KR101922296B1 (ko) 고체상 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 포함하는 봉지재 및 반도체 패키지
CN113423753B (zh) 半导体封装材料和半导体器件
KR101955754B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자
KR20170039063A (ko) 반도체 패키지 및 이의 제조방법
US20060033196A1 (en) Package structure
US11189557B2 (en) Hybrid package
JP2020161586A (ja) 半導体装置およびその製造方法
JP2023007647A (ja) 半導体パッケージの目標特性の推定方法、封止用樹脂組成物の製造方法及び半導体パッケージの製造方法
JP6415233B2 (ja) 半導体封止用エポキシ樹脂組成物および半導体装置
KR102506974B1 (ko) 플레이크 형상 밀봉용 수지 조성물, 및 반도체 장치
KR102625669B1 (ko) 전자 디바이스 밀봉용 수지 조성물 및 이를 사용하여 제조된 전자 디바이스
US10410942B2 (en) Semiconductor device package and method for manufacturing the same
KR20170127816A (ko) 반도체 패키지 및 이의 제조방법
KR101737179B1 (ko) 반도체 소자 밀봉용 에폭시수지 조성물 및 이를 사용하여 밀봉된 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant