JP2009094216A - 半導体装置の製造方法および半導体装置用プリント配線板の製造方法 - Google Patents

半導体装置の製造方法および半導体装置用プリント配線板の製造方法 Download PDF

Info

Publication number
JP2009094216A
JP2009094216A JP2007262259A JP2007262259A JP2009094216A JP 2009094216 A JP2009094216 A JP 2009094216A JP 2007262259 A JP2007262259 A JP 2007262259A JP 2007262259 A JP2007262259 A JP 2007262259A JP 2009094216 A JP2009094216 A JP 2009094216A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
copper
clad laminate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007262259A
Other languages
English (en)
Other versions
JP5211624B2 (ja
Inventor
Hitoshi Kawaguchi
均 川口
Hironori Maruyama
宏典 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2007262259A priority Critical patent/JP5211624B2/ja
Publication of JP2009094216A publication Critical patent/JP2009094216A/ja
Application granted granted Critical
Publication of JP5211624B2 publication Critical patent/JP5211624B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】プリント配線板または半導体装置としたときの内部応力を緩和することができ、リフロー工程前後で生じるインターポーザーの反り変動を小さくすることができ、半導体装置を安定して製造でき、且つ二次実装工程時の歩留まりを向上させることができる半導体装置の製造方法および半導体装置用プリント配線板の製造方法を提供する。
【解決手段】半導体装置用プリント配線板の製造において、銅張積層板を銅張積層板の樹脂硬化工程中の最高到達温度以上まで加熱する工程、前記銅張積層板に導体回路を形成するの工程、を含むことを特徴とする。
【選択図】なし

Description

本発明は、半導体装置の製造方法および半導体装置用プリント配線板の製造方法に関するものである。
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体装置は、小型化かつ多ピン化してきており、また、半導体装置を含めた電子部品を実装する、実装用基板も小型化してきている。さらには電子機器への収納性を高めるため、リジット基板とフレキシブル基板を積層し一体化して、折り曲げを可能としたリジットフレックス基板が、実装用基板として使われるようになってきている。
半導体装置においてもその小型化に伴って、従来のようなリードフレームを使用した形態の半導体装置では、小型化に限界がきているため、最近では半導体装置用プリント配線板(以下、インターポーザーという)上にチップを実装したものとして、BGA(Ball Grid Array)や、CSP(Chip Scale Package)と言った、エリア実装型の新しい半導体装置が提案されている。しかしながら、電子機器の小型・軽量化と高機能化の流れはとどまるところを知らず、加えて携帯電話に見られるような薄型化の動向が加わることにより、半導体装置においても薄型化が急速に進行している。
このように半導体装置の薄型化が進むと、従来では半導体装置の剛性の大部分を担っていた半導体チップ、封止材の厚みが極めて薄くなり、半導体装置の反りが発生しやすくなる。また、基板の構成部材としてインターポーザーの占める割合が大きくなるため、インターポーザーの物性・挙動が半導体装置の反りに大きな影響を及ぼすようになってきている。
ところが、地球環境保護の観点から半田の鉛フリー化が進むにつれて、半導体装置への半田ボール搭載時、マザーボードへの実装時に受けるリフロー工程での最高温度が非常に高くなってきている。一般的に良く使われている、鉛フリー半田の融点が210度近辺であることからリフロー工程中での最高温度は240度を超えるレベルとなっている。このことから、繰り返しリフロー工程を受けることを想定し、従来から非常に高い耐熱性を要求されるようになっている。有機材料の耐熱性を向上するための手段としては、材料のガラス転移温度(Tg)を高くする手法が知られており、インターポーザーに用いられる基板材料においてはTgが180度を超えるレベルとなっている。このため、インターポーザー用の基板材料製造時に内部に蓄積される歪がインターポーザー製造プロセスおよび半導体装置組立工程中で受ける熱履歴では十分に歪が開放されず、リフロー工程を経て初めて歪が開放されるため、半導体装置の反りが大きく変動してしまうという問題点を抱えている。
従って、インターポーザー用の基板材料としては、リフロー工程時の実装性をよくするため、熱時高弾性という特性が必要となる。また、熱膨張によるひずみが大きく生じると基板の応力が高くなり、熱膨張係数が低いという特性も必要となる。一方、室温時には薄い基板であっても高い剛性を有する必要がある。すなわち、基板材料の特性としては、高い耐熱性、つまり高いガラス転移温度(Tg)を有することが必要となる。このため、かかる特性を満たす基板材料が開発されている。
一方、上記半導体チップ搭載面をエポキシ樹脂組成物などで成形・封止する際、インターポーザーが500μm以下の薄い基板であるとエポキシ樹脂組成物などの凝固収縮によって大きな反りが発生する。この反り量を小さくするため、半導体素子搭載面は低熱膨張係数の樹脂封止層で封止するという従来技術が知られている(例えば、特許文献1参照)。
特開2000−216299号公報
そこで、本発明では、インターポーザー用の基板材料のリフロー工程前後での寸法変化量に着目し、インターポーザー内部に蓄積された歪量を現す数値として管理することにより、半導体装置の反り低減が可能であることを見出した。銅張積層板の硬化工程中の最高到達温度より高い温度で加熱するので、銅張積層板を用いたインターポーザーまたは半導体装置としたときの内部応力を緩和することができ、リフロー工程前後で生じるインターポーザーの反り変動を小さくすることができ、半導体装置を安定して製造でき、且つ二次実装工程時の歩留まりを向上させることができる。
即ち本発明は、インターポーザー上に半導体チップを搭載し封止樹脂により半導体を保護する構造の半導体装置の製造方法であって、インターポーザーのリフロー工程前後での寸法変化量を0.04%以下とすることにより、半導体装置の反りを抑制するものである。特に非常に薄い構造の半導体装置に対応するものである。
また、半導体チップを回路面がインターポーザーと相対するように搭載することにより、封止材による半導体チップの保護が必ずしも必要でないフリップチップ半導体装置においても同様の方法により半導体装置の反りを抑制することができる。
このような目的は、下記[1]〜[7]に記載の本発明により達成される。
[1]銅張積層板を用いた半導体装置用プリント配線板の製造方法であって、
銅張積層板を銅張積層板の樹脂硬化工程中の最高到達温度以上まで加熱する工程、
前記銅張積層板に導体回路を形成するの工程、
を含むことを特徴とする半導体装置用プリント配線板の製造方法。
[2]銅張積層板の樹脂硬化工程中の最高到達温度以上まで加熱する工程が、少なくとも1枚の銅張積層板を熱盤により挟み込んだ状態で加熱する工程であることを特徴とする[1]項記載の半導体装置用プリント配線板の製造方法。
[3]銅張積層板の樹脂硬化工程中の最高到達温度以上まで加熱する工程が、銅張積層板の樹脂硬化工程の後に行うことを特徴とする[1]または[2]項に記載の半導体装置用プリント配線板の製造方法。
[4]さらに、複数層の導体回路を形成する工程を含むことを特徴とする[1]〜[3]項のいずれか1項に記載の半導体装置用プリント配線板の製造方法。
[5]半導体装置の製造方法であって、[1]項記載の半導体装置用プリント配線板に半導体チップを搭載する工程、を含むことを特徴とする半導体装置の製造方法。
[6]半導体装置の製造方法であって、半導体装置用プリント配線板に半導体チップを搭載する工程が、リフロー工程であることを特徴とする[5]項記載の半導体装置の製造方法。
[7][1]〜[6]項のいずれかに記載された製造方法に用いることを特徴とする銅張積層板。
本発明の半導体装置では、銅張積層板の硬化工程中における最高到達温度以上の高い温度で加熱するので、銅張積層板を用いたインターポーザーまたは半導体装置としたときの
内部応力を緩和することができ、リフロー工程前後で生じるインターポーザーの反り変動を小さくすることができ、半導体装置を安定して製造でき、且つ二次実装工程時の歩留まりを向上させることができる。
本発明の半導体装置は、インターポーザー上に半導体チップを搭載し、半導体チップとインターポーザーを電気的に接続した後、半導体チップ保護のため封止材によって半導体チップを被覆することにより半導体装置を形成するが、その際にリフロー工程前後のインターポーザーの寸法変化量が0.04%以下であるものを用いることにより半導体装置の反りを抑制するものである。
半導体チップのインターポーザーへの搭載についてはフェイスアップ・フェイスダウンどちらの方法でも対応可能であり、フェイスダウン方式の場合は半導体チップ・インターポーザー間にアンダーフィル樹脂あるいはそれに変わる有機樹脂が充填されていれば、半導体チップ全体の封止材による保護は必ずしも必要としない。
半導体装置の厚みとしては、特に明確な規定はしないが、インターポーザー・半導体チップ・封止樹脂の合計厚みが700μm以下である場合に効果が大きく、封止材と半導体チップの厚みの和に対するインターポーザーの厚みの比率が75%〜125%の間にある場合に顕著である。
また、半導体チップの厚みが薄いほど効果が顕著である傾向もあり、チップ厚みが250μm以下である場合に効果が大きく、200μm以下である場合に顕著である。
次にリフロー工程前後のインターポーザー寸法変化量を0.04%以下とするための方法を述べる。インターポーザーのベース材料となる銅張積層板は多くのプロセスを経て製造される複合材料であり、その内部に製造工程中に発生した歪を内包している。このため、銅箔エッチング時、加熱工程時にその歪が開放され寸法変化が起こる。上記歪が半導体装置組立工程の間に徐々に開放されていく場合は大きな問題はないが、昨今のインターポーザー用銅張積層板は鉛フリー半田工程に対応するためにTgが高く設定される傾向があり、リフロー工程を行うまでほとんど歪を開放することができない。これを回避するためには半導体装置組立工程までの間にインターポーザーをTg以上の温度まで加熱し、歪を開放する必要がある。
しかしながらインターポーザーを加熱した場合、導体回路上に形成された表面処理の変質・劣化やインターポーザー表面に形成されたソルダーレジストの劣化、表裏回路デザインの非対称性によるインターポーザー反り増大が発生するため、半導体装置に組み込まれた後の信頼性に影響を及ぼすことが懸念される。また、本発明におけるTgとは、TMA(TAインスツルメント社製 TMA2940)により得られた寸法変化挙動の変曲点か
ら求められるものである。
本発明者らは、上記の懸念点を回避するために銅張積層板の作製時点で銅張積層板のTg以上まで加熱、除歪することにより、半導体装置作製のリフロー工程時に寸法変動が極めて少ないインターポーザーを得ることができることを見出した。上記の加熱除歪効果は基板に外力をかけないようにフリーな状態で加熱することによっても得られるが、銅酸化を避けるために無酸素状態での加熱が必要であることなどの制限が大きい。このため、銅張積層板を加圧成型する真空プレス内部で熱盤に上下を挟まれた状態でTg以上まで加熱を行うことにより、銅の酸化を抑えつつ加熱除歪を行うことができる。この際、加熱中は平坦金属板により拘束されているため、歪開放による銅張積層板の反り増大を抑制することができる。
また、上記加熱除歪の際には過剰な荷重を与えると、却って銅張積層板に局所歪を付与する場合があり注意が必要である。具体的には加重を9kg/cm2以下に制限して加熱
除歪を行うことが必要である。また加熱する時間は必要以上に長くても効果は増大しないので、銅張積層板がTg以上の温度に到達してから60分以下で十分である。また短か過ぎても十分な除歪ができないため最低でも5分はTg以上の温度を保持する必要がある。
さらには、上記のような十分な除歪を行っても、インターポーザーの線膨張係数(CTE)が大きい場合は半導体チップのCTEとの違いによって引き起こされる反り量が大きく、除歪による反り低減効果が十分に発現されない。具体的には12ppm/℃以下である場合にCTEの違いに起因する反りよりも除歪による反り低減効果が優位となる。また、インターポーザーのCTEは小さい方が反りを低減することが可能であるが、銅張積層板に含まれるガラスクロスや無機フィラーの割合を増やすことによりCTEを低減させるため、過度な低CTE化はインターポーザー加工工程中の機械加工性低下を引き起こすこと、半導体チップのCTEが3ppm/℃であることから3ppm/℃以上とする必要がある。
以上のことに加え、インターポーザーの弾性率が低すぎると、半導体装置の剛性は半導体チップと封止材の剛性が受け持つ比率が大きくなり、インターポーザーの物性の半導体装置反りへの寄与度が低くなり、上記除歪効果が十分に発現しなくなる。このため、インターポーザーの弾性率は1GPa以上であることが求められる。また、必要以上に弾性率を高くしても、インターポーザー製造の際の機械加工性に多大な影響を及ぼすために機械加工が可能なレベル以下に弾性率を制御する必要がある。 具体的には40GPa以下であることが望ましい。
銅張積層板は、熱硬化性樹脂を含む樹脂組成物をガラスクロスなどの繊維基材へ含浸させて、所定温度で乾燥させることによりプリプレグを得て、このプリプレグを用いて、プリプレグ12の両面に金属箔またはフィルムを重ねた後加熱・加圧することにより銅張積層板を作製する(図2(b))。上記樹脂組成物は、繊維基材へ含浸させるため、樹脂ワニスとして使用する。
銅張積層板に用いる熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂などのノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油などで変性した油変性レゾールフェノール樹脂などのレゾール型フェノール樹脂などのフェノール樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールM型エポキシ樹脂、ビスフェノールP型エポキシ樹脂、ビスフェノールZ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂などのノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、アリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂などのエポキシ樹脂、ユリア(尿素)樹脂、メラミン樹脂などのトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネート樹脂などが挙げられる。
これらの中の1種類を単独で用いることもできるし、異なる平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。
またこれらの中でも、特にシアネート樹脂(シアネート樹脂のプレポリマーを含む)が好ましい。これにより、銅張積層板の熱膨張係数を小さくすることができ、さらに、電気特性(低誘電率、低誘電正接)、機機械強度などに優れた銅張積層板とすることができる
上記シアネート樹脂は、例えばハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱などの方法でプレポリマー化することにより得ることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂などのビスフェノール型シアネート樹脂などを挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物などの難燃性を向上することができる。ノボラック型シアネート樹脂は、硬化反応後にトリアジン環を形成するからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。さらに、銅張積層板を厚さ500μm以下にした場合であっても、優れた剛性を付与することができる。特に加熱時における剛性に優れるので、後述する図3(b)の半導体チップ31実装時の信頼性にも特に優れる。
上記ノボラック型シアネート樹脂としては、例えば式(I)で示されるものを使用することができる。
Figure 2009094216
上記式(I)で示されるノボラック型シアネート樹脂の平均繰り返し単位nは、特に限定されないが、1〜10が好ましく、特に2〜7が好ましい。平均繰り返し単位nが上記下限値未満であるとノボラック型シアネート樹脂は耐熱性が低下し、加熱時に低量体が脱離、揮発する場合がある。また、平均繰り返し単位nが上記上限値を超えると溶融粘度が高くなりすぎ、プリプレグ12の成形性が低下する場合がある。
上記シアネート樹脂の平均分子量は、特に限定されないが、平均分子量500〜4,500が好ましく、特に600〜3,000が好ましい。平均分子量が上記下限値未満であるとプリプレグ12を作製した場合にタック性が生じ、プリプレグ12同士が接触したとき互いに付着したり、樹脂の転写が生じたりする場合がある。また、平均分子量が上記上現値を超えると反応が速くなりすぎ、インターポーザー11とした場合に、成形不良が生じたり、
層間ピール強度が低下したりする場合がある。上記シアネート樹脂などの平均分子量は、例
えばGPC(ゲルパーミエーションクロマトグラフィー、標準物質:ポリスチレン換算)で測定することができる。
また、特に限定されないが、上記シアネート樹脂は、1種類を単独で用いることもできるし、異なる平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。
上記熱硬化性樹脂の含有量は、特に限定されないが、上記樹脂組成物全体の5〜50重量%が好ましく、特に20〜40重量%が好ましい。含有量が上記下限値未満であると銅張積層板を形成するのが困難となる場合があり、上記上限値を超えると銅張積層板の強度が低下する場合がある。
また、上記樹脂組成物は、無機充填材を含むことが好ましい。これにより、後述の銅張積層板を薄膜化(厚さ500μm以下)にしても強度に優れることができる。さらに、銅張積層板の低熱膨張化を向上することもできる。
上記無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラスなどのケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカなどの酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイトなどの炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウムなどの水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウムなどの硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウムなどのホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素などの窒化物、チタン酸ストロンチウム、チタン酸バリウムなどのチタン酸塩などを挙げることができる。無機充填材として、これらの中の1種類を単独で用いることもできるし、2種類以上を併用したりすることもできる。これらの中でも特に、シリカが好ましく、溶融シリカ(特に球状溶融シリカ)が低熱膨張性に優れる点で好ましい。その形状は破砕状、球状があるが、繊維基材への含浸性を確保するために樹脂組成物の溶融粘度を下げるには球状シリカを使うなど、その目的にあわせた使用方法が採用される。
上記無機充填材の平均粒子径は、特に限定されないが、0.01〜5.0μmが好ましく、特に0.1〜2.0μmが好ましい。無機充填材の粒径が上記下限値未満であるとワニスの粘度が高くなるため、銅張積層板作製時の作業性に影響を与える場合がある。
また、上記上限値を超えると、ワニス中で無機充填剤の沈降などの現象が起こる場合がある。この平均粒子径は、例えば粒度分布計(HORIBA製、LA−500)により測定することができる。
また上記無機充填材は、特に限定されないが、平均粒子径が単分散の無機充填材を用いることもできるし、平均粒子径が多分散の無機充填材を用いることができる。さらに平均粒子径が単分散及び/または、多分散の無機充填材の1種類または2種類以上を併用したりすることもできる。
更に平均粒子径5.0μm以下の球状シリカ(特に球状溶融シリカ)が好ましく、特に平均粒子径0.01〜2.0μmの球状溶融シリカが好ましい。これにより、無機充填剤の充填性を向上させることができる。
上記無機充填材の含有量は、特に限定されないが、樹脂組成物全体の20〜80重量%が好ましく、特に30〜70重量%が好ましい。含有量が上記範囲内であると、特に低熱膨張、低吸水とすることができる。
上記熱硬化性樹脂としてシアネート樹脂(特にノボラック型シアネート樹脂)を用いる場合は、エポキシ樹脂(実質的にハロゲン原子を含まない)を用いることが好ましい。上記エポキシ樹脂としては、例えばビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールM型エポキシ樹脂、ビスフェノールP型エポキシ樹脂、ビスフェノールZ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂などのノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂などのアリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネ
ン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂などが挙げられる。エポキシ樹脂として、これらの中の1種類を単独で用いることもできるし、異なる平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。これらエポキシ樹脂の中でも特にアリールアルキレン型エポキシ樹脂が好ましい。これにより、吸湿半田耐熱性および難燃性を向上させることができる。
上記アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂などが挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂は、例えば式(II)で示すことができる。
Figure 2009094216
上記式(II)で示されるビフェニルジメチレン型エポキシ樹脂の平均繰り返し単位nは、特に限定されないが、1〜10が好ましく、特に2〜5が好ましい。平均繰り返し単位nが上記下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位nが上記上限値を超えると樹脂の流動性が低下し、成形不良などの原因となる場合がある。
上記エポキシ樹脂の含有量は、特に限定されないが、樹脂組成物全体の1〜55重量%が好ましく、特に2〜40重量%が好ましい。含有量が上記下限値未満であるとシアネート樹脂の反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、上記上限値を超えると耐熱性が低下する場合がある。
上記エポキシ樹脂の平均分子量は、特に限定されないが、平均分子量500〜20,000が好ましく、特に800〜15,000が好ましい。平均分子量が上記下限値未満であるとプリプレグ12にタック性が生じる場合が有り、上記上限値を超えるとプリプレグ12作製時、ガラスクロスへの含浸性が低下し、均一な製品が得られない場合がある。上記エポキシ樹脂の平均分子量は、例えばGPCで測定することができる。
上記熱硬化性樹脂としてシアネート樹脂(特にノボラック型シアネート樹脂)を用いる場合は、フェノール樹脂を用いることが好ましい。上記フェノール樹脂としては、例えばノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂などが挙げられる。フェノール樹脂として、これらの中の1種類を単独で用いることもできるし、異なる平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。これらの中でも特に、アリールアルキレン型フェノール樹脂が好ましい。これにより、さらに吸湿半田耐熱性を向上させることができる。
上記アリールアルキレン型フェノール樹脂としては、例えばキシリレン型フェノール樹
脂、ビフェニルジメチレン型フェノール樹脂などが挙げられる。ビフェニルジメチレン型フェノール樹脂は、例えば式(III)で示すことができる。
Figure 2009094216
上記式(III)で示されるビフェニルジメチレン型フェノール樹脂の繰り返し単位nは、特に限定されないが、1〜12が好ましく、特に2〜8が好ましい。平均繰り返し単位nが上記下限値未満であると耐熱性が低下する場合がある。また、上記上限値を超えると他の樹脂との相溶性が低下し、作業性が低下する場合がある。
前述のシアネート樹脂(特にノボラック型シアネート樹脂)とアリールアルキレン型フェノール樹脂との組合せにより、架橋密度をコントロールし、反応性を容易に制御できる。
上記フェノール樹脂の含有量は、特に限定されないが、樹脂組成物全体の1〜55重量%が好ましく、特に5〜40重量%が好ましい。含有量が上記下限値未満であると耐熱性が低下する場合があり、上記上限値を超えると低熱膨張の特性が損なわれる場合がある。
上記フェノール樹脂の平均分子量は、特に限定されないが、平均分子量400〜18,000が好ましく、特に500〜15,000が好ましい。平均分子量が上記下限値未満であるとプリプレグ12にタック性が生じる場合が有り、上記上限値を超えるとプリプレグ12作製時、ガラスクロスへの含浸性が低下し、均一な製品が得られない場合がある。上記フェノール樹脂の平均分子量は、例えばGPCで測定することができる。
更に、上記シアネート樹脂(特にノボラック型シアネート樹脂)と上記フェノール樹脂(アリールアルキレン型フェノール樹脂、特にビフェニルジメチレン型フェノール樹脂)と上記エポキシ樹脂(アリールアルキレン型エポキシ樹脂、特にビフェニルジメチレン型エポキシ樹脂)との組合せを用いてインターポーザー11を作製した場合、特に優れた寸法安定性
を得ることが出来る。
上記樹脂組成物は、特に限定されないが、カップリング剤を用いることが好ましい。上記カップリング剤は、上記熱硬化性樹脂と、上記無機充填材との界面の濡れ性を向上させることにより、ガラスクロスに対して熱硬化性樹脂などおよび無機充填材を均一に定着させ、耐熱性、特に吸湿後の半田耐熱性を改良することができる。
上記カップリング剤としては、通常用いられるものなら何でも使用できるが、具体的にはエポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤の中から選ばれる1種以上のカップリング剤を使用することが好ましい。これにより、無機充填材の界面との濡れ性を高くすることができ、それによって耐熱性をより向上させることできる。
上記カップリング剤の添加量は、上記無機充填材の比表面積に依存するので特に限定さ
れないが、無機充填材100重量部に対して0.05〜3重量部が好ましく、特に0.1〜2重量部が好ましい。含有量が上記下限値未満であると無機充填材を十分に被覆できないため耐熱性を向上する効果が低下する場合があり、上記上限値を超えると反応に影響を与え、曲げ強度などが低下する場合がある。
上記樹脂組成物には、必要に応じて硬化促進剤を用いても良い。上記硬化促進剤としては公知の物を用いることが出来る。例えばナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト(II)、トリスアセチルアセトナートコバルト(III)などの有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ[2,2,2]オクタンなどの3級アミン類、2−フェニル−4−メチルイミダゾール、2−エチル−4−エチルイミダゾール、2−フェニル−4−メチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシイミダゾール、2−フェニル−4,5−ジヒドロキシイミダゾールなどのイミダゾール類、フェノール、ビスフェノールA、ノニルフェノールなどのフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸などの有機酸など、またはこの混合物が挙げられる。硬化促進剤として、これらの中の誘導体も含めて1種類を単独で用いることもできるし、これらの誘導体も含めて2種類以上を併用したりすることもできる。
上記硬化促進剤の含有量は、特に限定されないが、上記樹脂組成物全体の0.05〜5重量%が好ましく、特に0.2〜2重量%が好ましい。含有量が上記下限値未満であると硬化を促進する効果が現れない場合があり、上記上限値を超えるとプリプレグ12の保存性が低下する場合がある。
上記樹脂組成物では、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリスチレン樹脂などの熱可塑性樹脂、スチレン−ブタジエン共重合体、スチレン−イソプレン共重合体などのポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリアミド系エラストマー、ポリエステル系エラストマーなどの熱可塑性エラストマ−、ポリブタジエン、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエンなどのジエン系エラストマーを併用しても良い。
また、上記樹脂組成物には、必要に応じて、顔料、染料、消泡剤、レベリング剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、イオン捕捉剤などの上記成分以外の添加物を添加しても良い。
上記樹脂組成物を繊維基材としてのガラスクロスに含浸させて、プリプレグ12を作製する(図2(a))。これにより、誘電特性、高温多湿下での機械的、電気的接続信頼性などの各種特性に優れた半導体装置を製造するのに好適なプリプレグ12を得ることができる。このようなプリプレグ12としては、市販のものでは、住友ベークライト社製のシアネート系のものや三菱瓦斯化学製のビスマレイミドトリアジン系のものがある。
尚、本実施の形態ではガラスクロス(ガラス繊維基材)が用いられているがこれに限定されるわけでなく、例えば、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維などのポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維などのポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維などを主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙などを主成分とする紙基材などの有機繊維基材などが挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、プリプレグ12の強度、吸水率を向上することができる。また
、プリプレグ12の熱膨張係数を小さくすることができる。
本実施の形態における樹脂組成物をガラスクロスに含浸させる方法として、例えば、上述の樹脂組成物を用いて樹脂ワニスを調製し、ガラスクロスを樹脂ワニスに浸漬する方法、各種コーターによる塗布する方法、スプレーによる吹き付ける方法などが挙げられる。これらの中でも、ガラスクロスを樹脂ワニスに浸漬する方法が好ましい。これにより、ガラスクロスに対する樹脂組成物の含浸性を向上することができる。なお、ガラスクロスを樹脂ワニスに浸漬する場合、通常の含浸塗布設備を使用することができる。
上記樹脂ワニスに用いられる溶媒は、上記樹脂組成物中の樹脂成分に対して良好な溶解性を示すことが望ましいが、悪影響を及ぼさない範囲で貧溶媒を使用しても構わない。良好な溶解性を示す溶媒としては、例えばアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系などが挙げられる。
上記樹脂ワニスの固形分は、特に限定されないが、上記樹脂組成物の固形分40〜8
0重量%が好ましく、特に50〜65重量% が好ましい。これにより、樹脂ワニスのガ
ラスクロスへの含浸性を更に向上できる。上記ガラスクロスに上記樹脂組成物を含浸させ、所定温度、例えば80〜200度などで乾燥させることによりプリプレグ12を得ることが出来る。
プリプレグ12の作製後、プリプレグ12の両面に銅箔23を重ねた後加熱・加圧して、両面銅張積層板20を作製する(図2(b))。
これにより、誘電特性、高温多湿化での機械的、電気的接続信頼性に優れた銅張積層板を得ることができる。
ここで、本実施の形態の銅張積層板は、1枚のプリプレグ12を用いて、その上下両面に銅箔23を重ねたが、銅箔23以外の金属箔またはフィルムを重ねてもよい。また、プリプレグ12を2枚以上積層することもできる。プリプレグ12を2枚以上積層するときは、積層したプリプレグ12の最も外側の上下両面もしくは片面に金属箔あるいはフィルムを重ねる。また、上記銅張積層板作製時の加熱温度は、特に限定されないが、120〜220度が好ましく、特に150〜200度が好ましい。また、その加圧する圧力も、特に限定されないが、2〜5MPaが好ましく、特に2.5〜4MPaが好ましい。
上記金属箔を構成する金属としては、銅箔23の他、例えば銅系合金、アルミ及びアルミ系合金、銀及び銀系合金、金及び金系合金、亜鉛及び亜鉛系合金、ニッケル及びニッケル系合金、錫及び錫系合金、鉄および鉄系合金などが挙げられる。また、フィルムとしては、例えばポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリイミド、フッ素系樹脂などを挙げることができる。
ここで、プレス積層された銅張積層板に銅張積層板の硬化工程中における最高到達温度以上の加熱処理(アニール)を行う。加熱処理(アニール)の方法としては、銅張積層板の硬化工程中における最高到達温度以上の加熱処理ができるものであれば特に限定はされない。前記銅張積層板作製後に積層装置から取り出してオーブンで加熱処理する方法、積層装置であるプレス熱盤に挟みこんだ状態で圧力、温度をかける方法などが挙げられる。より好ましくは前記銅張積層板作製に引き続き連続処理にて、プレス熱盤に挟みこんだ状態で圧力を0〜9kg/cm2で一定時間制御して銅張積層板の硬化工程中における最高
到達温度以上の温度をかけ続ける方法である。
アニールの温度としては積層時の最高温度すなわち樹脂硬化温度以上で行うことが好ま
しい。プレス積層時の温度以上でアニールすることによりプレスにより蓄積された歪が開放されることで、その後の熱履歴による寸法変動を抑制する効果が得られる。
銅張積層板の作製後、その所要箇所に、例えば機械的ドリルを用いて、スルーホール21を形成した後(図2(c))、無電解銅めっきでスルーホール21内部と銅箔23表面に1μm厚の薄い無電解銅24を被膜する(図2(d))。これにより、導体層14(図1)を形成する。更に、電解銅めっきで後述の半導体チップ搭載面側にある無電解銅24上に10μm以上の厚みで銅25を厚付けするパネルメッキを行う(図2(e))。尚、本実施の形態では、無電解銅24の厚みは1μm、銅25の厚みは10μm以上の厚みとしたが、これに限定されるものではない。
次に、銅25の表面にレジスト26塗布をした後、回路パターンのマスク27を重ねてUV露光を行う(図2(f))。例えば、レジスト26がポジ型であるときは、有機溶剤を含む現像液を用いて現像することにより、レジスト26のUV照射されなかった部分(非露光部分)が配線パターンとして残る(図2(g))。
その後、パターニングされたレジスト26をマスクにして、例えばウエットエッチングにより、露出している部分の銅25を除去した後(図2(h))、レジスト26を剥離して除去することで、プリプレグ12のチップ搭載側に所要の配線パターン15を形成する(図2(i))。
図3は、インターポーザー11を用いた半導体装置の製造工程を説明するのに用いられる図である。
図3において、まず、インターポーザー11の配線パターン15上の半導体チップ搭載領域にエポキシ系樹脂などの接着剤30を塗布する(図3(a))。その後、搭載すべき半導体チップ31の裏面(電極が形成されている側と反対側の面)を下にして、接着剤30により上記半導体チップ搭載領域に半導体チップ31を接着後、半導体チップ31の電極と導電層14とを、配線パターン15を介して、例えばAuのボンディングワイヤ32により電気的に接続する(図3(b))。
次に、半導体チップ31及びボンディングワイヤ32を封止樹脂33により封止し、その後加熱することにより封止樹脂33を硬化させる(図3(c))。ここで、封止樹脂33は半導体チップ31の少なくとも上部及び側面、より具体的にはボンディングワイヤ32を封止すればよく、図3(c)に示すように、インターポーザー11の半導体チップ搭載面全面を封止する形態に限定されるものではない。
その後、インターポーザー11の半導体チップ搭載面と反対側にPbフリーの半田ボール34(融点:217度)を載せ、リフロー装置を用いてリフロー処理を行うことによりインターポーザーに半田ボール34を接合して(図3(d))、半導体装置が製造される。このリフロー処理において、リフロー装置は、最高温度が260度となるように温度設定される。
次に、本発明を実施例及び比較例により説明するが、本発明はこれに限定されるものではない。
(実施例1)
(1)銅張積層板の作製
ノボラック型シアネート樹脂(ロンザジャパン株式会社製、プリマセットPT−30、平均分子量約700)19.7重量部、ビフェニルジメチレン型エポキシ樹脂(日本化薬株式会社製、NC−3000H、エポキシ当量275)11重量部、ビフェニルジメチレン型フェノール樹脂(明和化成株式会社製、MEH−7851−3H、水酸基当量230)9重量部、およびエポキシシラン型カップリング剤(GE東芝シリコーン株式会社製、
A−187)0.3重量部をメチルエチルケトンに常温で溶解し、球状溶融シリカ(株式会社アドマテックス社製、球状溶融シリカ、SO−25R、平均粒径0.5μm)60重量部を添加し、高速攪拌機を用いて10分攪拌して、樹脂ワニスを得た。
上述の樹脂ワニスをガラスクロス(厚さ94μm、日東紡績製、WEA−2116)に含浸し、150度の加熱炉で2分間乾燥して、ワニス固形分が約50重量%のプリプレグを得た。 上述のプリプレグの両面に18μmの銅箔を重ねて、圧力4MPa、温度200度で2時間加熱加圧成形することによって、厚さ0.2mmの銅張積層板を得た。さらに、銅張積層板の硬化工程における最高到達温度以上の加熱処理として、硬化工程後にプレス熱盤に挟み込み、圧力0.3Mpa、240度1時間の処理を行った。
(2)インターポーザーの作製
上記方法により製造された銅張積層板を用いて、配線パターン、レジストを有するインターポーザーを作製した。
(3)半導体装置の作製
上記方法により製造されたインターポーザーに半導体チップをマウントし、ボンディングワイヤで接続した後、封止樹脂で半導体チップ及びボンディングワイヤを0.6mmの厚みで封止し、175度で4時間加熱して硬化させるポストモールドキュア処理を行い、さらに、Pbフリーの半田ボール(千住金属株式会社製、融点217度)を上記インターポーザーの半導体チップ搭載面とは反対側の面に載せて、上記図4の加熱条件で加熱するリフロー工程を行い、半導体装置とした。二次実装して150度で8時間乾燥させる乾燥処理を行った。
<評価方法>
<寸法変化量>
リフロー工程前後の寸法変化測定方法については、銅張積層板を250mm角サイズに裁断し、四隅の端辺から10mm内側に入った付近に、ドリル加工にて0.1mmφの穴を開けた。つぎに精密寸法測定機(ミツトヨ製 QUICK VISION QVX404)にて各辺に平行な2点の穴中心間距離を測定し記録した。これを四辺すべてについて行った。つぎにMax260度の窒素雰囲気下でリフロー処理を行った。リフロー工程後の銅張積層板を十分に冷却した後、前記と同様に精密寸法測定機で穴中心間距離を測定記録した。リフロー工程前の穴中心間距離とリフロー工程後の穴中心間距離から寸法変化率を求めた。評価は、0.04%以上変化したのものを×、0.04%以下のものを○とした。
<線膨張係数測定>
上記作製したインターポーザーを規定のサイズ(幅3mm×長さ20mm)に切り出し、TMA装置(TAインスツルメント社製TMA2940)を用いて線膨張係数を昇温10℃/分、引っ張りモードにて変位量を測定した。Tg以下の線膨張係数α1は50℃から100℃の変位量の平均で判定し、Tg以上の線膨張係数α2はTg〜Tg+20℃の変位量の平均で判定した。
<Tg測定>
ガラス転移点TgはISO−11359−2に準拠して測定した。上記作製したインターポーザーを規定のサイズ(5mm角)に切り出し、TMA装置(TAインスツルメント社製TMA2940)を用いて、昇温5℃/分、押しモードにて厚み方向の変位量を測定した。そして、温度と、サンプルの厚みの変位量とを示す曲線のガラス転移点前後の曲線の接線をとり、この接線の交点からガラス転移点を算出した。
<弾性率測定>
上記作製したインターポーザーを規定のサイズ(幅5mm×長さ30mm)に切り出し、動的粘弾性測定装置(TAインスツルメント社製DMA2980)を用いて5℃/分の割合で昇温しながら、周波数1Hzの歪みを与えて動的粘弾性の測定を行った。
<半導体装置の反り>
上記半導体装置作製時のリフロー工程前後の反り量をレーザスキャンにより測定した。ここで反り量とは、半導体装置の両端を基準位置としたときの表面の高さをいい、5個のサンプルの平均値から算出した。評価基準としては、反っているものを×、反っていないものを○として、二次実装後に接合できたものを○、できなかったものを×として表1に
示した。
(実施例2、3)
実施例1で作製した銅張積層板の硬化工程における最高到達温度以上の加熱処理条件である圧力0.3Mpa、240度1時間を変更し、実施例2では圧力0.3Mpa、220度1時間の処理とし、実施例3ではプレス熱盤でなく220度1時間のオーブンでの熱処理(無荷重)を行った。その他は、実施例1と同様にインターポーザー、半導体装置を作製し、実施例1と同様に評価した。評価結果は、表1に示した。
(比較例1)
実施例1で作製した銅張積層板の硬化工程における最高到達温度以上の加熱処理として、240度1時間の処理を変更し、実施例2では220度1時間の処理、実施例3では220度1時間のオーブンでの熱処理を行った。その他は、実施例1と同様にインターポーザー、半導体装置を作製し、実施例1と同様に評価した。評価結果は、表1に示した。
(比較例2)
実施例1の銅張積層板の作製で、銅張積層板の硬化工程後に、硬化工程における最高到達温度以上の加熱処理を行わない銅張積層板を使用し、その他は、実施例1と同様にインターポーザー、半導体装置を作製し、実施例1と同様に評価した。評価結果は、表1に示した。
Figure 2009094216
本発明の実施の形態に係る製造方法により製造されたインターポーザーの断面図である。 図1のインターポーザーの製造工程を説明するのに用いられる図である。 インターポーザーを用いた半導体装置の製造工程を説明するのに用いられる図である。 加熱処理時の加熱温度プロファイルを示すグラフである。
符号の説明
11 インターポーザー
12 プリプレグ
14 導体層
15 配線パターン

Claims (7)

  1. 銅張積層板を用いた半導体装置用プリント配線板の製造方法であって、
    銅張積層板を銅張積層板の樹脂硬化工程中の最高到達温度以上まで加熱する工程、
    前記銅張積層板に導体回路を形成するの工程、
    を含むことを特徴とする半導体装置用プリント配線板の製造方法。
  2. 銅張積層板の樹脂硬化工程中の最高到達温度以上まで加熱する工程が、少なくとも1枚の銅張積層板を熱盤により挟み込んだ状態で加熱する工程であることを特徴とする請求項1記載の半導体装置用プリント配線板の製造方法。
  3. 銅張積層板の樹脂硬化工程中の最高到達温度以上まで加熱する工程が、銅張積層板の樹脂硬化工程の後に行うことを特徴とする請求項1または2記載の半導体装置用プリント配線板の製造方法。
  4. さらに、複数層の導体回路を形成する工程を含むことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置用プリント配線板の製造方法。
  5. 半導体装置の製造方法であって、
    請求項1記載の半導体装置用プリント配線板に半導体チップを搭載する工程、
    を含むことを特徴とする半導体装置の製造方法。
  6. 半導体装置の製造方法であって、
    半導体装置用プリント配線板に半導体チップを搭載する工程が、リフロー工程であることを特徴とする請求項5記載の半導体装置の製造方法。
  7. 請求項1〜6のいずれかに記載された製造方法に用いることを特徴とする銅張積層板。
JP2007262259A 2007-10-05 2007-10-05 半導体装置の製造方法および半導体装置用プリント配線板の製造方法 Expired - Fee Related JP5211624B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007262259A JP5211624B2 (ja) 2007-10-05 2007-10-05 半導体装置の製造方法および半導体装置用プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007262259A JP5211624B2 (ja) 2007-10-05 2007-10-05 半導体装置の製造方法および半導体装置用プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2009094216A true JP2009094216A (ja) 2009-04-30
JP5211624B2 JP5211624B2 (ja) 2013-06-12

Family

ID=40665927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007262259A Expired - Fee Related JP5211624B2 (ja) 2007-10-05 2007-10-05 半導体装置の製造方法および半導体装置用プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP5211624B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57203554A (en) * 1981-06-09 1982-12-13 Matsushita Electric Works Ltd Manufacture of laminated board
JPS6365509B2 (ja) * 1981-06-09 1988-12-15
JPH02116551A (ja) * 1988-10-26 1990-05-01 Matsushita Electric Works Ltd プリント配線板の反り矯正装置
JPH03128236A (ja) * 1989-10-16 1991-05-31 Sumitomo Bakelite Co Ltd 銅張積層板の製造方法
JP2003283109A (ja) * 2003-04-25 2003-10-03 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法
JP2003311840A (ja) * 2002-04-24 2003-11-06 Mitsui Chemicals Inc フレキシブル金属積層板の製造方法
JP2007027341A (ja) * 2005-07-15 2007-02-01 Canon Inc プリント配線板および電子部品実装構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57203554A (en) * 1981-06-09 1982-12-13 Matsushita Electric Works Ltd Manufacture of laminated board
JPS6365509B2 (ja) * 1981-06-09 1988-12-15
JPH02116551A (ja) * 1988-10-26 1990-05-01 Matsushita Electric Works Ltd プリント配線板の反り矯正装置
JPH03128236A (ja) * 1989-10-16 1991-05-31 Sumitomo Bakelite Co Ltd 銅張積層板の製造方法
JP2003311840A (ja) * 2002-04-24 2003-11-06 Mitsui Chemicals Inc フレキシブル金属積層板の製造方法
JP2003283109A (ja) * 2003-04-25 2003-10-03 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法
JP2007027341A (ja) * 2005-07-15 2007-02-01 Canon Inc プリント配線板および電子部品実装構造

Also Published As

Publication number Publication date
JP5211624B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
JP5660272B2 (ja) フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
JP4802246B2 (ja) 半導体装置
JP5533657B2 (ja) 積層板、回路板および半導体装置
US20110308848A1 (en) Resin composition for wiring board, resin sheet for wiring board, composite body, method for producing composite body, and semiconductor device
WO2008099940A9 (ja) 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
JP2010024417A (ja) プリプレグ、積層板、多層プリント配線板、及び半導体装置
JP3821728B2 (ja) プリプレグ
WO2007108087A1 (ja) 絶縁樹脂層、キャリア付き絶縁樹脂層および多層プリント配線板
JP5056787B2 (ja) 積層板、多層プリント配線板および半導体装置
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP2008244189A (ja) 回路基板および半導体装置
JPWO2009051120A1 (ja) 半導体素子搭載基板
JP2011135034A (ja) 半導体パッケージおよび半導体装置
JP2004277671A (ja) プリプレグおよびそれを用いたプリント配線板
JP2009067852A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP5448414B2 (ja) 樹脂組成物、プリプレグ、積層板、多層プリント配線板、及び半導体装置
JP2005209489A (ja) 絶縁シート
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
JP2009070891A (ja) 半導体装置
JP5292847B2 (ja) 半導体素子搭載基板
JP5163279B2 (ja) 積層板の製造方法、積層板、回路板、半導体パッケージ用基板および半導体装置
JP5188075B2 (ja) 回路基板の製造方法及び半導体製造装置
JP2010080609A (ja) 半導体装置
JP2008251891A (ja) 回路基板及びその半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5211624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees