TW201220999A - Printed circuit board and method for manufacturing the same - Google Patents
Printed circuit board and method for manufacturing the same Download PDFInfo
- Publication number
- TW201220999A TW201220999A TW100104772A TW100104772A TW201220999A TW 201220999 A TW201220999 A TW 201220999A TW 100104772 A TW100104772 A TW 100104772A TW 100104772 A TW100104772 A TW 100104772A TW 201220999 A TW201220999 A TW 201220999A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- bump
- circuit board
- printed circuit
- opening
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Description
201220999 六、發明說明: 10-2010-「印刷電 本申請案係主張201〇年11月2日提申之第 0108342號韓國專利申請案的權益,其發明名稱為 路板及其製造方法」’在此合併作為整體參酌。 【發明所屬之技術領域】 本發明係關於一種印刷電路板及其製造方法 【先前技術】 隨著電子產業的發展,在各種不同電子裝置中已快速 增加使用記憶體晶片封裝體。隨著電子產品封裝更加輕 薄,亦對應增加輕、薄 '多功能電子產品的需求,因此輕 薄或尚密度印刷電路板(建構封裝所需重要元件之一)之需 求亦隨之提升。此外,由於封裝更為常用,製造與供應封 裝體之封裝品製造商也對應增加,且因為封裝供應增加, 封裝知> 乎價格傲然成為重要考慮因素。基於市場情況,已 經著手研究如何降低構成封裝之印刷電路板的製造成本。 圖1至5之剖面圖係依序顯示習知印刷電路板之製 法’參照圖1至5將說明習知技術之問題。 首先參考圖1 ’印刷電路板包括銅洛層板丨〇,其中銅 箔層板對疊在絕緣層兩側,且使用電腦數值控制式(CNC) 錯孔、紀紹榴石(YAG)雷射或C02雷射或類似方法形成通 孔20 ’而後於含通孔2〇之銅箔層板1〇上進行化學性銅電 鍍’形成銅鍍層丨5。此步驟用於改善填充於通孔20内之導 電膠30與通孔20内壁之間的黏著性,將說明如下。 4 201220999 接著,如圖2所示,於通孔2〇内填充導電勝3 〇。填充 導電膠30之詳細方法說明如下:形成具有孔洞的罩膜33, s亥些孔洞顯露對應通孔2〇的部分,將此罩膜配置成與銅箔 層板10之表面接觸,於罩膜33頂面供應導電膠3〇,並使用 壓榨杯35將導電膠3〇推入罩膜33之孔洞,因此,當導電膠 30絰由罩膜33孔洞而由通孔2〇流出時,導電膠3〇亦將同時 填入通孔2 0中。 然後,如圖3所示,硬化填入通孔2〇之導電膠儿,並 使用刷子40藉由抛光製程來移除因填充過度而超出銅落 層板之導電膠3G與形成於㈣層表面的化學銅鑛層15。 再者,如圊4所示,於銅落層板1〇表面進行化學銅電 鍍與銅電鍍,致使銅箔層與銅鍍層5〇之厚度增厚。藉由下 述製程,將銅箔層與銅鍍層5〇形成為電路層,且其厚度夠 厚而可改善電路層的可靠度。 接著’如圖5所示,選擇性姓刻移除㈣層與銅鍵層 5〇,以形成電路層55,並於絕緣層兩表面塗覆防焊層⑽, 以形成印刷電路板1 1。 此結構中,習知印刷電路板需要進行通孔2〇之加工繁 程,以電性連接由絕緣層隔離之電路層’同時需要進行電 鑛通孔20内部的製程’因此增加製程時間㈣程成本 此外’在導電膠30填入通孔2〇之後,需要使用刷子扣 對銅3層板H)兩表面進行拋光製程,以移除填 不過’隨著輕薄印刷電路板的需求增加,㈣層 板的厚度基本上變薄。因此,在進行抛光製程期間,印刷 201220999 電路板容易發生扭曲。 【發明内容】 本發明致力於提供一種印刷電路板及其製法,能縮短 形成t〇7塊之製程時間,並採用於電路層上印製凸塊的方法 來減少製程成本,取代形成電性連接電路層用之通孔的製 程與電鍍通孔内部之製程。 此外,本發明致力於提供一種輕薄短小印刷電路板及 其製法’藉以完成半導體封裝’其中半導體晶片固定於印 刷電路板上,該印刷電路板配置成含有一電路層與一絕緣 層’以形成一單潛。 根據本發明一較佳具體實例,提供一種印刷電路板, 包括:一 ώ塊,形成於一電路層之一表面,且具有一兩側 表面平坦之圓錐形;以及一絕緣層,形成於該電路層之一 表面’並讓該凸塊貫穿。 該印刷電路板可更包括:-第一防焊層,形成於電路 層之另一纟面’並形成有一第一開孔’以顯露該電路層之 一墊部;以及-第二防焊層,形成於該絕緣層上,並形成 有一第一開孔’以顯露該凸塊。 該印刷電路板可更包括:一第一焊球,形成於由該第 -開孔顯露之該墊部上:以及一半導體晶片,接置於該第 一防焊層上,並藉由該第一焊球與該墊部連接。 該印刷電路板可更包括:—第二焊球,形成於由該第 二開孔顯露之該凸塊上。 該凸塊可形成凸出該絕緣層之表面。 201220999 根據本發明另一較佳具體實例,提供—種印刷電路板 之製法,包括:⑷於-金屬層之一表面上印製一凸塊;(b) 堆疊-絕緣層於該金屬層之一表面上,以_塊貫穿; (C)藉由壓印(coining)加工該絕緣層所顯露之該凸塊形成 -平坦表面:以及⑼藉由圓案化該金屬層,以形成一電路 層。 該印刷電路板之製法於步驟(D)之後可更包括:(幻於 電路層上形成一第一防焊層,並於該絕緣層上形成一第二 防焊層。 該印刷電路板之製法於步驟(E)之後可更包括:(F)藉由 加工該第一防焊層,形成一第一開孔,以顯露該電路層之 一墊部,並藉由加工該第二防焊層,形成一第二開孔,以 顯露該凸塊。 該印刷電路板之製法於步驟(F)之後可更包括:於由該 第一開孔顯露之該墊部上形成一第一焊球,並接置一半導 體晶片於該第一防焊層上,藉由該第一焊球使該半導體晶 片與該墊部連接。 該印刷電路板之製法於步驟(F)之後可更包括:於由該 第二開孔顯露之該凸塊上形成一第二焊球。 該凸塊可形成凸出該絕緣層之表面。 【實施方式】 藉由以下具體實施例之詳細敘述及隨附圖式’可更加 清楚瞭解本發明之各種目的、特徵及優點。 201220999 使用於本案說明書及申請專利範圍之術語及用詞不應 偽限於—般或字典中之字義,而應根據發明者藉由該術語 來適當定義其㈣之原則’來解釋本發明技術領域之意義 與概念,以描述其所知實施本發明之最佳方法。 藉由以下詳細敘述及較佳具體實施例,與隨附圖式, 可更加清楚瞭解本發明上述及其他目#、特徵及優點。於 本說明書中,所有圖式中之元件會加附元件符號,需留意 的是’即使元件是繪於不同圖中,相同的元件符號仍意指 相同的;^件。此外’當本發明相關已知技術之詳細敛述會 模糊本發明之要點時,將省略該敘述。 以下,參考所附的圖式,將詳細描述本發明較佳具體 實施例。 印刷電路板之結構 圖6為本發明一較佳具體實例之印刷電路板剖面圖。 如圖6所示,本發明較佳具體實例之印刷電路板1〇〇可 配置成包括一電路層115、一形成於該電路層n5表面的圓 錐凸塊120、一形成於該電路層U5表面的絕緣層13〇、一形 成於該電路層11 5另一表面且形成有一第一開孔145 (顯露 該電路層115之一墊部115,)之第一防焊層14〇、以及一形成 於忒絕緣層130上且形成有一第二開孔155 (以顯露該凸塊 120)之第二防焊層1 5〇。於此結構中,該凸塊120可形成凸 出該絕緣層1 3 0之表面。 此外,該印刷電路板1〇〇可更包括一第一焊球16〇,形 成於由該第一開孔145顯露之該墊部1丨5,上;以及—半導體 8 201220999 晶片180,接置於該第一防焊層14〇上,並藉由該第一焊球 160與該墊部1 1 5,連接。 再者’該印刷電路板100可更包括一第二焊球17〇,形 成於由該第二開孔155顯露之該凸塊120上。 首先,根據較佳實例製造印刷電路板期間,可藉由選 擇丨生圖案化金屬層丨丨〇(見圖7)形成該電路層115。元件材料 沒有以此為限’不過較佳是一般常用銅箔形成電路層。此 外’銅箔層板因含有金屬層U0而具有一定的硬度,因此可 以抑制加工過程發生彎曲現象。 凸塊120形成於電路層115表面且為兩側表面平坦之圓 雖形’其可用導電膠製成。形成凸塊120之導電膠舉例包 括·銀、鉛 '鉑' 鎳與銀/鉛等其中一者。若導電膠為具有 導電性的材料,則任何材料皆可使用而無限制。此外,凸 塊120的強度大於絕緣層1 30者較佳,以貫穿絕緣層丨3〇。此 °構中,凸塊120可形成凸出該絕緣層130之表面,如下所 ^ 亦即,凸塊120之咼度(凸塊兩表面之間的長度)高於絕 緣潛130高度(長度對應絕緣層1 30厚度)。 絕緣層130形成於金屬層1丨〇表面(見圖8),以讓晶塊 uo貝穿,其申絕緣層13〇可用印刷電路板一般常用的絕緣 材料。舉例而言,絕緣層130可包括如預浸材(ppG)之複合
聚σ祕脂、如FR-4、B丁或類似材料之環氧系樹脂、或ABF 或類似材料,且以絕緣層i 3〇厚度小於印刷凸塊1 2〇高度者 較佳。 201220999 防详層14G與15G形成於電路板⑴另―表面與絕緣層 130上,其係指覆蓋印刷電路板1〇〇之電路圖案的薄膜以 在元件接置期間防止因焊接執行所產生的多餘連接,、並作 為保護印刷電路板100電路圖案的保護材料與隔絕電路的 絕緣材料。形成於電路層丨15另一表面之第_防焊層丨4〇, 開設有第一開孔145,其顯露電路層115之墊部lb,。第一 開孔M5配置有第一焊料球16〇,且墊部丨15,與半導體晶片 180兩者經由第一焊球16〇相互連接。形成於絕緣層丨3〇:之 第二防焊層150,開設有第二開孔155,其顯露凸塊12〇。第 二開孔155配置有第二焊料球17〇,且母板或其他電子元件 兩者經由第一谭球17 0電性連接至印刷電路板。 焊球160與170配置成電性連接另一個電子元件或母板 至印刷電路板。第一焊料球160接至形成於第一防焊層14〇 之第開孔145’以連接接置於第一防焊層14〇上之半導體 晶片180與印刷電路板之電路層115,而第二焊料球17〇接至 形成於第二防焊層15〇之第二開孔155,以連接另—個電子 疋件或母板與印刷電路板上之凸塊12〇。 印刷電路板之製法 圖7至13為依序顯示本發明較佳實例印刷電路板之製 法的剖視圖。 如圖7至13所示’較佳具體實例之印刷電路板製法,包 括.(A)於一金屬層no之一表面上印製一凸塊丨2〇 ; (B)堆疊 、.邑緣層1 30於該金屬層π 〇之一表面上,以讓該凸塊丨貫 穿’(C)藉由壓印(c〇ining)加工該絕緣層π〇所顯露之該凸塊 201220999 120’形成一平坦表面;(D)藉由圖案化該金屬層"〇,以形 成-電路層U5;⑹於電路層U5上形成—第—防焊層14〇, ::魏緣層130上形成一第二防焊層15〇;(f)藉由加工該 防烊層140 ’形成一第一開孔145,以顯露該電路層"5 之一塾部115,,並藉由加卫該第二防焊層i5Q,形成一第二 開孔1 5 5,以顯露該凸塊12 〇。 首先,如圖7所示,於金屬層n〇之表面上印製凸塊 120 ’其中凸塊120可用網印法印製網印法為將導電膠經 過具孔洞之罩膜的轉印製程。首先,提供金>1層110,並製 備具有開孔的罩膜,置於待形成凸塊120之相同位置。待金 屬層"0置於曲折(圖未示)上之後,罩膜配置於金屬層 上’同時將革膜開孔對應凸塊12G待印製處。當使用壓榨桿 等由罩膜-端推導電膠至另—端時,導電膠會轉印在金屬 層110上[5]時在開孔中被壓縮。根據網印法,可藉由選擇 罩膜厚度與形狀來形成所需高度及形狀的a塊120。於本發 明中,凸塊高度形成在15G微米以上者較佳。此外,用其他 已知方法印刷凸塊120,視為包含於本發明的範疇中,其中 由於壓縮與印製的導電膠黏度高,導電膠在印製後需要經 過乾燥以形成凸塊120 〇另外,凸塊丨20強度大於絕緣層1 3〇 者較佳,以貫穿絕緣層13 0,將於下述。 接著’如圖8所示’堆疊絕緣層13〇於金屬層n〇之表面 上,以讓凸塊120貫穿,其中絕緣層13〇的厚度小於印製凸 塊120之向度者較佳。作為於金屬層11〇上形成絕緣層^儿之 方法,則有接觸法與未接觸法。首先,接觸法為一種面向 201220999 絕緣材料(如半硬化預浸材等)之設置方法,該絕緣材料形成 於表面具有金屬層Π0之熱固性樹脂等中,金屬層〖〖ο具有 凸塊120 ’且絕緣材料物理性地堆疊於金屬層丨1〇上,促使 凸塊12 0貫穿絕緣材料。未接觸法為一種藉由喷墨印刷方法 塗覆絕緣樹脂顆粒之方法’以盡量減少凸塊12〇形狀變化或 凸塊120與絕緣層13〇之間的微空隙(接觸法中為了使凸塊 12 0貝穿絕緣層13 0,施加力道所產生)。當絕緣層13 〇堆疊 在金屬層110上以讓凸塊120貫穿時,圓椎凸塊120完全貫穿 絕緣層1 30,則其尖端部分會由絕緣層!3〇表面顯露並突出。 接著,如圖9所示,由壓印方式加工由絕緣層13〇顯露 之凸塊120,可形成平坦表面,若凸塊丨2〇沒有進行壓印加 工,凸塊120末端會凸出超出絕緣層13〇表面,致使凸塊12〇 與焊料球或半導體晶片180等之間的黏著強度,在凸塊丨2〇 尖形末端與焊料球或半導體晶片18〇等接觸時降低。此外, 當導電膠印刷於金屬層110上並接著進行乾燥製程時,凸塊 120的黏性會降低,導致即使在焊料球或半導體晶片接 合時施加預定壓力,仍無法達成穩定的電性接合。因此, &塊120末端以壓印加工機器加壓(圖未示)形成平坦表面, 可改善第二焊料球17〇與凸塊12〇之間接合的可靠度。 接著,如圖10所示,將金屬層11〇圖案化成電路層丨丨5, 電路層115之形成可在製程早期選擇預定厚度以上之金屬 層110’而不用額外進行平面電鍍製程,其中電路層二可 使用一般形成電路圖案之方法(如壓膜法)來製作。首先,將 蝕刻阻層塗佈於金屬層11〇表面’接著圖案化形成蝕刻阻層 12 201220999 圖案。而後,實施壓膜法(tenting method)選擇性蝕刻金屬 層1 1 0 ’以形成電路層1 1 5並移除触刻阻層圖案。 然後,如圖11所示,第一防焊層140形成於金屬層115 上’第二防焊層150形成於絕緣層130上。第一防焊層丨4〇用 於保護電路層115,而第二防焊層150用於保護絕緣^13〇與 凸出絕緣層130表面之凸塊120。 I·々坪增140形成第 卜一少,如圖1 2所 孔145,以顯露電路層n5之墊部U5,,並加工第二防焊層 150形成第二開孔155,以顯露凸塊12〇。第一開孔之開 設,係藉由第一焊料球160導通半導體晶片18〇與電路層!^ 之墊部115,。第二開孔155之開設,係藉由第二焊料球17〇 導通母板或其他電子元件。對於防焊層14_i5g上形成開 孔145與155之方法,可以使用下述已知技術與製法。 首先,覆於電路層115與絕緣層13〇上之防焊層14〇與 ⑼’可暫時制錢機以加熱方式進行H防焊厚14〇 始50暫時經過乾燥之㈣層板,與先前形成防焊圖案之原 ,膜(artW〇rkfiIm)緊緊貼附,而後以紫外光照射,促使防 =層140與15〇上對應防焊圖案的部份硬化。防焊圖案經硬 之銅落層板,藉由使用顯影儀器移除防焊層14〇與⑼上 之部分’而形成有防焊圖案。形成有防痒圖案之銅 >白層板,以紫外光照射,促使防焊層硬化。而後,以加Μ 銅箔層板(1中防煜蘭安 …、 防焊層M0a與^ 用乾燥機硬化)的方式熱固化 201220999 接者,如圖13所示,在塾部115,(其係經由第一開口⑷ 顯露)上形成第一焊料球丨6〇’並在第一防焊層⑽上接置半 片1 80以藉由第一焊料球1 60將其與墊部丨丨5,導 通。此外,在經由第二開孔155顯露之凸塊12〇上形成第 二焊料球170。形成痒料球職17〇之方法可使用已知技 :’已知的代表性技術有溶融焊料法(將墊電極與炼融焊料 接觸)、網印法(網印及回焊焊料膠)、焊球法(於墊電極上哎 置焊料球並進行回焊)、以及電料(在㈣極 鍍)等。 电 根據本發明,印刷電路板的設置,包含電路層與絕緣 層作為單層,以將半導體晶片接置於印 可達成㈣㈣、何體料。 ,此外,本發明無須形成通孔及電鍍通孔内部之製程(其 係為了電性連接電路層),如此可縮短形成凸塊所耗費之時 間,並有效減少製裎成本。 再者,本發明採用壓印加工取代拋光製程,如此可改 善拋光製程中產生的印刷電路板彎曲問題。 雖然本發明為了說明而揭露出具體實施例,但本領域 熟·=技術之人士皆可知悉各種可能之修舞、添加及置換, 其皆未悖離如隨附申請專利範圍所述之本發明範疇及精 神。 據此,該些修飾、添加及置換皆屬於本發明之範疇中。 【圖式簡單說明】 14 201220999 圖1至5係依序顯示習知印刷電路板之製法 圖6為顯示本發明較佳實例之印刷電路板的剖視視圖圖。 圖7至!3為依序顯示本發明較佳實例印刷電路板之製法的 【主要元件符號說明】 銅箔層板1 0 銅鍍層15,50 通孔20 導電膠30 罩膜33 壓榨桿35 刷子4 0 防焊層60 印刷電路板1 1,100 金屬層110 電路層55,1 15 墊部1 1 5 ’ 凸塊120 絕緣層130 第一防焊層140 第一開孔145 第二防焊層150 第二開孔丨55 201220999 第一焊球160 第二焊球170 半導體晶片180 16
Claims (1)
- 201220999 七、申請專利範圍: 1 -—種印刷電路板,包括·· ,且具有一兩側表 凸塊’形成於一電路層之—表面 面平坦之圓錐形;以及 穿 一絕緣層 形成於該電路層之一表面 並讓該凸塊貫 2. 如申請專利範圍第〖項所述之印刷電路板,更包括: 一一第一防焊層’形成於該電路層之另一表面,並形成 有一第一開孔,以顯露該電路層之一墊部;以及 一第二防焊層,形成於該絕緣層上,並形成有一第二 開孔,以顯露該凸塊。 3. 如申請專利範圍第2項所述之印刷電路板,更包括: —第一焊球,形成於由該第一開孔顯露之該墊部上; 以及 —半導體晶片,接置於該第一防焊層上,並藉由該第 一焊球與該塾部連接。 4. 如申請專利範圍第2項所述之印刷電路板,更包括: 一第二焊球,形成於由該第二開孔顯露之該凸塊上。 5. 如申請專利範圍第丨項所述之印刷電路板,其中’該 凸塊係形成凸出該絕緣層之表面。 6. —種印刷電路板之製法,包括: (A) 於一金屬層之一表面上印製—凸塊; (B) 堆疊一絕緣層於該金屬層之—表面上,以讓該凸塊 貫穿; 201220999 (C) 藉由壓印(coining)加工該絕緣層所顯露之該凸塊, 以形成一平坦表面;以及 & (D) 藉由圖案化該金屬層,以形成一電路層。 7.如申請專利範圍第6項所述之製法,於步驟之後 更包括:(E)於該電路層上形成一第一防焊層,纟於該絕緣 層上形成一第二防焊層。 8·如申請專利範圍第7項所述之製法,於步驟(E)之後 更包括:(F)藉由加工該第一防焊層,形成一第一開孔以 顯露該電路層之一墊部,並藉由加工該第二防垾層,形成 一第二開孔,以顯露該凸塊。 9_如申請專利範圍第8項所述之製法,於步驟之後 更包括:於由該第一開孔顯露之該墊部上形成一第一焊 球’並接置一半導體晶片於該第一防焊層上,藉由該第/ 焊球使該半導體晶片與該塾部連接。 10. 如申請專利範圍第8項所述之製法,於步驟({7)之 後更包括··於由該第二開孔顯露之該凸塊上形成—第二焊 球。 11. 如申請專利範圍第6項所述之製法,其中,該凸塊 係形成凸出該絕緣層之表面。 八、圖式(請見下頁):
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100108342A KR20120046602A (ko) | 2010-11-02 | 2010-11-02 | 인쇄회로기판 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201220999A true TW201220999A (en) | 2012-05-16 |
Family
ID=45995401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100104772A TW201220999A (en) | 2010-11-02 | 2011-02-14 | Printed circuit board and method for manufacturing the same |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120103671A1 (zh) |
KR (1) | KR20120046602A (zh) |
TW (1) | TW201220999A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102543920B (zh) * | 2010-12-21 | 2015-04-29 | 中芯国际集成电路制造(北京)有限公司 | 芯片尺寸封装方法及封装结构 |
WO2013175998A1 (ja) | 2012-05-23 | 2013-11-28 | 国立大学法人 九州工業大学 | 故障検出システム、生成回路及びプログラム |
US9026517B2 (en) * | 2012-12-13 | 2015-05-05 | International Business Machines Corporation | Searching a vertex in a path |
KR101487150B1 (ko) * | 2013-04-09 | 2015-02-10 | 대양전기공업 주식회사 | 금속 다이아프램형 압력센서의 제조방법 |
-
2010
- 2010-11-02 KR KR1020100108342A patent/KR20120046602A/ko not_active Application Discontinuation
-
2011
- 2011-01-14 US US13/007,474 patent/US20120103671A1/en not_active Abandoned
- 2011-02-14 TW TW100104772A patent/TW201220999A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
KR20120046602A (ko) | 2012-05-10 |
US20120103671A1 (en) | 2012-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8379401B2 (en) | Wiring board, method of manufacturing the same, and semiconductor device having wiring board | |
TWI394503B (zh) | 佈線板及其製造方法 | |
JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
US8780572B2 (en) | Printed circuit board having electronic component | |
US9698094B2 (en) | Wiring board and electronic component device | |
TWI591762B (zh) | 封裝裝置及其製作方法 | |
JP2009032918A (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
US8284561B2 (en) | Embedded component package structure | |
TW201405745A (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
US20170033036A1 (en) | Printed wiring board, semiconductor package, and method for manufacturing printed wiring board | |
JP2016207893A (ja) | プリント配線板およびその製造方法 | |
US8951835B2 (en) | Method of fabricating a package substrate | |
JP2009252942A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
TW201220999A (en) | Printed circuit board and method for manufacturing the same | |
JP2019057590A (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
JP2004087701A (ja) | 多層配線構造の製造方法および半導体装置の搭載方法 | |
JP2004119729A (ja) | 回路装置の製造方法 | |
KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
JP4086607B2 (ja) | 回路装置の製造方法 | |
KR101141209B1 (ko) | 단층 인쇄회로기판 및 그 제조방법 | |
JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
JP2016009740A (ja) | 配線基板の製造方法 | |
JP2006073953A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002164475A (ja) | 半導体装置 | |
JP2013219231A (ja) | 半導体装置の製造方法 |