KR100679070B1 - 전기소자를 내장한 인쇄회로기판 및 그 제조방법 - Google Patents

전기소자를 내장한 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100679070B1
KR100679070B1 KR1020050062302A KR20050062302A KR100679070B1 KR 100679070 B1 KR100679070 B1 KR 100679070B1 KR 1020050062302 A KR1020050062302 A KR 1020050062302A KR 20050062302 A KR20050062302 A KR 20050062302A KR 100679070 B1 KR100679070 B1 KR 100679070B1
Authority
KR
South Korea
Prior art keywords
electric element
circuit board
printed circuit
copper
insulating layer
Prior art date
Application number
KR1020050062302A
Other languages
English (en)
Other versions
KR20070007587A (ko
Inventor
김준성
유제광
류창섭
조한서
안진용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050062302A priority Critical patent/KR100679070B1/ko
Publication of KR20070007587A publication Critical patent/KR20070007587A/ko
Application granted granted Critical
Publication of KR100679070B1 publication Critical patent/KR100679070B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전기소자를 내장한 인쇄회로기판 및 그 제조방법이 개시된다. 동박적층판에 내층회로 및 관통홀을 형성하는 단계와, 패드 형상의 개구가 형성된 마스크를 동박적층판 상에 위치하는 단계와, 마스크를 개재한 상태에서 페이스트를 이용하여 관통홀을 충전함과 동시에 패드를 형성하는 단계와, 패드 상에 전기소자를 실장한 후 경화하는 단계와, 전기소자를 수용하는 절연층 및 도체 회로를 순차적으로 적층하는 단계를 포함하는 인쇄회로기판 제조방법 및 이에 의해 제작된 인쇄회로기판은 전기소자와 접속되는 패드의 형성과 동박적층판에 천공된 관통홀의 충전을 동시에 할 수 있기 때문에 제작공정을 간소화하고 작업 시간을 줄일 수 있다.
인쇄회로기판, 전기소자, 패드

Description

전기소자를 내장한 인쇄회로기판 및 그 제조방법{Printed Circuit Board Having Embedded Electric Element and Fabricating Method therefor}
도 1(a)는 종래의 인쇄회로기판 제조방법에서 절연층에 페이스트를 충전한 상태를 나타낸 단면도.
도 1(b)는 종래의 인쇄회로기판 제조방법에서 필름에 패드가 형성한 상태를 나타낸 단면도.
도 1(c)는 종래의 인쇄회로기판 제조방법에서 패드 상에 전기소자를 실장한 상태를 나타낸 단면도.
도 1(d)는 종래의 인쇄회로기판 제조방법에서 절연층 상에 필름을 위치시킨 상태를 나타낸 단면도.
도 1(e)는 종래의 인쇄회로기판 제조방법에서 패드를 적층 한 후 필름을 제거한 상태를 나타낸 단면도.
도 1(f)는 종래의 인쇄회로기판 제조방법에서 절연층 및 도체회로를 순차적으로 형성한 상태를 나타낸 단면도.
도 2는 본 발명의 바람직한 일실시예에 따른 인쇄회로기판 제조방법에 있어서, 전기소자를 내장한 인쇄회로기판 제조방법을 나타낸 흐름도.
도 3은 본 발명의 바람직한 일실시예에 따른 인쇄회로기판 제조방법에 있어 서, 내층회로가 형성된 동박적층판에 관통홀을 천공한 상태를 나타낸 단면도.
도 4는 본 발명의 바람직한 일실시예에 따른 인쇄회로기판 제조방법에 있어서, 동박적층판 상에 개구가 형성된 마스크를 위치시킨 상태를 나타낸 단면도.
도 5는 본 발명의 바람직한 일실시예에 따른 인쇄회로기판 제조방법에 있어서, 마스크를 개재한 상태에서 관통홀을 충전하고 패드를 형성한 상태를 나타낸 단면도.
도 6은 본 발명의 바람직한 일실시예에 따른 인쇄회로기판 제조방법에 있어서, 패드 상에 전기소자를 실장한 상태를 나타낸 단면도.
도 7은 본 발명의 바람직한 일실시예에 따른 인쇄회로기판 제조방법에 있어서, 동박적층판 상에 절연층 및 도체회로를 순차적으로 위치시킨 상태를 나타낸 단면도.
도 8은 본 발명의 바람직한 일실시예에 따른 인쇄회로기판 제조방법에 있어서, 동박적층판 상에 절연층 및 도체회로를 순차적으로 적층한 상태를 나타낸 단면도.
*도면부호의 설명*
10: 동박적층판 11: 내층회로 13: 관통홀
20: 마스크 21: 개구 30: 필름
40: 페이스트 41: 패드 50: 전기소자
51: 단자 60; 언클래드 61: 공동
70: 프리프레그
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 동박적층판의 관통홀에 페이스트를 충전함과 동시에 전기소자와 접속되는 패드를 형성할 수 있는 전기소자를 내장한 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 전자기기의 소형, 박형 및 경량화에 따라서 이에 사용되는 인쇄회로기판(Printed Circuit Board, PCB) 또한 소형 및 경량화가 요구되고 있다. 종래의 패키지용 인쇄회로기판에서는 IC와 같은 능동소자뿐만 아니라 콘덴서와 같은 수동소자를 인쇄회로기판의 표면에 실장했다. 그러나 날로 소형화, 고밀도화 되어가는 전자기기에 있어서, 인쇄회로기판의 표면적 자체가 감소할 뿐 아니라 표면에 실장 되는 전자부품의 수가 증가함에 따라 콘덴서의 표면 실장에 많은 어려움이 발생하였고, 이로 인해 전기소자를 인쇄회로기판에 내장하는 임베딩(embedding) 공정이 널리 사용되고 있다.
도 1(a) 내지 도 1(f)는 종래의 전기소자를 내장한 인쇄회로기판 제조방법을 순차적으로 나타낸 단면도이다.
도 1(a)에 도시된 바와 같이, 절연층(1)에 전기소자를 수용하기 위한 공동(cavity)을 형성한 후 관통홀을 천공하여 페이스트(2)를 충전한다.
그리고 도 1(b)에 도시된 바와 같이, 필름(6)에 패드(4)를 형성한 후 도 1(c)와 같이 전기소자(5)를 패드(4) 상에 실장한다. 그 후, 도 1(d)에 도시된 바와 같이, 전기소자(5)가 부착된 필름(6)을 절연층(1) 상에 위치시킨다.
그리고 도 1(e)에 도시된 바와 같이, 패드(4)와 페이스트(2)를 전기적으로 접속한 후 필름(6)을 제거한다. 또한, 도 1(f)에 도시한 바와 같이, 절연층(1)의 양면에 절연층(7, 8) 및 도체회로(9, 10)를 순차적으로 적층하고 비어홀(11)을 형성함으로써 인쇄회로기판을 제작한다.
그러나 종래의 인쇄회로기판 제조방법은 전기소자(5)를 접속하기 위한 패드(4)와 상기 패드(4)와 접속하기 위한 페이스트(2)를 별도로 형성해야 하기 때문에 작업이 번거로울 뿐만 아니라 많은 공정시간이 소요되는 문제점이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 도출된 것으로,
본 발명은 동박적층판의 관통홀에 페이스트를 충전함과 동시에 전기소자와 접속되는 패드를 형성할 수 있기 때문에 공정이 간소한 전기소자를 내장한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명은 상기와 같은 목적을 달성하기 위하여 다음과 같은 구성을 갖는 실시예에 의해 구현된다.
본 발명의 바람직한 일실시예에 따른 전기소자를 내장한 인쇄회로기판 제조방법은 동박적층판에 내층회로 및 관통홀을 형성하는 단계와, 패드 형상의 개구가 형성된 마스크를 동박적층판 상에 위치하는 단계와, 마스크를 개재한 상태에서 페이스트를 이용하여 관통홀을 충전함과 동시에 패드를 형성하는 단계와, 패드 상에 전기소자를 실장한 후 경화하는 단계와, 전기소자를 수용하는 절연층 및 도체 회로를 순차적으로 적층하는 단계를 포함한다.
이와 같은 구성을 갖는 인쇄회로기판 제조방법은 전기소자와 접속되는 패드의 형성과 동박적층판에 천공된 관통홀의 충전을 동시에 할 수 있기 때문에 제작공정을 간소화하고 작업 시간을 줄일 수 있는 효과를 도모할 수 있다.
동박적층판에 내층회로 및 관통홀을 형성하는 단계는, 동박적층판에 관통홀을 먼저 천공한 후 내층회로를 형성할 수 있고, 그 역순으로 공정을 진행할 수도 있다.
절연층은 전기소자를 수용하는 공동을 구비함으로써 적층과정에서 전기소자의 손상을 방지하는 것이 바람직하다. 또한, 절연층을 경화된 상태의 프리프레그인 언클래드(unclad)로 형성함으로써 전기소자를 보호하는 것이 바람직하다. 또한, 절연층으로 프리프레그를 사용할 수도 있고, 언클래드 및 프리프레그를 동시에 사용할 수도 있다.
본 발명의 바람직한 일실시예에 따른 전기소자를 내장한 인쇄회로기판은, 내층회로를 구비하고 관통홀이 천공된 동박적층판과, 동박적층판 상에 패드를 형성하고 관통홀을 충전하는 페이스트를 포함하고, 전기소자를 수용하는 공동이 형성된 절연층 및 전기소자와 전기적으로 접속되는 도체회로가 동박적층판 상에 교대로 적층된다. 절연층은 언클래드(unclad) 및/또는 프리프레그일 수 있다.
이하에서는 첨부된 도면을 참조하면서 본 발명의 일실시예에 따른 전기소자 를 내장한 인쇄회로기판 및 그 제조방법에 대해서 더욱 구체적으로 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 전기소자를 내장한 인쇄회로기판 제조방법을 나타낸 흐름도이다.
도 2에 도시된 바에 따르면, 본 발명의 인쇄회로기판 제조방법은, 동박적층판에 내층회로 및 관통홀을 형성하는 단계(S10), 개구(開口)가 형성된 마스크를 동박적층판 상에 위치시키는 단계(S20), 페이스트(paste)를 이용하여 관통홀 충전 및 패드를 형성하는 단계(S30), 전기소자를 실장한 후 경화하는 단계(S40) 및 절연층 및 도체회로를 적층하는 단계(S50)를 포함한다.
이하에서는 도 3 내지 도 7을 참조하여 본 발명의 일실시예에 따른 상기 S10 단계 내지 S50 단계를 설명하기로 한다.
도 3은 동박적층판(10)에 내층회로(11) 및 관통홀(13)을 형성한 상태를 나타낸 단면도이다.
상기 관통홀(13)은 상기 동박적층판(10)의 소정의 위치에 다수 개가 형성된다. 상기 관통홀(13)은 상기 내층회로(11) 형성 전 또는 형성 후 천공될 수 있다. 상기 관통홀(13)에는 도전성 페이스트가 충전되며, 페이스트는 상기 S50 단계에 의해 적층된 도체회로에 비어홀에 의해서 도체회로에 전기적으로 접속된다.
상기 동박적층판(10) 일반적인 것이 사용될 수 있다. 예를 들면, 에폭시수지 동박적층판, 비스마레이미드 동박적층판, 시안산 에스테르수지 동박적층판, 폴리이미드 동박적층판 등의 열경화성수지 동박적층판, 그리고 이들 수지를 사용한 유기 섬유포 동박적층판, 폴리이미드필름 동박판 등의 내열성 유기필름 인쇄회로기판을 사용할 수 있다.
상기 관통홀(13) 또한 일반적인 방법에 의해 형성된다. 예를 들면, 탄산가스 레이저, UV계열의 엑시머레이저, UV-YAG 레이저, UV-vanadate 레이저 등이 사용될 수 있다.
도 4는 상기 동박적층판(10)을 필름(30)을 이용하여 고정한 후 개구(21)가 형성된 마스크(20)를 동박적층판(10) 상에 위치시킨 상태를 나타낸 단면도이다.
상기 동박적층판(10)은 양면 테이프와 같은 필름(30)을 이용하여 고정한 후 개구(21)가 형성된 마스크(20)를 위치시킨다. 상기 개구(21)는 동박적층판(10) 상에 형성될 패드의 형상을 가진다. 그리고 상기 개구(21)는 상기 관통홀(13) 상에 위치한다. 따라서 상기 마스크(20)에 도전성 페이스트가 도포 또는 인쇄되면, 상기 개구(21)를 통하여 페이스트가 빠져서 상기 관통홀(13)을 충전하면서 패드를 형성한다.
도 5는 마스크(20)를 개재한 상태에서 관통홀(13)을 충전하고 패드(41)를 형성한 상태를 나타낸 단면도이다.
상기 페이스트(40)는 도전성을 부여해 주는 도전성 분말과 그 분말을 잡아주는 바인더 성분으로 이루어져 있다. 도전성 금속으로는 금, 팔라듐, 백금 등과 같은 귀금속 입자를 사용한다. 그리고 바인더 성분으로는 여러 가지가 사용되고 있는데, 그중 대표적인 성분을 예시해 보면, 에스테르수지, 우레탄수지, 아크릴수지, 에폭시수지, 페놀수지 등이 있다. 그리고 용제형 페이스트의 경우에는 위 2가지 성 분 외에도 용제를 구성성분으로 포함하며, 적외선 경화형 페이스트의 경우에는 용제 없이 위 2가지 성분으로만 구성되어 있다.
상기 페이스트(40)는 잉크젯 프린터에 의해 상기 마스크(20) 상에 인쇄되거나 도포 되는데, 상기 마스크(20)에는 다수 개의 개구(21)가 형성되어 있기 때문에 페이스트(40)는 상기 개구(21)를 통과하여 상기 관통홀(13)을 충전하고 패드(41)를 형성한다. 이와 같이 본 발명은 관통홀을 충전함과 동시에 패드를 형성할 수 있기 때문에 공정이 간소화된다. 그리고 상기 마스크(20) 및 상기 필름(30)을 제거한다.
도 6은 상기 패드(41) 상에 전기소자(50)를 실장한 상태를 나타낸 단면도이다.
상기 전기소자(50)의 전극(51)이 상기 패드(41)와 접하도록 상기 전기소자(50)를 실장한다. 상기 전기소자(50)는 일반적인 표면실장기술(Surface Mounting Technology, SMT)에 의해 실장 된다. 그 후, 상기 페이스트(40)를 경화하여 상기 전기소자(50)를 고정한다.
상기 전극(51)이 전기소자(50)의 일면 또는 양 측면에 형성된 경우에는, 도 6에서와 같이, 상기 패드(41)가 동박적층판(10)의 일면에 각각 형성된다. 그리고 상기 전극(51)이 전기소자(50)의 상하 양면에 각각 형성된 경우에는 상기 패드(41)는 상기 동박적층판(10) 상에 하나가 형성되어 전극(51)과 접하고, 나머지 전극은 비어홀에 의해 접속될 수 있다.
도 7은 동박적층판(10) 상에 절연층 및 도체회로를 순차적으로 적층한 상태를 나타낸 단면도이고, 도 8은 이들을 적층한 후 도체회로 및 비어홀을 형성한 상 태를 나타낸 단면도이다.
도 6에 도시된 동박적층판(10) 상면에는 프리프레그(73, 75), 언클래드(unclad)(60) 및 동박(83)이, 그리고 하면에 프리프레그(71) 및 동박(81)이 순차적으로 적층된다. 상기 프리프레그(73) 및 언클래드(60)에는 전기소자를 수용하기 위한 공동(73', 61)이 형성되어 있다.
상기 프리프레그(71, 73, 75)는 절연층으로서 일반적인 열경화성수지가 사용될 수 있다. 예를 들면, 에폭시수지, 시안산 에스테르수지, 마레이미드수지, 폴리이미드수지, 관능기 함유 폴리페닐렌 에테르수지 등 공지의 수지가 단독 또는 2종 이상 배합되어 사용될 수 있다. 또한, 열에 의해 기판의 휨이나 뒤틀림을 방지하기 위하여 글래스 섬유직포와 같은 보강기재에 수지를 함침시켜 형성할 수도 있다.
상기 동박적층판(10)의 상면에 적층되는 프리프레그(73)에는 상기 전기소자(50)를 수용할 수 있는 공동(73')이 형성되어 있다. 그리고 상기 언클래드(60)의 상면 및 하면에 각각 적층되는 프리프레그(73, 75)는 적층 과정에서 상기 언클래드(60)의 공동(61)과 전기소자(50) 사이에 충전되어 상기 전기소자(50)를 고정하는 역할을 한다. 또한, 동박적층판(10)의 상하면에 적층되는 프리프레그(71, 73)는 내층회로(11) 사이에 충전되어 내층회로(11)의 마이그레이션(migraton)을 방지한다.
적층과정으로 인한 압력에 의해 상기 전기소자(50)의 손상을 방지하기 위해 경화상태에 있는 언클래드(60)를 사용할 수 있다. 상기 언클래드(60)에는 상기 전기소자(50)를 수용할 수 있는 개구(61)가 형성되어 있다. 상기 동박(81, 83) 상에는 비어홀(91)이 천공된 후 일반적인 회로 형성 공정을 통하여 도체회로(93)가 형 성된다.
이하에서는 도 8을 참조하여 본 발명의 일실시예에 따른 전기소자를 내장한 인쇄회로기판에 대해서 더욱 구체적으로 설명하기로 한다.
본 발명의 일실시예에 따른 전기소자를 내장한 인쇄회로기판은 내층회로(11)를 구비하고 관통홀(13)이 천공된 동박적층판(10)과, 상기 동박적층판(10) 상에 패드(41)를 형성하고 상기 관통홀(13)을 충전하는 페이스트(40)를 포함하고, 전기소자(50)를 수용하는 공동(61, 73')이 형성된 절연층 및 상기 전기소자(50)와 전기적으로 접속되는 도체회로(93)가 상기 동박적층판에 교대로 적층된다.
도 7에 도시된 바와 같이, 상기 동박적층판(10)의 양면에는 내층회로(11) 및 관통홀(13)이 형성되어 있다. 그리고 상기 관통홀(13)에는 도전성의 페이스트(40)가 충전됨과 동시에 패드(41)가 형성된다. 상기 패드(41)는 전기소자(50)의 전극(51)과 전기적으로 접속된다.
공동이 형성된 절연층은 상기 동박적층판(10)에 적층되어 전기소자(50)를 수용하는 프리프레그(73) 및 언클래드(60)이다. 이와 같은 절연층에는 공동(73', 61)이 형성되어 있어서 적층과정에서 전기소자(50)를 수용한다. 그리고 언클래드(60)의 상면 및 하면에 각각 적층되는 프리프레그(73, 75)는 적층과정에서 가해지는 열에 의해 상기 공동(61)과 전기소자(50) 사이에 형성된 공간에 충전되어 전기소자를 고정한다.
상기 절연층에는 동박(81, 83)이 적층된 후 비어홀(91) 및 도체회로(93)가 각각 형성됨으로써 인쇄회로기판이 제작된다. 그리고 적층과정을 반복하여 다층 인 쇄회로기판을 제작한다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 동박적층판의 관통홀에 페이스트를 충전함과 동시에 전기소자와 접속되는 패드를 형성할 수 있기 때문에 공정이 간소한 전기소자를 내장한 인쇄회로기판 및 그 제조방법을 제공할 수 있는 효과를 가진다.

Claims (11)

  1. 동박적층판에 내층회로 및 관통홀을 형성하는 (a) 단계와;
    패드 형상의 개구가 형성된 마스크를 상기 동박적층판 상에 위치시키는 (b) 단계와;
    상기 마스크를 개재한 상태에서 페이스트를 이용하여 상기 관통홀을 충전함과 동시에 패드를 형성하는 (c) 단계와;
    상기 패드 상에 전기소자를 실장한 후 경화하는 (d) 단계와;
    상기 전기소자를 수용하는 절연층 및 도체 회로를 순차적으로 적층하는 (e) 단계를 포함하는 전기소자를 내장하는 인쇄회로기판 제조방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계는 상기 동박적층판에 관통홀을 천공한 후 내층회로를 형성하는 전기소자를 내장한 인쇄회로기판 제조방법.
  3. 제 1 항에 있어서,
    상기 (a) 단계는 상기 동박적층판에 내층회로를 형성한 후 관통홀을 천공하는 전기소자를 내장한 인쇄회로기판 제조방법.
  4. 제 1 항에 있어서,
    상기 절연층은 상기 전기소자를 수용하는 공동을 구비한 전기소자를 내장한 인쇄회로기판 제조방법.
  5. 제 4 항에 있어서,
    상기 절연층은 언클래드(unclad)인 전기소자를 내장한 인쇄회로기판 제조방법.
  6. 제 4 항에 있어서,
    상기 절연층은 프리프레그인 전기소자를 내장한 인쇄회로기판 제조방법.
  7. 제 4 항에 있어서,
    상기 절연층은 언클래드 및 프리프레그를 포함하는 전기소자를 내장한 인쇄회로기판 제조방법.
  8. 내층회로를 구비하고 관통홀이 천공된 동박적층판과;
    상기 동박적층판 상에 패드를 형성하고 상기 관통홀을 충전하는 페이스트를 포함하고,
    전기소자를 수용하는 공동이 형성된 절연층 및 상기 전기소자와 전기적으로 접속되는 도체회로가 상기 동박적층판 상에 교대로 적층된 전기소자를 내장한 인쇄회로기판.
  9. 제 8 항에 있어서,
    상기 절연층은 언클래드(unclad)인 전기소자를 내장한 인쇄회로기판.
  10. 제 8 항에 있어서,
    상기 절연층은 프리프레그인 전기소자를 내장한 인쇄회로기판.
  11. 제 8 항에 있어서,
    상기 절연층은 언클래드 및 프리프레그를 포함하는 전기소자를 내장한 인쇄회로기판.
KR1020050062302A 2005-07-11 2005-07-11 전기소자를 내장한 인쇄회로기판 및 그 제조방법 KR100679070B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050062302A KR100679070B1 (ko) 2005-07-11 2005-07-11 전기소자를 내장한 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050062302A KR100679070B1 (ko) 2005-07-11 2005-07-11 전기소자를 내장한 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070007587A KR20070007587A (ko) 2007-01-16
KR100679070B1 true KR100679070B1 (ko) 2007-02-05

Family

ID=38010149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050062302A KR100679070B1 (ko) 2005-07-11 2005-07-11 전기소자를 내장한 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100679070B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11516912B2 (en) 2019-12-18 2022-11-29 Samsung Electronics Co., Ltd Printed circuit board and electronic device having the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003193A (ko) * 1998-06-26 2000-01-15 이형도 인쇄회로기판 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003193A (ko) * 1998-06-26 2000-01-15 이형도 인쇄회로기판 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11516912B2 (en) 2019-12-18 2022-11-29 Samsung Electronics Co., Ltd Printed circuit board and electronic device having the same

Also Published As

Publication number Publication date
KR20070007587A (ko) 2007-01-16

Similar Documents

Publication Publication Date Title
KR100714196B1 (ko) 전기소자를 내장한 인쇄회로기판 및 그 제조방법
US9119322B2 (en) Wiring board and method for manufacturing the same
US8024858B2 (en) Method of manufacturing printed wiring board with built-in electronic component
US8613136B2 (en) Method of manufacturing printed wiring board with built-in electronic component
US8302299B2 (en) Method of manufacturing a multilayer printed circuit board with a built-in electronic device
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
US20120181074A1 (en) Wiring board and method for manufacturing the same
JP4192657B2 (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101326999B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR100648971B1 (ko) 임베디드 인쇄회로기판의 제조방법
KR101018281B1 (ko) 수동소자 내장형 인쇄회로기판 제조 방법
JP6293436B2 (ja) 配線基板の製造方法
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
KR100679070B1 (ko) 전기소자를 내장한 인쇄회로기판 및 그 제조방법
KR100722605B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
KR100704935B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2007335487A5 (ko)
KR20100053761A (ko) 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
JP2007115951A (ja) インターポーザ基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee